JP2936535B2 - 半導体素子の金属配線構造およびその形成方法 - Google Patents

半導体素子の金属配線構造およびその形成方法

Info

Publication number
JP2936535B2
JP2936535B2 JP8352538A JP35253896A JP2936535B2 JP 2936535 B2 JP2936535 B2 JP 2936535B2 JP 8352538 A JP8352538 A JP 8352538A JP 35253896 A JP35253896 A JP 35253896A JP 2936535 B2 JP2936535 B2 JP 2936535B2
Authority
JP
Japan
Prior art keywords
film
metal wiring
forming
titanium
titanium oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8352538A
Other languages
English (en)
Other versions
JPH09326368A (ja
Inventor
成 輔 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH09326368A publication Critical patent/JPH09326368A/ja
Application granted granted Critical
Publication of JP2936535B2 publication Critical patent/JP2936535B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の金属
配線に関するもので、ＣＶＤタングステンを用いた金属
配線構造およびその形成方法に関する。
【０００２】
【従来の技術】一般的にＣＶＤタングステン膜を金属配
線で使用する場合、拡散バリアとしてチタニウム膜とチ
タニウム窒化膜の積層膜を使用している。積層構造の拡
散バリアを用いた金属配線膜をスパッタリング法を用い
て形成する場合、薄膜の密度を高め薄膜表面に酸素（Ｏ
２）がほとんどない状態で拡散バリア上にＣＶＤタング
ステン膜を蒸着しても、ＣＶＤタングステン膜を形成す
るための供給ガスのＷＦ６がチタニウム窒化膜を通過し
てその下部のチタニウム膜と反応してチタニウムフルオ
ライド（ＴｉＦ３）を形成させる。
【０００３】しかしながら、チタニウムフルオライドは
絶縁体であるので、半導体素子の特性および信頼住を低
下させ高集積化を難しくする問題点がある。
【０００４】
【発明が解決しようとする課題】本発明の目的は、チタ
ニウム膜を含む拡散バリアを形成した後、ＣＶＤタング
ステン膜を形成する際、ＣＶＤタングステン膜を形成す
るための供給ガスのＷＦ３とチタニウム膜を含む拡散バ
リアとの反応を抑制して、絶縁物のチタニウムフルオラ
イドの形成を防止できる半導体素子の金属配線構造およ
びその形成方法を提供するものである。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に、本発明の伝導層と電気的に連結させるための金属配
線を形成する方法として、伝導層と電気的に連結させる
ための金属配線を形成する方法として、前記伝導層と、
その上部に形成され前記伝導層と金属配線とをコンタク
させるための開口部を備えた絶縁膜を含む半導体基板を
提供する工程と；前記開口部と絶縁膜にチタニウム酸化
膜を備えた多層の拡散バリアを形成する工程と；拡散バ
リア上にタングステン膜を形成して金属配線を形成する
工程を含むことを特徴とする。
【０００６】また、チタニウム酸化膜を含んだ多層の拡
散バリアを形成する工程は一つのチャンバー内で真空断
絶なしに連続的に行うことを特徴とする。
【０００７】また、前記チタニウム酸化膜を形成する工
程はチタニウムアイソープロポオキシドと酸素を反応さ
せ１５０乃至２５０℃の温度、０．５乃至２ｔｏｒｒ圧
力の蒸着条件でＣＶＤ法で形成されていることを特徴と
する。
【０００８】また、前記チタニウム酸化膜は１０乃至３
０Åの厚さで形成されることを特徴とする。
【０００９】また、伝導層と電気的に連結させるための
金属配線を形成する方法として、前記伝導層と、その上
部に形成され前記金属配線をコンタクトさせるための開
口部を備えた絶縁膜を含む半導体基板を提供する工程
と；開口部と絶縁膜上にチタニウム膜とチタニウム酸化
膜を形成して多層の拡散バリアを形成する工程と；拡散
バリア上にタングステン膜を形成して金属配線を形成す
る工程を含むことを特徴とする。
【００１０】また、チタニウム膜とチタニウム酸化膜を
形成する工程は真空の断絶なしで一つのチャンバー内で
連続的に行うことを特徴とする。
【００１１】また、前記チタニウム膜を形成する工程は
ＰＶＤ法またはＣＶＤ法のいづれかで行われることを特
徴とする。
【００１２】また、前記チタニウム膜は１００乃至５０
０Åの厚さで蒸着されることを特徴とする。
【００１３】また、前記チタニウム酸化膜を形成する工
程は、チタニウムアイソープロポオキサイドと酸素を反
応させ１５０乃至２５０℃の温度、０．５乃至２ｔｏｒ
ｒ圧力の蒸着条件でＣＶＤ法で行うことを特徴とする。
【００１４】また、前記チタニウム酸化膜は１０乃至３
０Åの厚さで形成されていることを特徴とする。
【００１５】また、前記チタニウム膜上にチタニウム窒
化膜を形成する工程をさらに含むことを特徴とする。
【００１６】また、伝導層と電気的に連結されるための
金属配線を形成する方法として、前記伝導層と、その上
部に形成され前記伝導層と金属配線をコンタクトさせる
ための開口部を備えた絶縁膜を含む半導体基板を提供す
る工程と；開口部と絶縁膜上にチタニウム窒化膜とチタ
ニウム酸化膜を形成して多層の拡散バリアを形成する工
程と；拡散バリア上にタングステン膜を形成して金属配
線を形成する工程を含むことを特徴とする。
【００１７】また、チタニウム窒化膜とチタニウム酸化
膜を形成する工程は真空の断絶なしで一つのチャンバー
内で連続的に行うことを特徴とする。
【００１８】また、前記チタニウム窒化膜を形成する工
程はＰＶＤ法またはＣＶＤ法のいづれかで行われること
を特徴とする。
【００１９】また、前記チタニウム窒化膜は３００乃至
１０００Åの厚さで形成されることを特徴とする。
【００２０】また、チタニウム酸化膜を形成する工程は
チタニウムアイソープロポオキサイドと酸素を反応させ
１５０乃至２５０℃の温度、０．５乃至２ｔｏｒｒ圧力
の蒸着条件でＣＶＤ法で行うことを特徴とする。
【００２１】また、前記チタニウム酸化膜は１０乃至３
０Åの厚さで形成されることを特徴とする。
【００２２】また、前記チタニウム窒化膜を形成する工
程前にチタニウム膜を形成する工程をさらに含むことを
特徴とする。
【００２３】また、本発明の半導体素子の金属配線構造
は、伝導層を含んだ半導体基板と；伝導層上部に形成さ
わ、開口部を有する絶縁膜と；絶縁膜と開口部上に形成
されたチタニウム酸化膜を備えた多層の拡散バリア層
と；拡散バリア層上に形成されたタングステン膜を含む
ことを特徴とする。
【００２４】また、伝導層は半導体基板上に形成された
不純物領域であることを特徴とする。
【００２５】また、前記拡散バリアはチタニウム膜と、
チタニウム酸化膜からなることを特徴とする。
【００２６】また、前記チタニウム膜は１００乃至５０
０Åの厚さを有することを特徴とする。
【００２７】また、チタニウム酸化膜は１０乃至３０Å
の厚さを有することを特徴とする。
【００２８】また、前記拡散バリアはチタニウム膜とチ
タニウム酸化膜の間に形成されたチタニウム窒化膜をさ
らに含むことを特徴とする。
【００２９】また、前記拡散バリアはチタニウム窒化膜
と、チタニウム酸化膜からなることを特徴とする請求項
１９に記載の半導体素子の金属配線構造。
【００３０】また、前記チタニウム窒化膜は３００乃至
１０００Åの厚さを有することを特徴とする。
【００３１】また、前記チタニウム酸化膜は１０乃至３
０Åの厚さを有することを特徴とする。
【００３２】また、前記拡散バリアはチタニウム窒化膜
下部に形成されたチタニウム膜をさらに含むことを特徴
とする。
【００３３】
【発明の実施の形態】（実施例１） 図１乃至図５は本発明の第１実施例による半導体素子の
金属配線形成工程を図示した断面図である。図１を参照
すれば、先ず、不純物領域１１が形成された半導体基板
１０上に絶縁膜１５によって囲まれた伝導層１３を形成
する。そして、コンタクトマスク（図面上には図示しな
い）を用いた通常の写真触刻工程で前記絶縁膜１５中前
記不純物領域１１と伝導層１３上部の絶縁膜部分を触刻
して開口部（ｏｐｅｎｉｎｇ）１７と１９をそれぞれ形
成する。
【００３４】その後、図２に図示されているように、基
板１０の前表面にＰＶＤ（ＰｈｙｓｉｃａｌＶａｐｏｒ
Ｄｅｐｏｓｉｓｉｏｎ）またはＣＶＤ（Ｃｈｅｍｉｃ
ａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方法でチタニ
ウム膜２１を１００乃至５００Åの厚さに形成する。
【００３５】次いで、図３に図示されているように、チ
タニウム膜２１上にＰＶＤまたはＣＶＤ方法でチタニウ
ム窒化膜２３を３００乃至１０００Åの厚さに形成す
る。
【００３６】チタニウム窒化膜２３を形成した後、図４
に図示したように、チタニウム窒化膜２３上にチタニウ
ム酸化膜２５を１０乃至３０Åの厚さに形成する。この
際、チタニウム酸化膜２５はチタニウムアイソープロポ
オキサイド｛Ｔｉ［ＯＣＨ（ＣＨ３）２］４｝と酸素
（Ｏ２）を反応させて１５０乃至２５０℃の温度、０．
５乃至２ｔｏｒｒ圧力の蒸着条件でＣＶＤ法で蒸着す
る。
【００３７】その後、図５に図示したように、チタニウ
ム酸化膜２５上にＷＦ６とＨ２を反応させ３００乃至５
００℃の温度、１０乃至１００ｔｏｒｒ圧力の蒸着条件
でタングステン膜２７を蒸着して金属配線膜を形成す
る。
【００３８】前記したように、本実施例によるチタニウ
ム膜、チタニウム窒化膜およびチタニウム酸化膜の積層
構造からなる拡散バリアにおいては、ＣＶＤタングステ
ン膜の形成の際ＴｉＦ３の生成を制御できるが、その原
理はバイディングエネルギー（ｂｏｎｄｉｎｇ ｅｎｅ
ｒｇｙ）によって説明することができる。即ち、二つの
原子の分子構造を基に、温室でのバイディングエネルギ
ーがＴｉ−Ｔｉは１４１．４±２１ｋＪｍｏｌ−１，Ｆ
−Ｔｉは５６９．０±３３ｋＪｍｏｌ−１，Ｏ−Ｔｉは
６７２．４±９．２ｋＪｍｏｌ−１である。
【００３９】上記で分かるように、バイディングエネル
ギーの大きさはＴｉ−Ｔｉ＜Ｆ−Ｔｉ＜Ｏ−Ｔｉで表示
される。従って、本実施例でＣＶＤタングステン膜を形
成するための供給ガスのＷＦ６はＴｉ−Ｔｉ構造のチタ
ニウム膜と反応してＴｉＦ３を形成することができる
が、Ｏ−Ｔｉ構造のチタニウム酸化膜と反応することが
できない。それゆえに、本実施例によれば、拡散バリア
上にＣＶＤタングステン膜を蒸着する際、ＴｉＦ３の形
成を防止できる。
【００４０】第１実施例で、拡散バリアとしてチタニウ
ム膜、チタニウム窒化膜およびチタニウム酸化膜の多層
構造を形成したが、拡散バリアとしてチタニウム膜とチ
タニウム酸化膜またはチタニウム窒化膜とチタニウム酸
化膜の二重構造を形成することもできる。
【００４１】（実施例２） 図６乃至図９は、本発明の第２実施例による半導体素子
の金属配線形成工程を図示した断面図である。図６を参
照すれば、不純物領域３１が形成された半導体基板３０
上に絶縁膜３５によって囲まれた伝導層３３を形成す
る。そして、コンタクトマスク（図面上には図示されて
いない）を用いた通常の写真触刻工程で絶縁膜３５中前
記不純物領域３１と伝導層３３上部の絶縁膜部分を触刻
して開口部３７と３９をそれぞれ形成する。
【００４２】次いで、基板の全表面にＰＶＤまたはＣＶ
Ｄ方法でチタニウム膜４１を１００乃至５００Åの厚さ
で形成し、チタニウム膜４１上にチタニウム酸化膜４３
を１０乃至３０Åの厚さで形成する。この際、チタニウ
ム酸化膜４３はチタニウムアイソープロポオキサイド
｛Ｔｉ［ＯＣＨ（ＣＨ３）２］４｝と酸素（Ｏ２）を反
応させ１５０乃至２５０℃の温度、０．５乃至２ｔｏｒ
ｒ圧力の蒸着条件でＣＶＤ法で蒸着する。
【００４３】その後、図７に図示されたように、前記チ
タニウム酸化膜４３上にＰＶＤまたはＣＶＤ方法でチタ
ニウム窒化膜４５を３００乃至１０００Åの厚さで形成
する。チタニウム窒化膜４５を形成した後、図８図示し
たように、チタニウム窒化膜４５上にＷＦ６とＨ２を反
応させ３００乃至５００℃の温度、１０乃至１００ｔｏ
ｒｒ圧力の蒸着条件でタングステン膜４７を蒸着して金
属配線を形成する。
【００４４】（実施例３） 図９は本発明の第３実施例によるＤＲＡＭ素子の構造を
図示したものである。図９を参照すれば、半導体基板５
１上にゲート酸化膜５２が形成され、その上にワードラ
インで作用するゲート５３が形成される。ゲート５３両
側の基板にはソース／ドレイン用接合領域５４が形成さ
れる。第１層間絶縁膜５５上には開口部５６を通してド
レイン用接合領域とコンタクトされる拡散バリア５７を
備えたビットライン５８が形成される。図面上には拡散
バリア５７がチタニウム膜５７−１、チタニウム窒化膜
５７−２およびチタニウム酸化膜５７−３の多層構造を
有するが、チタニウム膜５７−１、チタニウム酸化膜５
７−３およびチタニウム窒化膜５７−２の多層構造を有
することもできる。
【００４５】第２層間絶縁膜５９上には開口部６０を通
してソース用接合領域５４とコンタクトされる貯蔵電極
６１、誘電体膜６２およびプレート電極６３のキャパシ
タが形成される。
【００４６】
【発明の効果】前記したような本発明によれば、ＣＶＤ
タングステン膜を金属配線膜で形成時、拡散バリアのチ
タニウム酸化膜がＣＶＤタングステンの反応物のＷＦ６
とその下部の拡散バリアのチタニウムの反応を抑制して
絶縁体の発生を防止できる。これによって素子の特性と
信頼性を向上させ半導体素子を高集積化できる。
【図面の簡単な説明】
【図１】本発明の第１実施例による半導体素子の金属配
線形成工程を図示した断面図である。
【図２】本発明の第１実施例による半導体素子の金属配
線形成工程を図示した断面図である。
【図３】本発明の第１実施例による半導体素子の金属配
線形成工程を図示した断面図である。
【図４】本発明の第１実施例による半導体素子の金属配
線形成工程を図示した断面図である。
【図５】本発明の第１実施例による半導体素子の金属配
線形成工程を図示した断面図である。
【図６】本発明の第２実施例による半導体素子の金属配
線形成工程を図示した断面図である。
【図７】本発明の第２実施例による半導体素子の金属配
線形成工程を図示した断面図である。
【図８】本発明の第２実施例による半導体素子の金属配
線形成工程を図示した断面図である。
【図９】本発明の第３実施例による半導体素子の断面図
である。
【符号の説明】
１０，３０，５１ 半導体基板 １１，３１ 不純物領域 １３，３３ 伝導層 １５，３５ 絶縁膜 １７，１９，３７，３９，５６，６０ 開口部 ２１，４１，５７−１ チタニウム膜 ２３，４５，５７−２ チタニウム窒化膜 ２５，４３，５７−３ チタニウム酸化膜 ２７，４７ タングステン膜 ５２ ゲート酸化膜 ５３ ゲート ５４ 接合領域 ５５ 第１層間絶縁膜 ５７ 拡散バリア ５８ ビットライン ６１ 貯蔵電極 ６２ 誘電体膜 ６３ プレート電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/3213 H01L 21/44 - 21/445 H01L 21/768 H01L 21/8242 H01L 29/108 H01L 29/40 - 29/51

Claims (28)

    (57)【特許請求の範囲】
  1. 【請求項１】 伝導層と電気的に連結させるための金属
    配線を形成する方法として、前記伝導層と、その上部に
    形成され前記伝導層と金属配線とをコンタクさせるため
    の開口部を備えた絶縁膜を含む半導体基板を提供する工
    程と； 前記開口部と絶縁膜にチタニウム酸化膜を備えた多層の
    拡散バリアを形成する工程と； 拡散バリア上にタングステン膜を形成して金属配線を形
    成する工程を含むことを特徴とする半導体素子の金属配
    線形成方法。
  2. 【請求項２】 チタニウム酸化膜を含んだ多層の拡散バ
    リアを形成する工程は一つのチャンバー内で真空断絶な
    しに連続的に行うことを特徴とする請求項１に記載の半
    導体素子の金属配線形成方法。
  3. 【請求項３】 前記チタニウム酸化膜を形成する工程は
    チタニウムアイソープロポオキシドと酸素を反応させ１
    ５０乃至２５０℃の温度、０．５乃至２ｔｏｒｒ圧力の
    蒸着条件でＣＶＤ法で形成されていることを特徴とする
    請求項１に記載の半導体素子の金属配線形成方法。
  4. 【請求項４】 前記チタニウム酸化膜は１０乃至３０Å
    の厚さで形成されることを特徴とする請求項３に記載の
    半導体素子の金属配線形成方法。
  5. 【請求項５】 伝導層と電気的に連結させるための金属
    配線を形成する方法として、前記伝導層と、その上部に
    形成され前記金属配線をコンタクトさせるための開口部
    を備えた絶縁膜を含む半導体基板を提供する工程と； 開口部と絶縁膜上にチタニウム膜とチタニウム酸化膜を
    形成して多層の拡散バリアを形成する工程と； 拡散バリア上にタングステン膜を形成して金属配線を形
    成する工程を含むことを特徴とする半導体素子の金属配
    線形成方法。
  6. 【請求項６】 チタニウム膜とチタニウム酸化膜を形成
    する工程は真空の断絶なしで一つのチャンバー内で連続
    的に行うことを特徴とする請求項５に記載の半導体素子
    の金属配線形成方法。
  7. 【請求項７】 前記チタニウム膜を形成する工程はＰＶ
    Ｄ法またはＣＶＤ法のいづれかで行われることを特徴と
    する請求項５に記載の半導体素子の金属配線形成方法。
  8. 【請求項８】 前記チタニウム膜は１００乃至５００Å
    の厚さで蒸着されることを特徴とする請求項７に記載の
    半導体素子の金属配線形成方法。
  9. 【請求項９】 前記チタニウム酸化膜を形成する工程
    は、チタニウムアイソープロポオキサイドと酸素を反応
    させ１５０乃至２５０℃の温度、０．５乃至２ｔｏｒｒ
    圧力の蒸着条件でＣＶＤ法で行うことを特徴とする請求
    項５に記載の半導体素子の金属配線形成方法。
  10. 【請求項１０】 前記チタニウム酸化膜は１０乃至３０
    Åの厚さで形成されることを特徴とする請求項９に記載
    の半導体素子の金属配線形成方法。
  11. 【請求項１１】 前記チタニウム膜上にチタニウム窒化
    膜を形成する工程をさらに含むことを特徴とする請求項
    ５に記載の半導体素子の金属配線形成方法。
  12. 【請求項１２】 伝導層と電気的に連結されるための金
    属配線を形成する方法として、前記伝導層と、その上部
    に形成され前記伝導層と金属配線をコンタクトさせるた
    めの開口部を備えた絶縁膜を含む半導体基板を提供する
    工程と； 開口部と絶縁膜上にチタニウム窒化膜とチタニウム酸化
    膜を形成して多層の拡散バリアを形成する工程と； 拡散バリア上にタングステン膜を形成して金属配線を形
    成する工程を含むことを特徴とする半導体素子の金属配
    線形成方法。
  13. 【請求項１３】 チタニウム窒化膜とチタニウム酸化膜
    を形成する工程は真空の断絶なしで一つのチャンバー内
    で連続的に行うことを特徴とする請求項１２に記載の半
    導体素子の金属配線形成方法。
  14. 【請求項１４】 前記チタニウム窒化膜を形成する工程
    はＰＶＤ法またはＣＶＤ法のいづれかで行われることを
    特徴とする請求項１２に記載の半導体素子の金属配線形
    成方法。
  15. 【請求項１５】 前記チタニウム窒化膜は３００乃至１
    ０００Åの厚さで形成されることを特徴とする請求項１
    ４に記載の半導体素子の金属配線形成方法。
  16. 【請求項１６】 チタニウム酸化膜を形成する工程はチ
    タニウムアイソープロポオキサイドと酸素を反応させ１
    ５０乃至２５０℃の温度、０．５乃至２ｔｏｒｒ圧力の
    蒸着条件でＣＶＤ法で行うことを特徴とする請求項１２
    に記載の半導体素子の金属配線形成方法。
  17. 【請求項１７】 前記チタニウム酸化膜は１０乃至３０
    Åの厚さで形成されることを特徴とする請求項１６に記
    載の半導体素子の金属配線形成方法。
  18. 【請求項１８】 前記チタニウム窒化膜を形成する工程
    前にチタニウム膜を形成する工程をさらに含むことを特
    徴とする請求項１２に記載の半導体素子の金属配線形成
    方法。
  19. 【請求項１９】 伝導層を含んだ半導体基板と； 伝導層上部に形成され、開口部を有する絶縁膜と； 絶縁膜と開口部上に形成されたチタニウム酸化膜を備え
    た多層の拡散バリア層と； 拡散バリア層上に形成されたタングステン膜を含むこと
    を特徴とする半導体素子の金属配線構造。
  20. 【請求項２０】 伝導層は半導体基板上に形成された不
    純物領域であることを特徴とする請求項１９に記載の半
    導体素子の金属配線構造。
  21. 【請求項２１】 前記拡散バリアはチタニウム膜と、チ
    タニウム酸化膜からなることを特徴とする請求項１９に
    記載の半導体素子の金属配線構造。
  22. 【請求項２２】 前記チタニウム膜は１００乃至５００
    Åの厚さを有することを特徴とする請求項２１に記載の
    半導体素子の金属配線構造。
  23. 【請求項２３】 チタニウム酸化膜は１０乃至３０Åの
    厚さを有することを特徴とする請求項２１に記載の半導
    体素子の金属配線構造。
  24. 【請求項２４】 前記拡散バリアはチタニウム膜とチタ
    ニウム酸化膜の間に形成されたチタニウム窒化膜をさら
    に含むことを特徴とする請求項２１に記載の半導体素子
    の金属配線構造。
  25. 【請求項２５】 前記拡散バリアはチタニウム窒化膜
    と、チタニウム酸化膜からなることを特徴とする晴求項
    １９に記載の半導体素子の金属配線構造。
  26. 【請求項２６】 前記チタニウム窒化膜は３００乃至１
    ０００Åの厚さを有することを特徴とする請求項２５に
    記載の半導体素子の金属配線構造。
  27. 【請求項２７】 前記チタニウム酸化膜は１０乃至３０
    Åの厚さを有することを特徴とする請求項２５に記載の
    半導体素子の金属配線構造。
  28. 【請求項２８】 前記拡散バリアはチタニウム窒化膜下
    部に形成されたチタニウム膜をさらに含むことを特徴と
    する請求項２５に記載の半導体素子の金属配線構造。
JP8352538A 1995-12-15 1996-12-16 半導体素子の金属配線構造およびその形成方法 Expired - Fee Related JP2936535B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1995P50467 1995-12-15
KR1019950050467A KR100197653B1 (ko) 1995-12-15 1995-12-15 반도체 소자의 콘택 형성방법

Publications (2)

Publication Number Publication Date
JPH09326368A JPH09326368A (ja) 1997-12-16
JP2936535B2 true JP2936535B2 (ja) 1999-08-23

Family

ID=19440450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8352538A Expired - Fee Related JP2936535B2 (ja) 1995-12-15 1996-12-16 半導体素子の金属配線構造およびその形成方法

Country Status (2)

Country Link
JP (1) JP2936535B2 (ja)
KR (1) KR100197653B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465605B1 (ko) * 1997-12-31 2005-04-06 매그나칩 반도체 유한회사 반도체소자의제조방법
KR100422356B1 (ko) * 2001-09-05 2004-03-11 주식회사 하이닉스반도체 반도체소자의 콘택 형성방법
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
KR100857009B1 (ko) * 2006-12-28 2008-09-04 동부일렉트로닉스 주식회사 반도체 소자의 수직 배선 및 그 형성 방법
KR101990622B1 (ko) 2011-11-23 2019-06-18 아콘 테크놀로지스 인코포레이티드 계면 원자 단일층의 삽입에 의한 ⅳ족 반도체에 대한 금속 접점의 개선
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
US10170627B2 (en) 2016-11-18 2019-01-01 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height

Also Published As

Publication number Publication date
JPH09326368A (ja) 1997-12-16
KR100197653B1 (ko) 1999-06-15
KR970052237A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US6472323B1 (en) Method of depositing tungsten nitride using a source gas comprising silicon
JP4314413B2 (ja) Ｔａ▲下２▼Ｏ▲下５▼誘電体層の製造方法
US5856704A (en) Capacitor, integrated circuitry, diffusion barriers, and method for forming an electrically conductive diffusion barrier
JP4719358B2 (ja) キャパシターの製造方法
US7402512B2 (en) High aspect ratio contact structure with reduced silicon consumption
JP3127348B2 (ja) 凹凸の表面形状を有するタングステン膜を用いた半導体装置の製造方法
JP2524091B2 (ja) 金属プラグ製造方法
JP3122845B2 (ja) 半導体装置の金属配線形成方法
JP3175721B2 (ja) 半導体装置の製造方法
JP4168397B2 (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
US6613669B2 (en) Semiconductor device and method for manufacturing the same
JP2936535B2 (ja) 半導体素子の金属配線構造およびその形成方法
JP3208124B2 (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
US20020043722A1 (en) Semiconductor device and method of manufacturing the same
JP3082840B2 (ja) 半導体装置の製造方法
JP2908774B2 (ja) 半導体素子のビットライン及びその製造方法
JP3328359B2 (ja) 半導体装置の製造方法
US6596548B2 (en) Method for fabricating a capacitor of a semiconductor device
JP3102555B2 (ja) 半導体装置の製造方法
JP3303788B2 (ja) 半導体集積回路の電極構造の製造方法
JPH1074709A (ja) 半導体装置とその製造方法
JPH05129223A (ja) 半導体装置の製造方法
KR20020044859A (ko) 반도체 소자의 금속배선 형성방법
KR100231732B1 (ko) 반도체 소자의 전하저장전극 형성 방법
US6653197B2 (en) Method for fabricating capacitor of semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080611

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees