JPH0992801A - 半導体装置のキャパシタ形成方法 - Google Patents

半導体装置のキャパシタ形成方法

Info

Publication number
JPH0992801A
JPH0992801A JP8188239A JP18823996A JPH0992801A JP H0992801 A JPH0992801 A JP H0992801A JP 8188239 A JP8188239 A JP 8188239A JP 18823996 A JP18823996 A JP 18823996A JP H0992801 A JPH0992801 A JP H0992801A
Authority
JP
Japan
Prior art keywords
capacitor
forming
film
semiconductor device
metal compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8188239A
Other languages
English (en)
Other versions
JP3966563B2 (ja
Inventor
Teibin Ka
定▲旻▼ 河
Heiritsu Boku
炳律 朴
Daiko Ko
大弘 高
Sonin Ri
想忍 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH0992801A publication Critical patent/JPH0992801A/ja
Application granted granted Critical
Publication of JP3966563B2 publication Critical patent/JP3966563B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation

Abstract

(57)【要約】 【課題】 半導体装置のキャパシタ形成方法を提供す
る。 【解決手段】 半導体基板１００上にコンタクトホール
を有する絶縁膜１０１を形成した後、前記コンタクトホ
ールを埋め立てる導電膜を形成する。前記導電膜をパタ
ニングしてキャパシタのストレージノード１０２を形成
した後、前記ストレージノード１０２上に高融点の金属
化合物よりなるキャパシタの下部電極１０５を選択的に
成長させる。前記下部電極１０５の形成された結果物上
にキャパシタの誘電膜１０３と上部電極１０４を順に形
成する。これにより、追加の写真工程無しにストレージ
ノード１０２間の絶縁が自ずから行われる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に高融点の金属化合物を用いる半導体装置
のキャパシタ製造方法に関する。
【０００２】
【従来の技術】半導体素子の高集積化に伴って素子が小
さくなり使用電源電圧が低くなり、よって従来のキャパ
シタ構造及び形成方法では静電容量及び信頼性において
同一な効果を得難い。集積度を上げるためにキャパシタ
の表面積を縮めなければいけなく、これにより静電容量
も減少される。さらに、信頼性を上げるために電源電圧
も素子の高集積化により低くなっているので、キャパシ
タの静電容量は一層減る。これを解決するためには、キ
ャパシタ電極の表面積を大きくし、高誘電率の物質を誘
電膜として用いなければならないが、表面積を大きくす
るためにはシリンダ状の立体的な構造が用いられ、高誘
電率の高誘電膜としては従来のシリコン酸化膜または窒
化膜の代わりに五酸化タンタル(Ta2O5) 膜やＢＳＴ（B
a,Sr)TiO3膜などが用いられている。
【０００３】図１Ａ及び図１Ｂは従来の高誘電膜キャパ
シタの形成方法を説明するための断面図である。図１Ａ
を参照すれば、半導体基板１０上に絶縁物質、例えば酸
化物を蒸着して絶縁膜１１を形成した後、写真食刻工程
で前記絶縁膜１１を食刻することによって前記基板１０
の所定部位を露出させるコンタクトホールを形成する。
次いで、前記コンタクトホールを埋め立てながら結果物
の全面にキャパシタの下部電極として用いられる導電
膜、例えば燐（Ｐ）等がドープされたポリシリコン膜を
蒸着した後、写真食刻工程で前記ポリシリコン膜をパタ
ニングしてキャパシタの下部電極１２を形成する。
【０００４】図１Ｂを参照すれば、前記下部電極１２の
形成された結果物の全面にキャパシタの誘電膜１３とし
て、例えば五酸化タンタル膜やＢＳＴなどを蒸着する。
次に、前記誘電膜１３上にポリシリコン膜又はチタンニ
トリド（ＴｉＮ）、タングステンニトリド（ＷＮ）、タ
ングステン（Ｗ）などの金属膜を蒸着してキャパシタの
上部電極１４を形成することによって、キャパシタを完
成する。
【０００５】前記した従来のキャパシタ形成方法によれ
ば、誘電膜として五酸化タンタル膜を用い上・下部電極
としてポリシリコン膜を用いる場合、五酸化タンタル膜
から酸素が外部に拡散されて上・下部電極なるポリシリ
コン膜と反応して誘電膜と電極との境界面に酸化膜が形
成される。これにより、五酸化タンタル膜はタンタル
（Ｔａ）成分が酸素（Ｏ）に比し過剰状態となって不安
定な構造となるので、代表的な電気的特性である漏れ電
流を増加させる。これを防止するために上・下部電極と
して酸化性のない金属電極を用いる研究が続けられたき
たが、下部電極として単一金属薄膜を用いる場合、素子
の高集積化に対応し得るシリンダのように激しい凸凹を
有する立体型を形成する時薄膜のリフティング現象が起
こりやすい。これを改善するために下部電極の構造を形
成した後、ＴｉＮ、ＷＮ、タングステシリサイド（ＷＳ
ｉ）などの金属膜を下部電極上に塗布する方法が用いら
れている。しかしながら、このような方法において、そ
れぞれのキャパシタ間を絶縁させるために追加の写真食
刻工程を通じて狭い間隔のキャパシタ間の金属膜を絶縁
させなければならない難題がある。
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
は前記した従来方法の問題点を解決し得る半導体装置の
キャパシタ形成方法を提供することにある。
【０００７】
【課題を解決するための手段】前記の目的を達成するた
めに本発明は、半導体基板上にコンタクトホールを有す
る絶縁膜を形成する段階と、前記コンタクトホールを埋
め立てる導電膜を形成する段階と、前記導電膜をパタニ
ングしてキャパシタのストレージノードを形成する段階
と、前記ストレージノード上に、高融点の金属化合物よ
りなるキャパシタの下部電極を選択的に成長させる段階
と、前記下部電極の形成された結果物上にキャパシタの
誘電膜と上部電極を順に形成する段階とを具備すること
を特徴とする。
【０００８】前記下部電極を構成する高融点の金属化合
物はタングステン（Ｗ）、モリブデン（Ｍｏ）、チタン
（Ｔｉ）、タンタル（Ｔａ）及びジルコニウム（Ｚｒ）
等の群から選択されたいずれか一つの金属の窒化物であ
ることが好ましい。前記下部電極を構成する高融点の金
属化合物はタングステン（Ｗ）、モリブデン（Ｍｏ）、
チタン（Ｔｉ）、タンタル（Ｔａ）及びジルコニウム
（Ｚｒ）等の群から選択されたいずれか一つの金属の炭
化物であることが好ましい。
【０００９】前記ストレージノードはポリシリコンより
構成することが好ましい。前記誘電膜は五酸化タンタル
膜（Ta2O5)、（Ba,Sr)TiO3及び Pb （Zr,Ti)O3などの群
から選択されたいずれか一つであることが好ましい。前
記上部電極を構成する高融点の金属化合物はタングステ
ン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タン
タル（Ｔａ）及びジルコニウム（Ｚｒ）などの群から選
択されたいずれか一つの金属の窒化物であることが好ま
しい。
【００１０】前記上部電極を構成する高融点金属化合物
はタングステン（Ｗ）、モリブデン（Ｍｏ）、チタン
（Ｔｉ）、タンタル（Ｔａ）及びジルコニウム（Ｚｒ）
などの群から選択されたいずれか一つの金属の炭化物で
あることが好ましい。
【００１１】
【発明の実施の形態】以下、添付した図面に基づき本発
明を詳細に説明する。図２Ａ乃至図２Ｃを参照して本発
明による高誘電膜キャパシタの形成方法を説明する。図
２Ａはストレージノード１０２を形成する段階を示す。
半導体基板１００上に絶縁物質例えば、二酸化シリコン
（ＳｉＯ2 ）又はＢＰＳＧ(BoroPhosphoSilicate Glas
s) を蒸着して絶縁膜１０１を形成した後、写真食刻工
程で前記絶縁膜１０１を食刻することにより前記基板１
００の所定部位を露出させるコンタクトホールを形成す
る。次いで、前記コンタクトホールを埋め立てながら結
果物の全面に導電膜、例えば燐（Ｐ）などのドープされ
たポリシリコン膜を蒸着した後、写真食刻工程で前記ポ
リシリコン膜をパタニングしてキャパシタのストレージ
ノード１０２を形成する。この際、前記キャパシタのス
トレージノード１０２はスタック型、シリンダ型、フィ
ン型などのいずれの構造でも良い。
【００１２】図２Ｂはキャパシタの下部電極１０５を形
成する段階を示す。前記ポリシリコンよりなるストレー
ジノード１０２上でのみ選択的に成長しストレージノー
ド１０２間の絶縁膜１０１上では成長しない高融点の金
属化合物、例えばタングステンニトリド化合物（Ｗ
ＮX ：X は正の整数）を熱的低圧化学気相蒸着(Low Pre
ssure Chemical Vapor Deposition:以下、ＬＰＣＶＤと
称する）方法で蒸着することにより、キャパシタの下部
電極１０５を形成する。その結果、それぞれのストレー
ジノード１０２が自然に絶縁される。
【００１３】図２Ｃはキャパシタを完成する段階を示
す。前記下部電極１０５の形成された結果物の全面にキ
ャパシタの誘電膜１０３として、例えば五酸化タンタル
膜、（Ｂａ，Ｓｒ）ＴｉＯ3 のようなＢＳＴ又はＰｂ
（Ｚｒ，Ｔｉ）Ｏ3 のようなＰＺＴなどを蒸着する。次
に、前記誘電膜１０３上にＴｉＮ、ＷＮ、Ｗ等の高融点
の金属化合物または金属物質を蒸着してキャパシタの上
部電極１０４を形成することによってキャパシタを完成
する。
【００１４】図３Ａは熱的ＬＰＣＶＤ法により選択的に
蒸着されたＷＮX 膜質選択性を示すＳＥＭ（Scanning E
lectron Microscopy) の写真であり、図３Ｂは図３Ａの
概略的な断面図である。図３Ａ及び図３Ｂを参照すれ
ば、ＢＰＳＧ又は二酸化シリコン（ＳｉＯ2)よりなる絶
縁膜上に不純物のドープされたポリシリコンよりなるス
トレージノードが形成されており、前記ストレージノー
ドの形成された結果物上に、ＷＦ6 ４ｓｃｃｍ、ＮＨ3
２０ｓｃｃｍのフラックスで６００℃の蒸着温度及び
０．１Ｔｏｒｒの蒸着圧力で熱的ＬＰＣＶＤ方式でＷＮ
X 膜を蒸着する。その結果、不純物のドープされたポリ
シリコン膜よりなるストレージノード上でのみＷＮX が
選択的に成長し、ＢＰＳＧ膜よりなる絶縁膜上では若干
の選択的損失の形態でＷＮX が核形成されていることが
判る。このような選択的損失のＷＮX はエッチバック方
法で容易に取り除ける。
【００１５】
【発明の効果】以上、説明したように本発明のキャパシ
タ形成方法によれば、ポリシリコンよりなるストレージ
ノード上でのみ選択的に成長し、ストレージノード間の
絶縁膜上では成長しない高融点の金属化合物よりなるキ
ャパシタの下部電極を形成する。従って、追加の写真食
刻工程を行わなくてもキャパシタストレージノード間の
絶縁が自然に行われる。
【００１６】本発明が前記実施例に限定されなく、多様
な変形が本発明の技術的思想内で当分野の通常の知識を
持つ者により可能なことは明白である。
【図面の簡単な説明】
【図１】（Ａ）及び（Ｂ）は従来の高誘電膜キャパシタ
の形成方法を説明するための断面図である。
【図２】（Ａ）乃至（Ｃ）は本発明による高誘電膜キャ
パシタの形成方法を説明するための断面図である。
【図３】（Ａ）は熱的ＬＰＣＶＤ法により選択的に蒸着
されたＷＮX 膜の選択性を示すＳＥＭ写真であり、
（Ｂ）は図３Ａの概略的な断面図である。
【符号の説明】
１０、１００ 半導体基板 １１、１０１ 絶縁膜 １２、１０５ 下部電極 １３、１０３ 誘電膜 １０２ ストレージノード １４、１０４ 上部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 想忍 大韓民国京畿道水原市八達区梅灘洞197番 地東南ビラー９棟101号

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上にコンタクトホールを有す
    る絶縁膜を形成する段階と、 前記コンタクトホールを埋め立てる導電膜を形成する段
    階と、 前記導電膜をパタニングしてキャパシタのストレージノ
    ードを形成する段階と、 前記ストレージノード上に、高融点の金属化合物よりな
    るキャパシタの下部電極を選択的に成長させる段階と、 前記下部電極の形成された結果物上にキャパシタの誘電
    膜と上部電極を順に形成する段階とを具備することを特
    徴とする半導体装置のキャパシタ形成方法。
  2. 【請求項２】 前記下部電極を構成する高融点の金属化
    合物はタングステン（Ｗ）、モリブデン（Ｍｏ）、チタ
    ン（Ｔｉ）、タンタル（Ｔａ）及びジルコニウム（Ｚ
    ｒ）等の群から選択されたいずれか一つの金属の窒化物
    であることを特徴とする請求項１に記載の半導体装置の
    キャパシタ形成方法。
  3. 【請求項３】 前記下部電極を構成する高融点の金属化
    合物はタングステン（Ｗ）、モリブデン（Ｍｏ）、チタ
    ン（Ｔｉ）、タンタル（Ｔａ）及びジルコニウム（Ｚ
    ｒ）等の群から選択されたいずれか一つの金属の炭化物
    であることを特徴とする請求項１に記載の半導体装置の
    キャパシタ形成方法。
  4. 【請求項４】 前記誘電膜は五酸化タンタル膜（Ta
    2O5)、（Ba,Sr)TiO3及びPb（Zr,Ti)O3などの群から選択
    されたいずれか一つであることを特徴とする請求項１に
    記載の半導体装置のキャパシタ形成方法。
  5. 【請求項５】 前記ストレージノードはポリシリコンよ
    り構成することを特徴とする請求項１に記載の半導体装
    置のキャパシタ形成方法。
  6. 【請求項６】 前記上部電極は高融点の金属化合物より
    構成することを特徴とする請求項１に記載の半導体装置
    のキャパシタ形成方法。
  7. 【請求項７】 前記上部電極を構成する高融点の金属化
    合物はタングステン（Ｗ）、モリブデン（Ｍｏ）、チタ
    ン（Ｔｉ）、タンタル（Ｔａ）及びジルコニウム（Ｚ
    ｒ）などの群から選択されたいずれか一つの金属の窒化
    物であることを特徴とする請求項６に記載の半導体装置
    のキャパシタ形成方法。
  8. 【請求項８】 前記上部電極を構成する高融点の金属化
    合物はタングステン（Ｗ）、モリブデン（Ｍｏ）、チタ
    ン（Ｔｉ）、タンタル（Ｔａ）及びジルコニウム（Ｚ
    ｒ）などの群から選択されたいずれか一つの金属の炭化
    物であることを特徴とする請求項６に記載の半導体装置
    のキャパシタ形成方法。
JP18823996A 1995-09-19 1996-06-27 半導体装置のキャパシタ形成方法 Expired - Fee Related JP3966563B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1995P30680 1995-09-19
KR1019950030680A KR100224654B1 (ko) 1995-09-19 1995-09-19 반도체장치의 커패시터 형성방법

Publications (2)

Publication Number Publication Date
JPH0992801A true JPH0992801A (ja) 1997-04-04
JP3966563B2 JP3966563B2 (ja) 2007-08-29

Family

ID=19427198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18823996A Expired - Fee Related JP3966563B2 (ja) 1995-09-19 1996-06-27 半導体装置のキャパシタ形成方法

Country Status (3)

Country Link
US (1) US5970309A (ja)
JP (1) JP3966563B2 (ja)
KR (1) KR100224654B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013161945A (ja) * 2012-02-06 2013-08-19 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
JP2013161868A (ja) * 2012-02-02 2013-08-19 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US9490373B2 (en) 2012-02-02 2016-11-08 Sony Corporation Solid-state imaging device and electronic apparatus with improved storage portion

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255688B1 (en) * 1997-11-21 2001-07-03 Agere Systems Guardian Corp. Capacitor having aluminum alloy bottom plate
KR100252055B1 (ko) * 1997-12-11 2000-04-15 윤종용 커패시터를 포함하는 반도체장치 및 그 제조방법
US6284316B1 (en) * 1998-02-25 2001-09-04 Micron Technology, Inc. Chemical vapor deposition of titanium
US7034353B2 (en) 1998-02-27 2006-04-25 Micron Technology, Inc. Methods for enhancing capacitors having roughened features to increase charge-storage capacity
US6150706A (en) 1998-02-27 2000-11-21 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
US6682970B1 (en) 1998-02-27 2004-01-27 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
US6465828B2 (en) 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
US6417537B1 (en) 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
US7253076B1 (en) * 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
JP4592373B2 (ja) 2004-09-30 2010-12-01 株式会社トリケミカル研究所 導電性モリブデンナイトライドゲート電極膜の形成方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021154A (ja) * 1988-03-28 1990-01-05 Toshiba Corp 半導体装置の製造方法
JPH02222139A (ja) * 1989-02-22 1990-09-04 Mitsubishi Electric Corp 半導体装置
JPH0396276A (ja) * 1989-09-09 1991-04-22 Mitsubishi Electric Corp 半導体装置
JPH03224223A (ja) * 1989-04-21 1991-10-03 Nippon Telegr & Teleph Corp <Ntt> 選択ｃｖｄ法
JPH0493067A (ja) * 1990-08-09 1992-03-25 Sony Corp 半導体メモリ装置
JPH04290262A (ja) * 1991-03-19 1992-10-14 Nec Corp 半導体装置の製造方法
JPH0555165A (ja) * 1991-08-26 1993-03-05 Sony Corp 配線用開口部及びその形成方法
JPH0582731A (ja) * 1991-09-19 1993-04-02 Nec Corp 半導体装置およびその製造方法
JPH05347274A (ja) * 1992-06-16 1993-12-27 Sony Corp 配線の形成方法
JPH0682841U (ja) * 1993-04-28 1994-11-25 セイコー電子工業株式会社 強誘電体素子
JPH0758295A (ja) * 1993-08-19 1995-03-03 Oki Electric Ind Co Ltd キャパシタ及びその製造方法
JPH07147329A (ja) * 1993-11-25 1995-06-06 Nec Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079670A (en) * 1988-05-03 1992-01-07 Texas Instruments Incorporated Metal plate capacitor and method for making the same
US5037775A (en) * 1988-11-30 1991-08-06 Mcnc Method for selectively depositing single elemental semiconductor material on substrates
US5381302A (en) * 1993-04-02 1995-01-10 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
US5418180A (en) * 1994-06-14 1995-05-23 Micron Semiconductor, Inc. Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021154A (ja) * 1988-03-28 1990-01-05 Toshiba Corp 半導体装置の製造方法
JPH02222139A (ja) * 1989-02-22 1990-09-04 Mitsubishi Electric Corp 半導体装置
JPH03224223A (ja) * 1989-04-21 1991-10-03 Nippon Telegr & Teleph Corp <Ntt> 選択ｃｖｄ法
JPH0396276A (ja) * 1989-09-09 1991-04-22 Mitsubishi Electric Corp 半導体装置
JPH0493067A (ja) * 1990-08-09 1992-03-25 Sony Corp 半導体メモリ装置
JPH04290262A (ja) * 1991-03-19 1992-10-14 Nec Corp 半導体装置の製造方法
JPH0555165A (ja) * 1991-08-26 1993-03-05 Sony Corp 配線用開口部及びその形成方法
JPH0582731A (ja) * 1991-09-19 1993-04-02 Nec Corp 半導体装置およびその製造方法
JPH05347274A (ja) * 1992-06-16 1993-12-27 Sony Corp 配線の形成方法
JPH0682841U (ja) * 1993-04-28 1994-11-25 セイコー電子工業株式会社 強誘電体素子
JPH0758295A (ja) * 1993-08-19 1995-03-03 Oki Electric Ind Co Ltd キャパシタ及びその製造方法
JPH07147329A (ja) * 1993-11-25 1995-06-06 Nec Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013161868A (ja) * 2012-02-02 2013-08-19 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US9490373B2 (en) 2012-02-02 2016-11-08 Sony Corporation Solid-state imaging device and electronic apparatus with improved storage portion
JP2013161945A (ja) * 2012-02-06 2013-08-19 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び、電子機器

Also Published As

Publication number Publication date
KR100224654B1 (ko) 1999-10-15
US5970309A (en) 1999-10-19
KR970018561A (ko) 1997-04-30
JP3966563B2 (ja) 2007-08-29

Similar Documents

Publication Publication Date Title
US6541812B2 (en) Capacitor and method for forming the same
EP0507683B1 (en) Stacked capacitor and method for making same
JP3887433B2 (ja) 半導体装置のキャパシタの形成方法
JPH10144884A (ja) 半導体装置及びその製造方法
US5656529A (en) Method for manufacturing highly-integrated capacitor
JP3966563B2 (ja) 半導体装置のキャパシタ形成方法
JP2003100909A (ja) キャパシタ及びそれを有する半導体素子の製造方法
US6541332B2 (en) Method for fabricating capacitor containing zirconium oxide dielectric layer
KR20010061151A (ko) 반도체 소자의 전하저장 전극 형성방법
WO2002013251A1 (fr) Procede de depot en phase vapeur pour film dielectrique en oxyde metallique
KR100438781B1 (ko) 금속-절연체-금속 캐패시터 및 그 제조방법
KR100376268B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100401525B1 (ko) 캐패시터 및 그 제조방법
US6495414B2 (en) Method for manufacturing capacitor in semiconductor device
KR100685674B1 (ko) 캐패시터의 제조 방법
KR20010004276A (ko) 캐패시터의 하부전극 형성 방법
US6306666B1 (en) Method for fabricating ferroelectric memory device
KR100289407B1 (ko) 반도체소자의커패시터제조방법
KR100425145B1 (ko) 반도체소자의캐패시터제조방법
US20020146850A1 (en) Method for forming capacitor of semiconductor device
KR100414869B1 (ko) 캐패시터의 제조 방법
KR100479598B1 (ko) 텅스텐 범프를 갖는 캐패시터 및 그 제조 방법
KR100403952B1 (ko) 캐패시터의 제조 방법
KR19980065732A (ko) 커패시터의 제조 방법
KR20020055251A (ko) 커패시터 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041130

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041207

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070529

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees