JPH0758295A - キャパシタ及びその製造方法 - Google Patents
キャパシタ及びその製造方法Info
- Publication number
- JPH0758295A JPH0758295A JP5204930A JP20493093A JPH0758295A JP H0758295 A JPH0758295 A JP H0758295A JP 5204930 A JP5204930 A JP 5204930A JP 20493093 A JP20493093 A JP 20493093A JP H0758295 A JPH0758295 A JP H0758295A
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- lower electrode
- oxide film
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 大容量でリーク電流が少なく、経時的絶縁破
壊（ＴＤＤＢ）寿命の長い、キャパシタ及びその製造方
法を提供する。 【構成】 キャパシタ絶縁膜であるＴａ2 Ｏ5 膜１６を
形成する前に、ポリシリコン膜の下部電極１３ａ上に、
薄いＳｉＮ膜１４を形成した後、該ＳｉＮ膜１４の表面
を酸化することによって極薄のＳｉＯ2 膜１５を形成す
る。その後、Ｔａ2 Ｏ5 膜１６を形成する。極薄のＳｉ
Ｏ2 膜１５は、高温熱処理に対し、ＳｉＮ膜１４とＴａ
2 Ｏ5 膜１６の反応を抑え、リーク電流を少なくし、か
つＴＤＤＢ寿命を長くする働きがある。
壊（ＴＤＤＢ）寿命の長い、キャパシタ及びその製造方
法を提供する。 【構成】 キャパシタ絶縁膜であるＴａ2 Ｏ5 膜１６を
形成する前に、ポリシリコン膜の下部電極１３ａ上に、
薄いＳｉＮ膜１４を形成した後、該ＳｉＮ膜１４の表面
を酸化することによって極薄のＳｉＯ2 膜１５を形成す
る。その後、Ｔａ2 Ｏ5 膜１６を形成する。極薄のＳｉ
Ｏ2 膜１５は、高温熱処理に対し、ＳｉＮ膜１４とＴａ
2 Ｏ5 膜１６の反応を抑え、リーク電流を少なくし、か
つＴＤＤＢ寿命を長くする働きがある。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、半導体記憶装
置の一つであるダイナミック・ランダム・アクセス・メ
モリ（以下、ＤＲＡＭという）におけるメモリセルの電
荷蓄積用キャパシタ等として用いられ、リーク電流が少
なく、経時的絶縁破壊（以下、ＴＤＤＢという）寿命が
充分に長く、耐熱性のある高誘電率の絶縁膜を備えたキ
ャパシタと、その製造方法に関するものである。
置の一つであるダイナミック・ランダム・アクセス・メ
モリ（以下、ＤＲＡＭという）におけるメモリセルの電
荷蓄積用キャパシタ等として用いられ、リーク電流が少
なく、経時的絶縁破壊（以下、ＴＤＤＢという）寿命が
充分に長く、耐熱性のある高誘電率の絶縁膜を備えたキ
ャパシタと、その製造方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば次のような文献に記載されるものがあった。 文献；IEDM Tech.Dig.(1991)IEEE（米）S.Kamiyama et
al,“Highly Reliable2.5nm Ta2O5 Capacitor Technolo
gy for 256Mbit DRAMs”P.32.2.1−32.2.4 例えば、大規模集積回路（以下、ＬＳＩという）の高集
積化に伴い、従来ＬＳＩに用いられてきたキャパシタ絶
縁膜である酸化シリコン（ＳｉＯ2)膜や窒化シリコン
（ＳｉＮ）膜、あるいはそれらの積層膜が薄膜化の限界
に到達しつつある。このため、これらの絶縁膜に代わる
高信頼性の高誘電率絶縁膜が必要となる。この高誘電率
絶縁膜の一つとして、誘電率が２２とＳｉＯ2膜 の数倍
あり、絶縁耐圧も高いタンタルオキサイド（Ｔａ2Ｏ5）
膜が注目されている。Ｔａ2Ｏ5膜の問題点としては、こ
のＴａ2Ｏ5膜形成後に緻密化及び欠陥密度削減のために
行う酸素（Ｏ2)膜中での熱処理の際に、下部電極のポリ
シリコン膜とＴａ2Ｏ5膜との間にＳｉＯ2膜 が形成さ
れ、容量低下が起こることが挙げられる。この問題を解
決する方法として、前記文献に記載されたキャパシタの
製造方法があり、以下その方法を図を用いて説明する。
例えば次のような文献に記載されるものがあった。 文献；IEDM Tech.Dig.(1991)IEEE（米）S.Kamiyama et
al,“Highly Reliable2.5nm Ta2O5 Capacitor Technolo
gy for 256Mbit DRAMs”P.32.2.1−32.2.4 例えば、大規模集積回路（以下、ＬＳＩという）の高集
積化に伴い、従来ＬＳＩに用いられてきたキャパシタ絶
縁膜である酸化シリコン（ＳｉＯ2)膜や窒化シリコン
（ＳｉＮ）膜、あるいはそれらの積層膜が薄膜化の限界
に到達しつつある。このため、これらの絶縁膜に代わる
高信頼性の高誘電率絶縁膜が必要となる。この高誘電率
絶縁膜の一つとして、誘電率が２２とＳｉＯ2膜 の数倍
あり、絶縁耐圧も高いタンタルオキサイド（Ｔａ2Ｏ5）
膜が注目されている。Ｔａ2Ｏ5膜の問題点としては、こ
のＴａ2Ｏ5膜形成後に緻密化及び欠陥密度削減のために
行う酸素（Ｏ2)膜中での熱処理の際に、下部電極のポリ
シリコン膜とＴａ2Ｏ5膜との間にＳｉＯ2膜 が形成さ
れ、容量低下が起こることが挙げられる。この問題を解
決する方法として、前記文献に記載されたキャパシタの
製造方法があり、以下その方法を図を用いて説明する。
【０００３】図２（Ａ）〜（Ｅ）は、前記文献に記載さ
れた従来のキャパシタの製造方法を示す断面図からなる
概略の製造工程図である。従来の製造方法では、まず、
図２（Ａ）の工程において、熱酸化法あるいは化学気相
成長（以下、ＣＶＤという)法により、シリコン基板１
上にＳｉＯ2膜２を形成する。次いで、ＣＶＤ法によっ
てＳｉＯ2膜 ２上に、下部電極となるポリシリコン膜３
を形成する。図２（Ｂ）の工程において、ポリシリコン
膜３の低抵抗化のために、リン（Ｐ）をイオン注入、あ
るいは塩化ホスホリル（ＰＯＣｌ3)ガス雰囲気中におけ
る熱拡散によって導入した後、下部電極をパターニング
するためのマスクになる図示しないレジストパターンを
形成する。このレジストパターンをマスクとし、ポリシ
リコン膜３の不要部分をエッチングし、ポリシリコン膜
の下部電極３ａを形成する。図２（Ｃ）の工程におい
て、瞬時熱処理（以下、ＲＴＡという）装置を用い、ア
ンモニア（ＮＨ3)ガス雰囲気中において９００℃で６０
秒間熱処理することにより、ポリシリコン膜の下部電極
３ａの表面を窒化し、ＳｉＮ膜４を約１．５〜１．７nm
形成する。
れた従来のキャパシタの製造方法を示す断面図からなる
概略の製造工程図である。従来の製造方法では、まず、
図２（Ａ）の工程において、熱酸化法あるいは化学気相
成長（以下、ＣＶＤという)法により、シリコン基板１
上にＳｉＯ2膜２を形成する。次いで、ＣＶＤ法によっ
てＳｉＯ2膜 ２上に、下部電極となるポリシリコン膜３
を形成する。図２（Ｂ）の工程において、ポリシリコン
膜３の低抵抗化のために、リン（Ｐ）をイオン注入、あ
るいは塩化ホスホリル（ＰＯＣｌ3)ガス雰囲気中におけ
る熱拡散によって導入した後、下部電極をパターニング
するためのマスクになる図示しないレジストパターンを
形成する。このレジストパターンをマスクとし、ポリシ
リコン膜３の不要部分をエッチングし、ポリシリコン膜
の下部電極３ａを形成する。図２（Ｃ）の工程におい
て、瞬時熱処理（以下、ＲＴＡという）装置を用い、ア
ンモニア（ＮＨ3)ガス雰囲気中において９００℃で６０
秒間熱処理することにより、ポリシリコン膜の下部電極
３ａの表面を窒化し、ＳｉＮ膜４を約１．５〜１．７nm
形成する。
【０００４】図２（Ｄ）の工程において、ＣＶＤ法を用
いてＳｉＮ膜４上にＴａ2Ｏ5膜５を形成する。Ｔａ2Ｏ5
膜５は、ペンタエトキシタンタル（Ｔａ（ＯＣ2Ｈ5）5
とＯ2ガスを用い、基板温度４５０℃で形成している。
Ｔａ2Ｏ5膜５の形成後、そのＴａ2Ｏ5膜５の緻密化及び
欠陥密度削減のために、ＲＴＡ装置を用い、Ｏ2 雰囲気
中において７００〜９００℃で６０秒間の熱処理を行
う。ここで、ＳｉＮ膜４がない場合、この熱処理によっ
て下部電極３ａとＴａ2Ｏ5膜５との間には、該下部電極
３ａのポリシリコンが酸化されて薄いＳｉＯ2膜 が形成
される。しかし、この方法では、ポリシリコン膜の下部
電極３ａ上にＳｉＮ膜４が形成されてプロテクトされて
いるため、Ｏ2がポリシリコンの下部電極３ａまで到達
しない。そのため、ＳｉＯ2膜が形成されないか、ある
いは形成されても該ＳｉＯ2膜が非常に薄い。従って、
容量の減少を防ぐことができる。図２（Ｅ）の工程にお
いて、上部電極となる窒化チタン（ＴｉＮ）膜又はタン
グステン（Ｗ）膜を形成する。ＴｉＮ膜の場合は、反応
性スパッタ法あるいはＣＶＤ法により形成し、Ｗ膜の場
合は、スパッタ法により形成する。その後、上部電極を
パターニングするためのマスクになる図示しないレジス
トパターンを形成し、このレジストパターンをマスクと
してＴｉＮ膜あるいはＷ膜の不要部分をエッチングし、
ＴｉＮ膜あるいはＷ膜の上部電極６ａを形成すれば、Ｔ
ａ2Ｏ5キャパシタを製造できる。この種のキャパシタの
製造方法では、２つの特徴がある。第１の特徴は、ポリ
シリコンの下部電極３ａの表面にそれを窒化して薄いＳ
ｉＮ膜４を形成したので、緻密化及び欠陥密度削減のた
めに行われるＯ2雰囲気中でのＴａ2Ｏ5膜５ の熱酸化処
理の際に、ＳｉＯ2膜 が形成されないか、あるいは形成
されてもそのＳｉＯ2膜 の膜厚が薄いので、容量の低下
が起こらないか、あるいは起こってもその容量が大きく
減少しない。第２の特徴は、従来のＳｉＮ膜４を形成し
ない Ｔａ2Ｏ5キャパシタ に比べ、リーク電流が減少し
てＴＤＤＢ寿命も大幅に改善される。従って、容量の増
大、リーク電流の減少、及びＴＤＤＢ寿命の改善が行わ
れる。
いてＳｉＮ膜４上にＴａ2Ｏ5膜５を形成する。Ｔａ2Ｏ5
膜５は、ペンタエトキシタンタル（Ｔａ（ＯＣ2Ｈ5）5
とＯ2ガスを用い、基板温度４５０℃で形成している。
Ｔａ2Ｏ5膜５の形成後、そのＴａ2Ｏ5膜５の緻密化及び
欠陥密度削減のために、ＲＴＡ装置を用い、Ｏ2 雰囲気
中において７００〜９００℃で６０秒間の熱処理を行
う。ここで、ＳｉＮ膜４がない場合、この熱処理によっ
て下部電極３ａとＴａ2Ｏ5膜５との間には、該下部電極
３ａのポリシリコンが酸化されて薄いＳｉＯ2膜 が形成
される。しかし、この方法では、ポリシリコン膜の下部
電極３ａ上にＳｉＮ膜４が形成されてプロテクトされて
いるため、Ｏ2がポリシリコンの下部電極３ａまで到達
しない。そのため、ＳｉＯ2膜が形成されないか、ある
いは形成されても該ＳｉＯ2膜が非常に薄い。従って、
容量の減少を防ぐことができる。図２（Ｅ）の工程にお
いて、上部電極となる窒化チタン（ＴｉＮ）膜又はタン
グステン（Ｗ）膜を形成する。ＴｉＮ膜の場合は、反応
性スパッタ法あるいはＣＶＤ法により形成し、Ｗ膜の場
合は、スパッタ法により形成する。その後、上部電極を
パターニングするためのマスクになる図示しないレジス
トパターンを形成し、このレジストパターンをマスクと
してＴｉＮ膜あるいはＷ膜の不要部分をエッチングし、
ＴｉＮ膜あるいはＷ膜の上部電極６ａを形成すれば、Ｔ
ａ2Ｏ5キャパシタを製造できる。この種のキャパシタの
製造方法では、２つの特徴がある。第１の特徴は、ポリ
シリコンの下部電極３ａの表面にそれを窒化して薄いＳ
ｉＮ膜４を形成したので、緻密化及び欠陥密度削減のた
めに行われるＯ2雰囲気中でのＴａ2Ｏ5膜５ の熱酸化処
理の際に、ＳｉＯ2膜 が形成されないか、あるいは形成
されてもそのＳｉＯ2膜 の膜厚が薄いので、容量の低下
が起こらないか、あるいは起こってもその容量が大きく
減少しない。第２の特徴は、従来のＳｉＮ膜４を形成し
ない Ｔａ2Ｏ5キャパシタ に比べ、リーク電流が減少し
てＴＤＤＢ寿命も大幅に改善される。従って、容量の増
大、リーク電流の減少、及びＴＤＤＢ寿命の改善が行わ
れる。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
キャパシタ及びその製造方法では、次のような問題があ
り、それを解決することが困難であった。従来の方法で
製造したＴａ2Ｏ5キャパシタでは、上部電極６ａの形成
後に、層間絶縁膜の緻密化あるいはフローのために６０
０℃程度あるいはそれ以上の高温熱処理を行うので、そ
の高温熱処理の際にＴａ2Ｏ5膜５とＳｉＮ膜４とが反応
し、リーク電流が増大するという問題があった。又、上
部電極６ａがＴｉＮ膜の場合には、そのＴｉＮ膜とＴａ
2Ｏ5膜５とが反応し、リーク電流が増大するという問題
があり、それらを解決することが困難であった。本発明
は、前記従来技術が持っていた課題として、上部電極形
成後に熱処理を行うことによってリーク電流が増大する
という点について解決し、大容量でリーク電流が少な
い、Ｔａ2Ｏ5膜を用いたキャパシタ及びその製造方法を
提供することを目的とする。
キャパシタ及びその製造方法では、次のような問題があ
り、それを解決することが困難であった。従来の方法で
製造したＴａ2Ｏ5キャパシタでは、上部電極６ａの形成
後に、層間絶縁膜の緻密化あるいはフローのために６０
０℃程度あるいはそれ以上の高温熱処理を行うので、そ
の高温熱処理の際にＴａ2Ｏ5膜５とＳｉＮ膜４とが反応
し、リーク電流が増大するという問題があった。又、上
部電極６ａがＴｉＮ膜の場合には、そのＴｉＮ膜とＴａ
2Ｏ5膜５とが反応し、リーク電流が増大するという問題
があり、それらを解決することが困難であった。本発明
は、前記従来技術が持っていた課題として、上部電極形
成後に熱処理を行うことによってリーク電流が増大する
という点について解決し、大容量でリーク電流が少な
い、Ｔａ2Ｏ5膜を用いたキャパシタ及びその製造方法を
提供することを目的とする。
【０００６】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、不純物を含有するポリシリコン膜で
形成された下部電極と、前記下部電極の表面が窒化され
て形成されたＳｉＮ膜と、前記ＳｉＮ膜上に形成された
キャパシタ絶縁膜であるＴａ2Ｏ5膜と、前記Ｔａ2Ｏ5膜
上に形成された上部電極とを、備えたキャパシタにおい
て、前記ＳｉＮ膜と前記Ｔａ2Ｏ5膜との間に、該ＳｉＮ
膜の表面を酸化して形成したＳｉＯ2膜を設けている。
第２の発明では、第１の発明の上部電極を、モリブデン
（Ｍｏ）膜又は窒化モリブデン（ＭｏＮ）膜で形成して
いる。第３の発明では、キャパシタ絶縁膜であるＴａ2
Ｏ5膜を用いたキャパシタの製造方法において、不純物
を含有するポリシリコン膜をエッチングして下部電極を
形成する工程と、アンモニア（ＮＨ3)ガス雰囲気中で熱
処理を行って前記下部電極上にＳｉＮ膜を形成する工程
と、Ｏ2 又は水蒸気雰囲気中で熱処理を行って前記Ｓｉ
Ｎ膜上に極薄のＳｉＯ2膜を形成する工程と、前記Ｓｉ
Ｏ2膜上にキャパシタ絶縁膜であるＴａ2Ｏ5膜を形成す
る工程と、熱処理を行った後に前記Ｔａ2Ｏ5膜上に上部
電極を形成する工程とを、順に施すようにしている。第
４の発明では、第３の発明のＳｉＮ膜の厚さを１〜３n
m、ＳｉＯ2膜 の厚さを０．５〜１nmとしている。第５
の発明では、不純物を含有するポリシリコン膜で形成さ
れた下部電極と、熱酸化によって前記下部電極の表面に
形成されたＳｉＯ2膜と、前記ＳｉＯ2膜上に形成された
キャパシタ絶縁膜であるＴａ2Ｏ5膜と、前記Ｔａ2Ｏ5膜
上に形成された上部電極とを、備えたキャパシタにおい
て、前記上部電極を、Ｍｏ膜又はＭｏＮ膜で形成してい
る。第６の発明では、キャパシタ絶縁膜であるＴａ2Ｏ5
膜を用いたキャパシタの製造方法において、不純物を含
有するポリシリコン膜をエッチングして下部電極を形成
する工程と、前記下部電極上にキャパシタ絶縁膜である
Ｔａ2Ｏ5膜を形成する工程と、Ｏ2 ガス雰囲気中で熱処
理を行って前記下部電極と前記Ｔａ2Ｏ5膜との間にＳｉ
Ｏ2膜 を形成する工程と、前記Ｔａ2Ｏ5膜上にＭｏ膜又
はＭｏＮ膜からなる上部電極を形成する工程とを、順に
施すようにしている。
を解決するために、不純物を含有するポリシリコン膜で
形成された下部電極と、前記下部電極の表面が窒化され
て形成されたＳｉＮ膜と、前記ＳｉＮ膜上に形成された
キャパシタ絶縁膜であるＴａ2Ｏ5膜と、前記Ｔａ2Ｏ5膜
上に形成された上部電極とを、備えたキャパシタにおい
て、前記ＳｉＮ膜と前記Ｔａ2Ｏ5膜との間に、該ＳｉＮ
膜の表面を酸化して形成したＳｉＯ2膜を設けている。
第２の発明では、第１の発明の上部電極を、モリブデン
（Ｍｏ）膜又は窒化モリブデン（ＭｏＮ）膜で形成して
いる。第３の発明では、キャパシタ絶縁膜であるＴａ2
Ｏ5膜を用いたキャパシタの製造方法において、不純物
を含有するポリシリコン膜をエッチングして下部電極を
形成する工程と、アンモニア（ＮＨ3)ガス雰囲気中で熱
処理を行って前記下部電極上にＳｉＮ膜を形成する工程
と、Ｏ2 又は水蒸気雰囲気中で熱処理を行って前記Ｓｉ
Ｎ膜上に極薄のＳｉＯ2膜を形成する工程と、前記Ｓｉ
Ｏ2膜上にキャパシタ絶縁膜であるＴａ2Ｏ5膜を形成す
る工程と、熱処理を行った後に前記Ｔａ2Ｏ5膜上に上部
電極を形成する工程とを、順に施すようにしている。第
４の発明では、第３の発明のＳｉＮ膜の厚さを１〜３n
m、ＳｉＯ2膜 の厚さを０．５〜１nmとしている。第５
の発明では、不純物を含有するポリシリコン膜で形成さ
れた下部電極と、熱酸化によって前記下部電極の表面に
形成されたＳｉＯ2膜と、前記ＳｉＯ2膜上に形成された
キャパシタ絶縁膜であるＴａ2Ｏ5膜と、前記Ｔａ2Ｏ5膜
上に形成された上部電極とを、備えたキャパシタにおい
て、前記上部電極を、Ｍｏ膜又はＭｏＮ膜で形成してい
る。第６の発明では、キャパシタ絶縁膜であるＴａ2Ｏ5
膜を用いたキャパシタの製造方法において、不純物を含
有するポリシリコン膜をエッチングして下部電極を形成
する工程と、前記下部電極上にキャパシタ絶縁膜である
Ｔａ2Ｏ5膜を形成する工程と、Ｏ2 ガス雰囲気中で熱処
理を行って前記下部電極と前記Ｔａ2Ｏ5膜との間にＳｉ
Ｏ2膜 を形成する工程と、前記Ｔａ2Ｏ5膜上にＭｏ膜又
はＭｏＮ膜からなる上部電極を形成する工程とを、順に
施すようにしている。
【０００７】
【作用】第１の発明によれば、以上のようにキャパシタ
を構成したので、ＳｉＮ膜とＴａ2Ｏ5膜との間に形成さ
れたＳｉＯ2 膜は、高温熱処理に対してＳｉＮ膜とＴａ
2Ｏ5膜との反応を抑え、リーク電流を減少し、さらにＴ
ＤＤＢ寿命を長くする働きがある。第２の発明によれ
ば、Ｍｏ膜又はＭｏＮ膜で形成された上部電極は、高温
熱処理に対してリーク電流を抑制し、絶縁破壊電圧を大
きくする働きがある。第３及び第４の発明によれば、Ｔ
ａ2Ｏ5膜を形成する前に、ポリシリコン膜からなる下部
電極上に薄いＳｉＮ膜を形成した後、そのＳｉＮ膜の表
面を酸化させて極薄のＳｉＯ2 膜を形成した後にＴａ2
Ｏ5膜を形成することにより、高温熱処理に対してこの
極薄のＳｉＯ2膜がバリアとなってＳｉＮ膜とＴａ2 Ｏ5
膜の反応を抑制し、高温熱処理後におけるリーク電流の
減少と、ＴＤＤＢ寿命を長くする働きがある。第５の発
明によれば、Ｍｏ膜又はＭｏＮ膜で形成された上部電極
は、該上部電極形成後の熱処理に対してリーク電流を抑
制する働きがある。第６の発明によれば、Ｔａ2Ｏ5膜上
にＭｏ膜又はＭｏＮ膜からなる上部電極を形成する工程
は、該上部電極形成後に高温熱処理を行っても、絶縁破
壊電圧を大きくする働きがある。従って、前記課題を解
決できるのである。
を構成したので、ＳｉＮ膜とＴａ2Ｏ5膜との間に形成さ
れたＳｉＯ2 膜は、高温熱処理に対してＳｉＮ膜とＴａ
2Ｏ5膜との反応を抑え、リーク電流を減少し、さらにＴ
ＤＤＢ寿命を長くする働きがある。第２の発明によれ
ば、Ｍｏ膜又はＭｏＮ膜で形成された上部電極は、高温
熱処理に対してリーク電流を抑制し、絶縁破壊電圧を大
きくする働きがある。第３及び第４の発明によれば、Ｔ
ａ2Ｏ5膜を形成する前に、ポリシリコン膜からなる下部
電極上に薄いＳｉＮ膜を形成した後、そのＳｉＮ膜の表
面を酸化させて極薄のＳｉＯ2 膜を形成した後にＴａ2
Ｏ5膜を形成することにより、高温熱処理に対してこの
極薄のＳｉＯ2膜がバリアとなってＳｉＮ膜とＴａ2 Ｏ5
膜の反応を抑制し、高温熱処理後におけるリーク電流の
減少と、ＴＤＤＢ寿命を長くする働きがある。第５の発
明によれば、Ｍｏ膜又はＭｏＮ膜で形成された上部電極
は、該上部電極形成後の熱処理に対してリーク電流を抑
制する働きがある。第６の発明によれば、Ｔａ2Ｏ5膜上
にＭｏ膜又はＭｏＮ膜からなる上部電極を形成する工程
は、該上部電極形成後に高温熱処理を行っても、絶縁破
壊電圧を大きくする働きがある。従って、前記課題を解
決できるのである。
【０００８】
【実施例】第１の実施例 図１（Ａ）〜（Ｆ）は、本発明の第１の実施例を示すキ
ャパシタの製造方法を説明するための断面図からなる概
略の製造工程図である。このキャパシタは、ＤＲＡＭメ
モリセル内等に形成されるもので、図１（Ａ）〜（Ｆ）
の工程に従い、次のようにして製造される。図１（Ａ）
の工程において、まず、熱酸化法あるいはＣＶＤ法等に
よってシリコン基板１１上にＳｉＯ2膜１２を形成す
る。次いで、ＳｉＯ2膜１２上に、下部電極となるポリ
シンコン膜１３をＣＶＤ法等によって形成する。図１
（Ｂ）の工程において、ポリシリコン膜１３の低抵抗化
のために、該ポリシリコン膜１３にＰをイオン注入法あ
るいはＰＯＣｌ3 ガス雰囲気中における熱拡散等によっ
て導入する。そして、ポリシリコン膜１３上に、下部電
極をパターニングするためのマスクになる図示しないレ
ジストパターンを形成し、このレジストパターンをマス
クとして該ポリシリコン膜１３の不要部分をエッチング
し、ポリシリコン膜の下部電極１３ａを形成する。図１
（Ｃ）において、ＲＴＡ装置等を用いてＮＨ3 ガス雰囲
気中において、例えば９００℃で６０秒間の熱処理を行
い、下部電極１３ａ上に約２ｎｍのＳｉＮ膜１４を形成
する。
ャパシタの製造方法を説明するための断面図からなる概
略の製造工程図である。このキャパシタは、ＤＲＡＭメ
モリセル内等に形成されるもので、図１（Ａ）〜（Ｆ）
の工程に従い、次のようにして製造される。図１（Ａ）
の工程において、まず、熱酸化法あるいはＣＶＤ法等に
よってシリコン基板１１上にＳｉＯ2膜１２を形成す
る。次いで、ＳｉＯ2膜１２上に、下部電極となるポリ
シンコン膜１３をＣＶＤ法等によって形成する。図１
（Ｂ）の工程において、ポリシリコン膜１３の低抵抗化
のために、該ポリシリコン膜１３にＰをイオン注入法あ
るいはＰＯＣｌ3 ガス雰囲気中における熱拡散等によっ
て導入する。そして、ポリシリコン膜１３上に、下部電
極をパターニングするためのマスクになる図示しないレ
ジストパターンを形成し、このレジストパターンをマス
クとして該ポリシリコン膜１３の不要部分をエッチング
し、ポリシリコン膜の下部電極１３ａを形成する。図１
（Ｃ）において、ＲＴＡ装置等を用いてＮＨ3 ガス雰囲
気中において、例えば９００℃で６０秒間の熱処理を行
い、下部電極１３ａ上に約２ｎｍのＳｉＮ膜１４を形成
する。
【０００９】図１（Ｄ）の工程において、ＲＴＡ装置等
を用いて乾燥Ｏ2 ガス雰囲気中において、例えば１００
０〜１１００℃で６０秒間の熱処理を行い、ＳｉＮ膜１
４の表面を酸化して厚さが約０．５〜１．０ｎｍのＳｉ
Ｏ2 膜１５を形成する。高温での熱処理を避ける場合に
は、酸化炉を用い、水蒸気雰囲気中において例えば９０
０℃での熱処理を行ってもよい。図１（Ｅ）の工程にお
いて、ＣＶＤ法あるいは反応性スパッタ法等を用い、Ｓ
ｉＯ2膜１５上にＴａ2Ｏ5膜１６を形成する。ＣＶＤ法
では、Ｔａ（ＯＣ2Ｈ5）5とＯ2ガスを用い、基板温度４
５０℃でＴａ2 Ｏ5膜１６を形成する。反応性スパッタ
法では、Ｔａターゲットを用い、Ｏ2 雰囲気中でスパッ
タすることによってＴａ2Ｏ5膜１６を形成する。Ｔａ2
Ｏ5膜１６の形成後、その緻密化及び欠陥密度削減のた
めに、ＲＴＡ装置等を用い、Ｏ2 ガス雰囲気中において
８００℃で６０秒間の熱処理を行う。この熱処理では、
ＳｉＮ膜１４があるため、該熱処理中にＯ2がポリシリ
コン膜の下部電極１３ａまで到達せず、それによってＴ
ａ2Ｏ5 膜１４の下にＳｉＯ2 膜が成長しない。最後
に、図１（Ｆ）の工程において、スパッタ法等によって
上部電極となるＷ膜を形成した後、その上に上部電極を
パターニングするためのマスクになる図示しないレジス
トパターンを形成する。このレジストパターンをマスク
としてＷ膜の不要部分をエッチングし、Ｗ膜からなる上
部電極１７ａを形成すれば、Ｔａ2Ｏ5 キャパシタを製
造できる。
を用いて乾燥Ｏ2 ガス雰囲気中において、例えば１００
０〜１１００℃で６０秒間の熱処理を行い、ＳｉＮ膜１
４の表面を酸化して厚さが約０．５〜１．０ｎｍのＳｉ
Ｏ2 膜１５を形成する。高温での熱処理を避ける場合に
は、酸化炉を用い、水蒸気雰囲気中において例えば９０
０℃での熱処理を行ってもよい。図１（Ｅ）の工程にお
いて、ＣＶＤ法あるいは反応性スパッタ法等を用い、Ｓ
ｉＯ2膜１５上にＴａ2Ｏ5膜１６を形成する。ＣＶＤ法
では、Ｔａ（ＯＣ2Ｈ5）5とＯ2ガスを用い、基板温度４
５０℃でＴａ2 Ｏ5膜１６を形成する。反応性スパッタ
法では、Ｔａターゲットを用い、Ｏ2 雰囲気中でスパッ
タすることによってＴａ2Ｏ5膜１６を形成する。Ｔａ2
Ｏ5膜１６の形成後、その緻密化及び欠陥密度削減のた
めに、ＲＴＡ装置等を用い、Ｏ2 ガス雰囲気中において
８００℃で６０秒間の熱処理を行う。この熱処理では、
ＳｉＮ膜１４があるため、該熱処理中にＯ2がポリシリ
コン膜の下部電極１３ａまで到達せず、それによってＴ
ａ2Ｏ5 膜１４の下にＳｉＯ2 膜が成長しない。最後
に、図１（Ｆ）の工程において、スパッタ法等によって
上部電極となるＷ膜を形成した後、その上に上部電極を
パターニングするためのマスクになる図示しないレジス
トパターンを形成する。このレジストパターンをマスク
としてＷ膜の不要部分をエッチングし、Ｗ膜からなる上
部電極１７ａを形成すれば、Ｔａ2Ｏ5 キャパシタを製
造できる。
【００１０】以上のように、本実施例のキャパシタ及び
その製造方法では、次のような利点がある。Ｔａ2Ｏ5膜
１６の形成前に、ＮＨ3 ガス雰囲気中において熱処理す
ることにより、下部電極１３ａのポリシリコン膜上に１
〜２ｎｍの膜厚のＳｉＮ膜１４が形成され、次いでＯ2
あるいは水蒸気雰囲気中において熱処理することによ
り、このＳｉＮ膜１４の表面が酸化されて該ＳｉＮ膜１
４上に０．５〜１ｎｍの極薄のＳｉＯ2 膜１５が形成さ
れる。このＳｉＮ膜１４は、Ｔａ2Ｏ5膜１６の緻密化及
び欠陥密度削減のために行うＯ2 雰囲気中での熱処理の
際に、下部電極１３ａのポリシリコン膜が酸化されＳｉ
Ｏ2 膜となって容量低下を引き起こすのを防止する働き
がある。極薄のＳｉＯ2 膜１５は、Ｔａ2Ｏ5膜１６の形
成後の高温熱処理の際に、該Ｔａ2Ｏ5膜１６とＳｉＮ膜
１４が反応してリーク電流が増加するのを防ぐ。そのた
め、Ｔａ2Ｏ5膜１６の形成後の高温での熱処理を行った
後も、高容量で、リーク電流が少なく、ＴＤＤＢ寿命も
充分に長い、キャパシタ絶縁膜を有するキャパシタを製
造できる。
その製造方法では、次のような利点がある。Ｔａ2Ｏ5膜
１６の形成前に、ＮＨ3 ガス雰囲気中において熱処理す
ることにより、下部電極１３ａのポリシリコン膜上に１
〜２ｎｍの膜厚のＳｉＮ膜１４が形成され、次いでＯ2
あるいは水蒸気雰囲気中において熱処理することによ
り、このＳｉＮ膜１４の表面が酸化されて該ＳｉＮ膜１
４上に０．５〜１ｎｍの極薄のＳｉＯ2 膜１５が形成さ
れる。このＳｉＮ膜１４は、Ｔａ2Ｏ5膜１６の緻密化及
び欠陥密度削減のために行うＯ2 雰囲気中での熱処理の
際に、下部電極１３ａのポリシリコン膜が酸化されＳｉ
Ｏ2 膜となって容量低下を引き起こすのを防止する働き
がある。極薄のＳｉＯ2 膜１５は、Ｔａ2Ｏ5膜１６の形
成後の高温熱処理の際に、該Ｔａ2Ｏ5膜１６とＳｉＮ膜
１４が反応してリーク電流が増加するのを防ぐ。そのた
め、Ｔａ2Ｏ5膜１６の形成後の高温での熱処理を行った
後も、高容量で、リーク電流が少なく、ＴＤＤＢ寿命も
充分に長い、キャパシタ絶縁膜を有するキャパシタを製
造できる。
【００１１】第２の実施例 図３（Ａ）〜（Ｅ）は、本発明の第２の実施例を示すキ
ャパシタの製造方法を説明するための断面図からなる概
略の製造工程図である。このキャパシタは、第１の実施
例と同様に、ＤＲＡＭメモリセル内等に設けられるもの
で、図３（Ａ）〜（Ｅ）の工程に従って次のように製造
される。図３（Ａ）の工程において、第１の実施例と同
様に、熱酸化法あるいはＣＶＤ法等によってシリコン基
板２１上にＳｉＯ2 膜２２を形成し、次いでこのＳｉＯ
2 膜２２上に下部電極となるポリシリコン膜２３をＣＶ
Ｄ法等で形成する。図３（Ｂ）の工程において、第１の
実施例と同様に、ポリシリコン膜２３の低抵抗化のため
に、それにＰをイオン注入、あるいはＰＯＣｌ3 ガス雰
囲気中における熱拡散等によって導入した後、下部電極
をパターニングするためのマスクになる図示しないレジ
ストパターンを形成する。このレジストパターンをマス
クとし、ポリシリコン膜２３の不要部分をエッチング
し、ポリシリコン膜からなる下部電極２３ａを形成す
る。図３（Ｃ）の工程において、ＣＶＤ法あるいは反応
性スパッタ法等を用い、下部電極２３ａ上にＴａ2Ｏ5膜
２４を形成する。ＣＶＤ法では、Ｔａ（ＯＣ2Ｈ5）5と
Ｏ2ガスを用いてＴａ2Ｏ5膜２４を形成する。スパッタ
法では、Ｔａターゲットを用い、Ｏ2雰囲気中でスパッ
タすることによってＴａ2 Ｏ5膜２４を形成する。
ャパシタの製造方法を説明するための断面図からなる概
略の製造工程図である。このキャパシタは、第１の実施
例と同様に、ＤＲＡＭメモリセル内等に設けられるもの
で、図３（Ａ）〜（Ｅ）の工程に従って次のように製造
される。図３（Ａ）の工程において、第１の実施例と同
様に、熱酸化法あるいはＣＶＤ法等によってシリコン基
板２１上にＳｉＯ2 膜２２を形成し、次いでこのＳｉＯ
2 膜２２上に下部電極となるポリシリコン膜２３をＣＶ
Ｄ法等で形成する。図３（Ｂ）の工程において、第１の
実施例と同様に、ポリシリコン膜２３の低抵抗化のため
に、それにＰをイオン注入、あるいはＰＯＣｌ3 ガス雰
囲気中における熱拡散等によって導入した後、下部電極
をパターニングするためのマスクになる図示しないレジ
ストパターンを形成する。このレジストパターンをマス
クとし、ポリシリコン膜２３の不要部分をエッチング
し、ポリシリコン膜からなる下部電極２３ａを形成す
る。図３（Ｃ）の工程において、ＣＶＤ法あるいは反応
性スパッタ法等を用い、下部電極２３ａ上にＴａ2Ｏ5膜
２４を形成する。ＣＶＤ法では、Ｔａ（ＯＣ2Ｈ5）5と
Ｏ2ガスを用いてＴａ2Ｏ5膜２４を形成する。スパッタ
法では、Ｔａターゲットを用い、Ｏ2雰囲気中でスパッ
タすることによってＴａ2 Ｏ5膜２４を形成する。
【００１２】図３（Ｄ）の工程において、Ｔａ2Ｏ5膜２
４の形成後、その緻密化及び欠陥密度削減のために、例
えばＲＴＡ装置等を用い、Ｏ2 雰囲気中において８００
℃で６０秒間の熱処理を行う。Ｏ2 雰囲気中での熱処理
により、ポリシリコン膜の下部電極２３ａとＴａ2Ｏ5膜
２４との間に、薄いＳｉＯ2 膜２５が形成される。最後
に、図３（Ｅ）の工程において、上部電極となるＭｏ膜
又はＭｏＮ膜を形成する。Ｍｏ膜を形成する場合、例え
ば、スパッタ法を用い、アルゴン（Ａｒ）雰囲気中で、
圧力を１０ｍＴｏｒｒ、ＤＣパワー２ＫＷでスパッタす
る。又、ＭｏＮ膜を形成する場合、例えば、反応性スパ
ッタ法により、２０％Ｎ2 ／Ａｒ雰囲気中で、圧力を１
０ｍＴｏｒｒ、ＤＣパワー２ＫＷでスパッタする。その
後、上部電極をパターニングするためのマスクになる図
示しないレジストパターンを形成する。このレジストパ
ターンをマスクとし、Ｍｏ膜あるいはＭｏＮ膜の不要部
分をエッチングし、Ｍｏ膜あるいはＭｏＮ膜の上部電極
２６ａを形成すれば、Ｔａ2Ｏ5キャパシタを製造でき
る。
４の形成後、その緻密化及び欠陥密度削減のために、例
えばＲＴＡ装置等を用い、Ｏ2 雰囲気中において８００
℃で６０秒間の熱処理を行う。Ｏ2 雰囲気中での熱処理
により、ポリシリコン膜の下部電極２３ａとＴａ2Ｏ5膜
２４との間に、薄いＳｉＯ2 膜２５が形成される。最後
に、図３（Ｅ）の工程において、上部電極となるＭｏ膜
又はＭｏＮ膜を形成する。Ｍｏ膜を形成する場合、例え
ば、スパッタ法を用い、アルゴン（Ａｒ）雰囲気中で、
圧力を１０ｍＴｏｒｒ、ＤＣパワー２ＫＷでスパッタす
る。又、ＭｏＮ膜を形成する場合、例えば、反応性スパ
ッタ法により、２０％Ｎ2 ／Ａｒ雰囲気中で、圧力を１
０ｍＴｏｒｒ、ＤＣパワー２ＫＷでスパッタする。その
後、上部電極をパターニングするためのマスクになる図
示しないレジストパターンを形成する。このレジストパ
ターンをマスクとし、Ｍｏ膜あるいはＭｏＮ膜の不要部
分をエッチングし、Ｍｏ膜あるいはＭｏＮ膜の上部電極
２６ａを形成すれば、Ｔａ2Ｏ5キャパシタを製造でき
る。
【００１３】次に、図４〜図７を参照しつつ、本実施例
の（１），（２）測定結果１，２を説明する。 （１） 測定結果１ 図４（ａ），（ｂ）は、図３の上部電極２６ａとして
Ｗ、窒化タングステン（ＷＮ）、タンタル（Ｔａ）、窒
化タンタル（ＴａＮ）、チタン（Ｔｉ）、ＴｉＮ、Ｍ
ｏ、ＭｏＮを使った場合のスパッタ直後（As sputtere
d）のリーク電流（Ｊ−ＶG)特性図である。又、図５
（ａ），（ｂ）は、図３の上部電極２６ａを形成した後
に８００℃で熱処理した後のリーク電流特性図である。
図４（ａ）及び図５（ａ）は上部電極（gate）２６ａに
正バイアスを印加したときのリーク特性、図４（ｂ），
図５（ｂ）は負バイアスを印加したときのリーク特性で
ある。スパッタ条件として、金属（Ｗ，Ｔａ，Ｔｉ，Ｍ
ｏ）はＡｒ雰囲気中で、圧力を１０ｍＴｏｒｒ、ＤＣパ
ワー２ＫＷでスパッタした。又、窒化物（ＷＮ，Ｔａ
Ｎ，ＴｉＮ，ＭｏＮ)は、反応性スパッタ法を用い、２
０％Ｎ2／Ａｒ雰囲気中で、圧力を１０ｍＴｏｒｒ、Ｄ
Ｃパワー２ＫＷでスパッタした。これにより、スパッタ
直後には、正負バイアスともＴｉＮ，ＷＮのリーク電流
が少なくなっているが、８００℃での熱処理を行った後
には、Ｍｏのリーク電流が最も少なく、次いでＭｏＮの
リーク電流が少なくなっている。
の（１），（２）測定結果１，２を説明する。 （１） 測定結果１ 図４（ａ），（ｂ）は、図３の上部電極２６ａとして
Ｗ、窒化タングステン（ＷＮ）、タンタル（Ｔａ）、窒
化タンタル（ＴａＮ）、チタン（Ｔｉ）、ＴｉＮ、Ｍ
ｏ、ＭｏＮを使った場合のスパッタ直後（As sputtere
d）のリーク電流（Ｊ−ＶG)特性図である。又、図５
（ａ），（ｂ）は、図３の上部電極２６ａを形成した後
に８００℃で熱処理した後のリーク電流特性図である。
図４（ａ）及び図５（ａ）は上部電極（gate）２６ａに
正バイアスを印加したときのリーク特性、図４（ｂ），
図５（ｂ）は負バイアスを印加したときのリーク特性で
ある。スパッタ条件として、金属（Ｗ，Ｔａ，Ｔｉ，Ｍ
ｏ）はＡｒ雰囲気中で、圧力を１０ｍＴｏｒｒ、ＤＣパ
ワー２ＫＷでスパッタした。又、窒化物（ＷＮ，Ｔａ
Ｎ，ＴｉＮ，ＭｏＮ)は、反応性スパッタ法を用い、２
０％Ｎ2／Ａｒ雰囲気中で、圧力を１０ｍＴｏｒｒ、Ｄ
Ｃパワー２ＫＷでスパッタした。これにより、スパッタ
直後には、正負バイアスともＴｉＮ，ＷＮのリーク電流
が少なくなっているが、８００℃での熱処理を行った後
には、Ｍｏのリーク電流が最も少なく、次いでＭｏＮの
リーク電流が少なくなっている。
【００１４】（２） 測定結果２ 図６（ａ），（ｂ）は、リーク電流（Ｊ)が１μＡ／ｃ
ｍ2流れるゲート電圧（ＶG)を絶縁破壊電圧（ＶBD）と
定義し、図３のスパッタ直後（As sputtered）のＶBDの
酸化タンタル膜のｔeff（ＳｉＯ2換算膜厚）依存性を示
す図である。又、図７（ａ），（ｂ）は、図３の上部電
極２６ａの形成後に８００℃で熱処理した後のＶBDの酸
化タンタル膜のｔeff 依存性を示す。図６（ａ），図７
（ａ）は上部電極（gate）２６ａに正バイアスを印加し
たときのＶBD、又図６（ｂ），図７（ｂ）は負バイアス
を印加したときのＶBDである。これより、いずれのｔ
eff においても、スパッタ直後には正負バイアスともＴ
ｉＮ，ＷＮのＶBDが大きいが、８００℃での熱処理を行
った後には、いずれのｔeff においても、ＭｏのＶBDが
最も大きく、次いでＭｏＮのＶBDが大きくなっている。
以上のように、本実施例のキャパシタ及びその製造方法
では、次のような利点を有している。
ｍ2流れるゲート電圧（ＶG)を絶縁破壊電圧（ＶBD）と
定義し、図３のスパッタ直後（As sputtered）のＶBDの
酸化タンタル膜のｔeff（ＳｉＯ2換算膜厚）依存性を示
す図である。又、図７（ａ），（ｂ）は、図３の上部電
極２６ａの形成後に８００℃で熱処理した後のＶBDの酸
化タンタル膜のｔeff 依存性を示す。図６（ａ），図７
（ａ）は上部電極（gate）２６ａに正バイアスを印加し
たときのＶBD、又図６（ｂ），図７（ｂ）は負バイアス
を印加したときのＶBDである。これより、いずれのｔ
eff においても、スパッタ直後には正負バイアスともＴ
ｉＮ，ＷＮのＶBDが大きいが、８００℃での熱処理を行
った後には、いずれのｔeff においても、ＭｏのＶBDが
最も大きく、次いでＭｏＮのＶBDが大きくなっている。
以上のように、本実施例のキャパシタ及びその製造方法
では、次のような利点を有している。
【００１５】本実施例では、上部電極２６ａをＭｏ膜又
はＭｏＮ膜で形成したので、該上部電極２６ａの形成後
に窒素（Ｎ2)雰囲気中において８００℃で３０分間の熱
処理を行った後に、図５（ａ），（ｂ）に示すように、
リーク電流が他の電極材料に比べて少なくなっており、
良好な特性を示す。又、図７（ａ），（ｂ）に示すよう
に、いずれの酸化タンタル膜厚においても、上部電極２
６ａをＭｏ膜又はＭｏＮ膜とすることにより、絶縁破壊
電圧を大きくすることができる。このように、上部電極
２６ａをＭｏ膜又はＭｏＮ膜で形成することにより、耐
熱性のあるＴａ2 Ｏ5 キャパシタが得られる。本発明
は、上記実施例に限定されず、種々の変形が可能であ
る。その変形例としては、例えば次のようなものがあ
る。 （ａ） 第１の実施例では、上部電極１７ａをＷ膜で形
成しているが、これを第２の実施例と同様に、Ｍｏ膜又
はＭｏＮ膜で形成すれば、第２の実施例と同様に、絶縁
破壊電圧を大きくすることができ、耐熱性のあるＴａ2
Ｏ5 キャパシタが得られる。 （ｂ） 図１（Ａ）〜（Ｆ）、及び図３（Ａ）〜（Ｅ）
の工程において、上記実施例と異なる使用材料や製造条
件でキャパシタを製造することも可能である。
はＭｏＮ膜で形成したので、該上部電極２６ａの形成後
に窒素（Ｎ2)雰囲気中において８００℃で３０分間の熱
処理を行った後に、図５（ａ），（ｂ）に示すように、
リーク電流が他の電極材料に比べて少なくなっており、
良好な特性を示す。又、図７（ａ），（ｂ）に示すよう
に、いずれの酸化タンタル膜厚においても、上部電極２
６ａをＭｏ膜又はＭｏＮ膜とすることにより、絶縁破壊
電圧を大きくすることができる。このように、上部電極
２６ａをＭｏ膜又はＭｏＮ膜で形成することにより、耐
熱性のあるＴａ2 Ｏ5 キャパシタが得られる。本発明
は、上記実施例に限定されず、種々の変形が可能であ
る。その変形例としては、例えば次のようなものがあ
る。 （ａ） 第１の実施例では、上部電極１７ａをＷ膜で形
成しているが、これを第２の実施例と同様に、Ｍｏ膜又
はＭｏＮ膜で形成すれば、第２の実施例と同様に、絶縁
破壊電圧を大きくすることができ、耐熱性のあるＴａ2
Ｏ5 キャパシタが得られる。 （ｂ） 図１（Ａ）〜（Ｆ）、及び図３（Ａ）〜（Ｅ）
の工程において、上記実施例と異なる使用材料や製造条
件でキャパシタを製造することも可能である。
【００１６】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、ＳｉＮ膜とＴａ2Ｏ5膜との間に、ＳｉＯ2膜
を設けたので、Ｔａ2Ｏ5膜の形成後の高温熱処理の際に
該Ｔａ2Ｏ5 膜とＳｉＮ膜が反応してリーク電流が増加
するのを防止できる。そのため、Ｔａ2Ｏ5膜の形成後に
高温での熱処理を行っても、高容量で、リーク電流が少
なく、さらにＴＤＤＢ寿命も充分に長い、キャパシタが
得られる。第２の発明によれば、上部電極をＭｏ膜又は
ＭｏＮ膜で形成したので、絶縁破壊電圧を大きくするこ
とができ、耐熱性のあるＴａ2Ｏ5キャパシタが得られ
る。第３及び第４の発明によれば、Ｔａ2Ｏ5膜の形成前
に、ＮＨ3 ガス雰囲気中において熱処理することによ
り、ポリシリコン膜の下部電極上に例えば１〜２ｎｍの
膜厚のＳｉＮ膜が形成され、次いでＯ2 あるいは水蒸気
雰囲気中において熱処理することにより、このＳｉＮ膜
の表面が酸化されてＳｉＮ膜上に例えば０．５〜１ｎｍ
の極薄のＳｉＯ2 膜が形成される。ＳｉＮ膜は、Ｔａ2
Ｏ5膜の緻密化及び欠陥密度削減のために行うＯ2 雰囲
気中での熱処理の際に、ポリシリコン膜の下部電極が酸
化されＳｉＯ2 膜となって容量低下を引き起こすことを
防止できる。さらに、極薄のＳｉＯ2膜は、Ｔａ2 Ｏ5膜
の形成後の高温熱処理の際に、Ｔａ2Ｏ5膜とＳｉＮ膜が
反応してリーク電流が増加するのを防止する。そのた
め、Ｔａ2Ｏ5膜の形成後の高温での熱処理を行った後
も、高容量で、リーク電流が少なく、さらにＴＤＤＢ寿
命も充分に長い、キャパシタが得られる。第５の発明に
よれば、上部電極をＭｏ膜又はＭｏＮ膜で形成したの
で、絶縁破壊電圧を大きくすることができ、耐熱性のあ
るＴａ2 Ｏ5 キャパシタが得られる。第６の発明によれ
ば、Ｔａ2Ｏ5膜上にＭｏ膜又はＭｏＮ膜からなる上部電
極を形成するので、その上部電極の形成後に例えばＮ2
雰囲気中において８００℃で３０分間の熱処理を行って
も、リーク電流が少なく、絶縁破壊電圧を大きくするこ
とができる。従って、耐熱性のあるＴａ2Ｏ5キャパシタ
を製造できる。
によれば、ＳｉＮ膜とＴａ2Ｏ5膜との間に、ＳｉＯ2膜
を設けたので、Ｔａ2Ｏ5膜の形成後の高温熱処理の際に
該Ｔａ2Ｏ5 膜とＳｉＮ膜が反応してリーク電流が増加
するのを防止できる。そのため、Ｔａ2Ｏ5膜の形成後に
高温での熱処理を行っても、高容量で、リーク電流が少
なく、さらにＴＤＤＢ寿命も充分に長い、キャパシタが
得られる。第２の発明によれば、上部電極をＭｏ膜又は
ＭｏＮ膜で形成したので、絶縁破壊電圧を大きくするこ
とができ、耐熱性のあるＴａ2Ｏ5キャパシタが得られ
る。第３及び第４の発明によれば、Ｔａ2Ｏ5膜の形成前
に、ＮＨ3 ガス雰囲気中において熱処理することによ
り、ポリシリコン膜の下部電極上に例えば１〜２ｎｍの
膜厚のＳｉＮ膜が形成され、次いでＯ2 あるいは水蒸気
雰囲気中において熱処理することにより、このＳｉＮ膜
の表面が酸化されてＳｉＮ膜上に例えば０．５〜１ｎｍ
の極薄のＳｉＯ2 膜が形成される。ＳｉＮ膜は、Ｔａ2
Ｏ5膜の緻密化及び欠陥密度削減のために行うＯ2 雰囲
気中での熱処理の際に、ポリシリコン膜の下部電極が酸
化されＳｉＯ2 膜となって容量低下を引き起こすことを
防止できる。さらに、極薄のＳｉＯ2膜は、Ｔａ2 Ｏ5膜
の形成後の高温熱処理の際に、Ｔａ2Ｏ5膜とＳｉＮ膜が
反応してリーク電流が増加するのを防止する。そのた
め、Ｔａ2Ｏ5膜の形成後の高温での熱処理を行った後
も、高容量で、リーク電流が少なく、さらにＴＤＤＢ寿
命も充分に長い、キャパシタが得られる。第５の発明に
よれば、上部電極をＭｏ膜又はＭｏＮ膜で形成したの
で、絶縁破壊電圧を大きくすることができ、耐熱性のあ
るＴａ2 Ｏ5 キャパシタが得られる。第６の発明によれ
ば、Ｔａ2Ｏ5膜上にＭｏ膜又はＭｏＮ膜からなる上部電
極を形成するので、その上部電極の形成後に例えばＮ2
雰囲気中において８００℃で３０分間の熱処理を行って
も、リーク電流が少なく、絶縁破壊電圧を大きくするこ
とができる。従って、耐熱性のあるＴａ2Ｏ5キャパシタ
を製造できる。
【図１】本発明の第１の実施例のキャパシタの製造方法
を説明するための製造工程図である。
を説明するための製造工程図である。
【図２】従来のキャパシタの製造方法を説明するための
製造工程図である。
製造工程図である。
【図３】本発明の第２の実施例のキャパシタの製造方法
を説明するための製造工程図である。
を説明するための製造工程図である。
【図４】図３の上部電極のリーク電流（Ｊ−ＶG ）特性
図である。
図である。
【図５】図３の上部電極形成後に熱処理した後のリーク
電流（Ｊ−ＶG ）特性図である。
電流（Ｊ−ＶG ）特性図である。
【図６】図３のスパッタ直後の絶縁破壊電圧（ＶBD）の
酸化タンタル膜のＳｉＯ2 換算膜厚（ｔeff ）依存性を
示す図である。
酸化タンタル膜のＳｉＯ2 換算膜厚（ｔeff ）依存性を
示す図である。
【図７】図３の上部電極形成後に熱処理した後の絶縁破
壊電圧（ＶBD）の酸化タンタル膜のＳｉＯ2 換算膜厚
（ｔeff ）依存性を示す図である。
壊電圧（ＶBD）の酸化タンタル膜のＳｉＯ2 換算膜厚
（ｔeff ）依存性を示す図である。
１１，２１ シリコン基板 １２，１５，２２，２５ ＳｉＯ2 膜 １３，２３ ポリシリコン膜 １３ａ，２３ａ 下部電極 １４ ＳｉＮ膜 １６，２４ Ｔａ2 Ｏ5 膜 １７ａ，２６ａ 上部電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/108
Claims (6)
- 【請求項１】 不純物を含有するポリシリコン膜で形成
された下部電極と、前記下部電極の表面が窒化されて形
成された窒化シリコン膜と、前記窒化シリコン膜上に形
成されたキャパシタ絶縁膜であるタンタルオキサイド膜
と、前記タンタルオキサイド膜上に形成された上部電極
とを、備えたキャパシタにおいて、 前記窒化シリコン膜と前記タンタルオキサイド膜との間
に、該窒化シリコン膜の表面を酸化して形成した酸化シ
リコン膜を設けたことを特徴とするキャパシタ。 - 【請求項２】 前記上部電極は、モリブデン膜又は窒化
モリブデン膜で形成したことを特徴とする請求項１記載
のキャパシタ。 - 【請求項３】 不純物を含有するポリシリコン膜をエッ
チングして下部電極を形成する工程と、 アンモニアガス雰囲気中で熱処理を行って前記下部電極
上に窒化シリコン膜を形成する工程と、 酸素又は水蒸気雰囲気中で熱処理を行って前記窒化シリ
コン膜上に極薄の酸化シリコン膜を形成する工程と、 前記酸化シリコン膜上にキャパシタ絶縁膜であるタンタ
ルオキサイド膜を形成する工程と、 熱処理を行った後に前記タンタルオキサイド膜上に上部
電極を形成する工程とを、 順に施すことを特徴とするキャパシタの製造方法。 - 【請求項４】 前記窒化シリコン膜の厚さを１〜３nm、
前記酸化シリコン膜の厚さを０．５〜１nmとすることを
特徴とする請求項３記載のキャパシタの製造方法。 - 【請求項５】 不純物を含有するポリシリコン膜で形成
された下部電極と、熱酸化によって前記下部電極の表面
に形成された酸化シリコン膜と、前記酸化シリコン膜上
に形成されたキャパシタ絶縁膜であるタンタルオキサイ
ド膜と、前記タンタルオキサイド膜上に形成された上部
電極とを、備えたキャパシタにおいて、 前記上部電極は、モリブデン膜又は窒化モリブデン膜で
形成したことを特徴とするキャパシタ。 - 【請求項６】 不純物を含有するポリシリコン膜をエッ
チングして下部電極を形成する工程と、 前記下部電極上にキャパシタ絶縁膜であるタンタルオキ
サイド膜を形成する工程と、 酸素ガス雰囲気中で熱処理を行って前記下部電極と前記
タンタルオキサイド膜との間に酸化シリコン膜を形成す
る工程と、 前記タンタルオキサイド膜上にモリブデン膜又は窒化モ
リブデン膜からなる上部電極を形成する工程とを、 順に施すことを特徴とするキャパシタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5204930A JPH0758295A (ja) | 1993-08-19 | 1993-08-19 | キャパシタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5204930A JPH0758295A (ja) | 1993-08-19 | 1993-08-19 | キャパシタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758295A true JPH0758295A (ja) | 1995-03-03 |
Family
ID=16498713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5204930A Withdrawn JPH0758295A (ja) | 1993-08-19 | 1993-08-19 | キャパシタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758295A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0992801A (ja) * | 1995-09-19 | 1997-04-04 | Samsung Electron Co Ltd | 半導体装置のキャパシタ形成方法 |
| JP2001203339A (ja) * | 1999-11-09 | 2001-07-27 | Hyundai Electronics Ind Co Ltd | 半導体素子のキャパシタ製造方法 |
| US6982472B2 (en) | 2003-02-28 | 2006-01-03 | Kabushiki Kaisha Toshiba | Semiconductor device and capacitor |
-
1993
- 1993-08-19 JP JP5204930A patent/JPH0758295A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0992801A (ja) * | 1995-09-19 | 1997-04-04 | Samsung Electron Co Ltd | 半導体装置のキャパシタ形成方法 |
| JP2001203339A (ja) * | 1999-11-09 | 2001-07-27 | Hyundai Electronics Ind Co Ltd | 半導体素子のキャパシタ製造方法 |
| US6982472B2 (en) | 2003-02-28 | 2006-01-03 | Kabushiki Kaisha Toshiba | Semiconductor device and capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2786071B2 (ja) | 半導体装置の製造方法 | |
| EP1020901B1 (en) | Method for making an integrated circuit capacitor including tantalum pentoxide | |
| JP3451943B2 (ja) | 半導体素子のキャパシタ形成方法 | |
| KR100207467B1 (ko) | 반도체 장치의 커패시터 제조 방법 | |
| US5318920A (en) | Method for manufacturing a capacitor having a rough electrode surface | |
| US4959745A (en) | Capacitor and method for producing the same | |
| US20060275991A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| KR0144932B1 (ko) | 반도체 장치의 캐패시터 및 그 제조방법 | |
| US5023750A (en) | Electronic component having improved low resistance contact and manufacturing method therefor | |
| US6468856B2 (en) | High charge storage density integrated circuit capacitor | |
| JPS607389B2 (ja) | 半導体装置の製造方法 | |
| JPH05335483A (ja) | 半導体装置の製造方法 | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JPH0758295A (ja) | キャパシタ及びその製造方法 | |
| JP2001196368A (ja) | 薄膜誘電体を備えた電界効果デバイスおよびコンデンサを作製する方法およびその結果得られるデバイス | |
| JP2000307069A (ja) | 半導体装置の製造方法 | |
| JPH1126722A (ja) | 半導体装置及びその製造方法 | |
| TWI833544B (zh) | 半導體結構及其製造方法 | |
| JP2000252432A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3106620B2 (ja) | 誘電体薄膜の製造方法及び容量素子の製造方法 | |
| JPH07263573A (ja) | 半導体装置及びその製造方法 | |
| KR19980057041A (ko) | 반도체 장치 제조 방법 | |
| TW202423242A (zh) | 半導體結構及其製造方法 | |
| TW202422595A (zh) | 半導體結構 | |
| JPS62219659A (ja) | Ｍｏｓ型半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001031 |