KR100479598B1 - 텅스텐 범프를 갖는 캐패시터 및 그 제조 방법 - Google Patents

Abstract

본 발명은 텅스텐 이상성장을 이용하여 하부전극의 단면적을 증가시켜 전극용량을 증가시키는 캐패시터의 형성 방법에 있어서, 소정 공정이 완료된 구조물 상에 베리어물질인 TiN막을 형성하는 단계, 상기 TiN막 상에 화학기상증착법을 이용하여 하부전극물질인 텅스텐막을 형성하되, 이상 성장을 통해 그 표면에 텅스텐 범프를 갖는 텅스텐막을 형성시키는 단계, 상기 텅스텐막을 RTN 처리하여 상기 텅스텐막 표면에 텅스텐질화막을 형성하는 단계, 상기 텅스텐질화막 상에 유전막을 증착하는 단계, 상기 유전막을 후열처리하는 단계, 및 상기 유전막 상에 상부전극을 형성하는 단계를 포함한다.

Description

텅스텐 범프를 갖는 캐패시터 및 그 제조 방법{Capacitor with bump and method for fabricating the same}

본 발명은 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 텅스텐을 하부전극으로 갖는 MIM 구조의 캐패시터 및 그 형성 방법에 관한 것이다.

DRAM(Dynamic Random Access Memory) 등의 반도체 장치에서 집적도가 높아짐에 따라 좁은 공간에서 높은 전극용량을 갖는 캐패시터가 필요하게 되었다. 이를 위해 Ta₂O₅나 TaON 등의 고유전물질을 유전막으로 사용하게 되었으며, 하부전극의 표면적을 넓게하기 위해 텅스텐 범프를이용한 3차원 원통형 구조의 캐패시터가 사용되어진다.

종래는 실리콘(Si)을 하부전극으로 사용하는 MIS(Metal Insulator Semiconductor) 구조의 캐패시터를 사용하였다.

도 1a 내지 도 1d는 종래기술에 따른 텅스텐 범프에 의한 MIS 캐패시터의 형성 공정을 나타낸다.

먼저 도 1a에 보이는 바와 같이, 하부물질이 형성된 기판(10) 상에 산화막(11)과 하부전극인 P+ 이온이 도핑된 비정질 실리콘막(Amorphous silicon)(12)을 차례로 형성한다.

다음으로 도 1b에 도시된 것처럼 상기 기판(10)을 고온열처리를 하여 상기 비정질 실리콘막(12)을 결정화(폴리실리콘화)하면서 실리콘막(12) 상에 실리콘 범프(12a)를 형성한다. 상기의 실리콘 범프(12a)에 의해 실리콘막(12)의 표면적이 증가하게 되어 전체적인 캐패시터의 전극용량은 증가하게 된다. 여기서, 실리콘 범프(12a)는 완전한 결정질을 이루나 P+ 이온이 공핍된 상태이므로 추가로 P+ 도핑을 실시한다.

다음으로 도 1c에 도시된 것처럼 RTN(Rapid Thermal Nitrization)에 의해 상기 실리콘막(12) 상에 SiN막(13)을 형성한 후 화학기상증착법을 이용하여 Ta₂O₅ 유전막(14)을 형성하여 RTN에 의해 후 열처리를 하여 Ta₂O₅ 유전막(14)을 치밀하게 한다.

다음으로 도 1d에 도시된 것처럼 후 열처리된 Ta₂O₅ 유전막(14) 상에 TiCl₄를 반응가스로 하는 화학기상증착법에 의해 TiN을 증착하여 상부전극(15)을 형성함으로써 MIS 구조의 캐패시터를 완성한다.

전술한 바와 같이 이루어지는 텅스텐 범프를 이용한 종래 MIS 구조의 캐패시터 제조 방법은 다음과 같은 문제점이 있다. 하부전극으로 사용되는 실리콘의 비저항이 높아 상, 하부전극간의 비저항이 증가하게 되어 데이타 입출력 속도가 저하되는 문제가 발생하게 된다.

한편, 비저항이 낮은 텅스텐과 TiN을 화학기상증착법(Chemical Vapor Deposition; CVD)에 의해 상 하부전극으로 증착한 MIM(Metal Insulator Metal) 구조의 캐패시터가 사용되고 있으나 비저항 감소에 의한 전기적 신호 전달 속도는 향상되지만 여전히 충분한 전극용량의 확보가 문제가 된다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 텅스텐 범프를 갖는 텅스텐막을 하부전극으로 하여 전극용량을 증가시킬 수 있는 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은 캐패시터의 형성 방법에 있어서, 소정 공정이 완료된 구조물 상에 베리어물질인 TiN막을 형성하는 단계, 상기 TiN막 상에 화학기상증착법을 이용하여 하부전극물질인 텅스텐막을 형성하되, 이상 성장을 통해 그 표면에 텅스텐 범프를 갖는 텅스텐막을 형성시키는 단계, 상기 텅스텐막을 RTN 처리하여 상기 텅스텐막 표면에 텅스텐질화막을 형성하는 단계, 상기 텅스텐질화막 상에 유전막을 증착하는 단계, 상기 유전막을 후열처리하는 단계, 및 상기 유전막 상에 상부전극을 형성하는 단계를 포함한다.

삭제

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도 2a 내지 도 2d를 참조하여 설명한다.

도 2a 내지 도 2d는 본 발명의 캐패시터의 형성 공정을 나타내는 단면도이다.

도 3은 상기 텅스텐 범프의 생성 양상을 나타내는 SEM(Scanning Electron Microscope) 사진이다.

먼저 도 2a에 보이는 바와 같이, 소정공정이 완료된 구조물(21) 상에 베리어 물질인 TiN을 증착하여 TiN막(22)을 형성한다. 여기서, 상기 TiN 막(22)은 화학기상증착법(Chamical Vapor Deposition) 또는 이온금속플라즈마법(Ion Metal Plasma) 중 어느 하나에 의한 것으로 후속의 하부전극이 상기 구조물(21)의 산화막으로 확산되는 것을 방지한다.

다음으로, 도 2b에 도시된 것처럼 상기 TiN막(22) 상에 화학기상증착법을 이용하여 그 표면에 이상성장에 의한 텅스텐 범프(23a)가 형성된 텅스텐막(23)을 형성시킨다.

여기서, 상기 텅스텐 범프(23a)를 갖는 텅스텐막(23)의 생성 과정은 두 단계에 의해 이루어지며 다음은 상기 TiN막(22)이 이온금속플라즈마법(IMP)에 의해 형성된 경우이다.

첫번째로, SiH₄ 투입(Soak) 단계로서, 5초 내지 20초 동안 SiH₄를 챔버 내에 삽입하여 실리콘(Si)과 수소(H₂)로 분해하여 상기 TiN막(22) 상에 얇은 실리콘 희생방지막(도시하지 않음)을 형성한다.

두번째로, 핵형성단계(Nucreation Step)로서, WF₆를 텅스텐(W)으로 환원, 증착시키면서 상기 희생방지막(도시하지 않음)을 환원반응에 의해 소모시켜 텡스텐 씨앗층(도시하지 않음)을 형성한다. 이후 WF₆와 수소 또는 SiH₄의 반응을 이용한 증착공정을 계속적으로 수행하여 텡스텐 씨앗층(도시하지 않음) 상에 텅스텐막(23)을 형성한다. 여기서, 챔버 내는 20Torr 내지 60 Torr의 고압으로 유지함으로써 텅스텐의 활성화에너지를 낮추어 상기 텅스텐막(23) 상에 텅스텐 범프(23a)가 형성되게 한다. 여기서, SiH₄와 WF₆를 1 대 2 또는 1 대 3의 비율로 한다.

도 3은 챔버 내의 압력을 저압인 4Torr에서 고압인 60Torr까지의 상기 텅스텐 범프(23a)의 생성 양상을 나타내는 SEM 사진으로 고압일수록 텅스텐 범프(23a)의 생성이 많아지는 것을 알 수 있다. 그러나, 상기 텅스텐 범프(23a)의 수가 많아질수록 그 사이즈는 작아지므로 20Torr 내지 60Torr의 압력이 적당하다.

또한, 상기 TiN막(22)이 화학기상증착법(CVD)에 의해 형성된 경우에도 상기의 두 단계에 의해 상기 텅스텐막(23)과 텅스텐 범프(23a)가 형성되나 첫번째 단계인 SiH₄ 투입 시 500sccm 내지 1500sccm의 수소흐름(H₂ preflow)을 실시하여야 한다.

반면에, 이온금속증착법(IMP)에 의해 형성된 TiN막(22) 상에 텅스텐막(23)과 텅스텐 범프(23a) 형성 시 상기 수소흐름을 실시하는 경우 텅스텐 범프(23a)는 비 이상성장을 하게된다.

다음으로 도 2c에 도시된 바와 같이 질소(N₂) 또는 암모니아(NH₃) 분위기에서 RTN(Rapid Thermal Nitrization) 처리하여 질화물질인 WN_x막(24)을 형성시켜 후속의 유전막 증착 시 텅스텐의 산화를 방지하게 하며 상기 WN_x막(24) 상에 Ta2O5 또는 TaON의 유전막(25)을 증착한 후 결정화를 위한 후열처리를 실시한다.

다음으로 도 2d에 도시된 것 처럼 TiN 또는 텅스텐을 증착하는 공정 등을 수행하여 상부전극을 형성한다.

전술한 것처럼 본 발명의 캐패시터 제조 방법은 하부전극 물질로 텅스텐을 증착할 때 그 표면에 텅스텐 범프를 형성하여 표면적을 넓게함으로써 캐패시터의 전극용량을 늘릴 수 있음을 실시예를 통해 알아보았다.

이상에서 본 발명의 기술 사상을 바람직한 실시예에 따라 구체적으로 기술하였으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 본 발명은 캐패시터 제조 방법에 있어서, 하부전극의 표면적을 늘림으로써 캐패시터의 전극용량을 향상시킬 수 있다.

도 1a 내지 도 1d는 종래기술에 따른 텅스텐 범프에 의한 MIS 캐패시터의 형성 공정을 나타내는 단면도,

도 2a 내지 2d는 본 발명의 실시예에 따른 텅스텐 범프를 갖는 MIM 캐패시터의 형성 공정을 나타내는 단면도,

도 3은 도 2b의 압력의 변화에 따른 텅스텐 텅스텐 범프의 생성 양상을 나타내는 SEM 사진.

* 도면의 주요부분에 대한 부호의 설명 *

20 : 기판

21 : 산화막

22a : 텅스텐 범프

13 : SiN막

22 : TiN막

23 : 텅스텐막

24 : 텅스텐질화막

26 : 상부전극

Claims (12)

1. 캐패시터의 제조 방법에 있어서,

   소정 공정이 완료된 구조물 상에 베리어물질인 TiN막을 형성하는 단계;

   상기 TiN막 상에 화학기상증착법을 이용하여 하부전극물질인 텅스텐막을 형성하되, 이상 성장을 통해 그 표면에 텅스텐 범프를 갖는 텅스텐막을 형성시키는 단계;

   상기 텅스텐막을 RTN 처리하여 상기 텅스텐막 표면에 텅스텐질화막을 형성하는 단계;

   상기 텅스텐질화막 상에 유전막을 증착하는 단계;

   상기 유전막을 후열처리하는 단계; 및

   상기 유전막 상에 상부전극을 형성하는 단계

   를 포함하는 캐패시터 형성 방법.
2. 제 1 항에 있어서,

   상기 TiN막 형성공정은,

   이온금속증착법에 의해 이루어짐을 특징으로 하는 캐패시터 형성 방법.
3. 제 1 항에 있어서,

   상기 TiN막 형성공정은,

   화학기상증착법에 의해 이루어짐을 특징으로 하는 캐패시터 형성 방법.
4. 제 2 항에 있어서,

   상기 텅스텐막을 형성하는 단계는,

   SiH₄를 투입시키는 단계; 및

   핵을 형성하면서 텅스텐을 증착하는 단계

   를 포함하는 것을 특징으로 하는 캐패시터 형성 방법.
5. 제 3 항에 있어서,

   상기 텅스텐막을 형성하는 단계는,

   SiH₄를 투입시키면서 수소를 플로우시키는 단계;

   핵을 형성하면서 텅스텐을 증착하는 단계

   를 포함하는 것을 특징으로 하는 캐패시터 형성 방법.
6. 제 5 항에 있어서,

   상기 텅스텐막을 형성하는 단계는,

   500sccm 내지 2000sccm의 수소흐름 하에서 실시하는 것을 특징으로 하는 캐패시터 형성 방법.
7. 제 4 항 또는 제 5 항에 있어서,

   상기 텅스텐막을 형성하는 단계는,

   5초 내지 20초 동안 실시하는 것을 특징으로 하는 캐패시터 형성 방법.
8. 제 4 항 또는 제 5 항에 있어서,

   상기 텅스텐을 증착하는 단계는,

   20Torr 내지 60Torr의 압력 하에서 실시하는 것을 특징으로 하는 캐패시터 형성 방법.
9. 제 4 항 또는 제 5 항에 있어서,

   상기 핵형성 시,

   SiH₄와 WF₆의 비율을 1 대 2 내지 1 대 3 으로 하는 것을 특징으로 하는 캐패시터 형성 방법.
10. 제 1 항에 있어서,

    상기 RTN 처리는,

    암모니아 또는 질소의 반응가스 하에서 이루어짐을 특징으로 하는 캐패시터 형성 방법.
11. 제 1 항에 있어서,

    상기 상부전극 물질은,

    텅스텐 또는 TiN인 것을 특징으로 하는 캐패시터 형성 방법.
12. 삭제