KR101050943B1 - 반도체 장치의 금속배선 형성 방법 - Google Patents

반도체 장치의 금속배선 형성 방법 Download PDF

Info

Publication number
KR101050943B1
KR101050943B1 KR1020040001743A KR20040001743A KR101050943B1 KR 101050943 B1 KR101050943 B1 KR 101050943B1 KR 1020040001743 A KR1020040001743 A KR 1020040001743A KR 20040001743 A KR20040001743 A KR 20040001743A KR 101050943 B1 KR101050943 B1 KR 101050943B1
Authority
KR
South Korea
Prior art keywords
forming
metal
pad
gas
semiconductor device
Prior art date
Application number
KR1020040001743A
Other languages
English (en)
Other versions
KR20050073371A (ko
Inventor
최경근
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040001743A priority Critical patent/KR101050943B1/ko
Publication of KR20050073371A publication Critical patent/KR20050073371A/ko
Application granted granted Critical
Publication of KR101050943B1 publication Critical patent/KR101050943B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치의 금속배선 형성 방법에 관한 것으로, 반도체 장치의 패키지 공정에 있어서, 금속패드 상부에 핵생성 구조를 갖는 텅스텐막을 형성함으로써, 금속패드와 니켈 범프간의 접착력을 향상시킬 수 있고, 핵생성 구조를 갖는 텅스텐막을 형성하여 니켈 범프의 품질을 향상시킬 수 있고, 소자의 신뢰성을 향상 시킬 수 있는 반도체 장치의 금속배선 형성 방법을 제공한다.
니켈 범프, 패키지, 텅스텐막, 금속 패드

Description

반도체 장치의 금속배선 형성 방법{Method of forming metal line in semiconductor device}
도 1은 종래의 와이어 본딩과 솔더볼을 나타낸 개념도이다.
도 2a 내지 도 2c는 본 발명에 따른 니켈 범퍼의 형성 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 20 : 금속 패드
30 : SiN막 35 : 산화막
40 : SiN 절연막 50 : 패시베이션막
55 : 패드홀 60 : 금속 박막
70 : 니켈 범프
본 발명은 반도체 장치의 금속배선 형성 방법에 관한 것으로, 특히 패키징 공정을 위한 범퍼의 형성 방법에 관한 것이다.
종래에는 플리(Flip) 칩 범핑(Bumping) 기술은 실리콘 웨이퍼 상태에서 알루미늄 패드(Pad) 상에 솔더볼(Solder Boll; SnPb)이나 금(Au)을 형성하여 외부 접속단자를 형성해주었다.
도 1은 종래의 와이어 본딩과 솔더볼을 나타낸 개념도이다.
도 1을 보면 알루미늄 패드 상에 소정의 공정을 거쳐 와이어 본딩 또는 솔더볼을 형성하였다. 이때 니켈을 이용하기 위해서는 아연산염(Zincate) 용액을 이용하여 패드 표면을 활성화 시키는 공정이 필수 적이다. 또한, 상황에 따라서는 다수번의 아연산염을 이용한 활성화공정을 실시하게 되었다. 이러한 아연산염을 이용한 공정은 패드막 상에 미세한 그레인 구조를 갖는 아연산층을 성장시키게 되어 금속배선간의 접착력을 떨어뜨리게 되는 원인이 되었다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 니켈을 이용한 범퍼(Bumper)형성시 하부 금속 패드 상에 선택 텅스텐을 선택적으로 얇게 핵 사이트로 형성하여 니켈 범퍼와 하부 금속 패드간의 접착력을 향상시킬 수 있는 반도체 장치의 금속배선 형성 방법을 제공한다.
본 발명에 따른 금속패드가 형성된 반도체 기판 상에 패시베이션막을 형성하는 단계와, 상기 패시베이션막을 패터닝하여 상기 금속패드를 개방하는 패드홀을 형성하는 단계와, 상기 패드홀 하부의 상기 금속패드 상에 저압 화학 기상 증착 반응기에서 WF6가스, H2가스 및 SiH4가스를 사용하여 핵생성 구조를 갖는 텅스텐 금속박막을 형성하는 단계 및 상기 패드홀을 니켈막으로 매립하여 니켈 범프를 형성하는 단계를 포함하는 반도체 장치의 금속배선 형성 방법을 제공한다.
바람직하게, 상기 금속박막을 형성하기 전에 H2 플라즈마 전처리 또는 NF3 전처리를 실시하는 단계를 더 포함한다.
상기 H2 플라즈마 전처리 또는 NF3 전처리는 저압 화학 기상 증착 반응기에서 200 내지 400℃의 온도와 0.01 내지 300Torr의 압력과 50 내지 1000W의 플라즈마 파워를 인가하여 실시한다.
상기 WF6가스의 공급 유량은 10sccm 내지 100sccm이고, 상기 H2가스의 공급 유량은 100sccm 내지 2000sccm이다.
상기 금속 박막은 저압 화학 기상 증착 반응기에서 200 내지 400℃의 온도와, 0.01 내지 300Torr의 압력과 50 내지 1000W의 플라즈마 파워를 인가하여 형성한다.
상기 금속 박막은 20 내지 100㎚ 두께로 형성된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.
도 2a 내지 도 2c는 본 발명에 따른 니켈 범퍼의 형성 방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 트랜지스터나 커패시터와 같은 반도체 소자(미도시)를 포함하는 여러 요소(접합부)가 형성된 반도체 기판(10)상에 패시베이션막(50)을 형성한다. 소정의 패터닝 공정을 통해 패시베이션막(50)을 패터닝하여 니켈 범퍼와 접속될 금속 패드(20)영역을 개방하는 패드홀(55)을 형성한다.
본 실시예는 반도체 소자의 패키징 공정시 형성되는 범퍼에 관한 것으로, 상술한 반도체 기판(10)은 반도체 소자 제조 공정에 의해 형성된 최종 금속배선을 포함하는 기판을 지칭한다. 또한, 이러한 최종 금속배선과 범퍼와의 연결을 위한 별도의 구리 패드 또는 알루미늄 패드(20)를 형성할 수 있다. 패시베이션막(50)은 SiN막(30), USG 산화막(35) 및 SiN 절연막(40)이 적층된 다층의 물질막으로 형성하는 것이 바람직하나 SiN 단일막으로 적용이 가능하다.
패터닝 공정은 금속 패드(20) 영역을 개방하는 감광막 패턴을 형성한 다음, 이를 식각마스크로 하는 식각공정을 실시하여 패시베이션막(50)을 제거하는 것이 바람직하다.
도 2b를 참조하면, 소정의 증착 공정을 통해 패드홀(55) 하부의 금속 패드(20) 상부에 양자 점 형태의 선택 금속박막(60)을 형성한다. 선택 금속박막은 저압 화학 기장 증착 방법(Low Pressure Chemical Vapor Deposition; LPCVD)으로 형성된 텅스텐막을 사용하는 것이 바람직하다.
선택 금속박막(60)은 LPCVD 반응기에서 200 내지 400℃의 온도와 0.01 내지 300Torr의 압력과 50 내지 1000W의 플라즈마 파워를 인가하여 H2 플라즈마 전처리 또는 NF3 전처리를 실시한다. 그후, 동일 LPCVD 반응기에서 200 내지 400℃의 온도와, 0.01 내지 300Torr의 압력에서, 10 내지 100sccm의 WF6가스, 100 내지 2000sccm의 H2가스와 소량의 SiH2가스를 주입하여 20 내지 100㎚ 두께의 선택 금속박막(60)을 형성하는 것이 바람직하다.
선택 금속박막(60)은 하부의 금속패드(20)와 니켈막간의 접착력을 향상시키기 위해 표면적이 넓어야 하기 때문에 하나의 층으로 형성되지 않고, 도 2b에서와 같이 핵생성(Nucleation Site) 구조를 갖도록 형성하는 것이 바람직하다.
도 2c를 참조하면, 패드홀(55)을 니켈(Ni)을 이용하여 매립함으로써, 니켈 범프(70)를 형성한다. 무전해 니켈 도금 기술을 이용하여 니켈을 금속 패드(20) 상부에 선택적으로 형성할 수 있다.
무전해 니켈 도금을 실시하기 전에 H2 가스, SF6가스 및 NF3 가스중 어느 하나의 가스를 사용하여 전처리를 실시할 수 있다.
금속패드(20) 즉, 구리 패드 상에 텅스텐을 핵생성 구조를 갖도록 형성함으로 인해 무전해 니켈 도금은 일조의 가지 촉매형 환원도금으로 니켈염과 가용성의 환원제가 공존하는 용액에 웨이퍼를 침적시킴으로써, 환원제의 산화에 의해 방출되는 전자가 금속이온에 전이하여 니켈 피막을 형성하게 된다. 이때 도금되는 구리 표면은 환원제의 반응에 대해서 촉매로써 작용하기 때문에 도금 반응은 구리 표면에 선택적으로 일어난다. 반면 텅스텐에서는 이러한 반응이 거의 일어나지 않아 니켈과 구리 계면을 거칠게 하여 니켈 범프(70)와 하부 금속 패드(20)간의 접착력을 향상시킬 뿐만 아니라 니켈 범프(70)의 물리적 특성을 향상시킬 수 있다.
상술한 바와 같이, 본 발명은 반도체 장치의 패키지 공정에 있어서, 금속패드 상부에 핵생성 구조를 갖는 텅스텐막을 형성함으로써, 금속패드와 니켈 범프간의 접착력을 향상시킬 수 있다.
또한, 핵생성 구조를 갖는 텅스턴막을 형성하여 니켈 범프의 품질을 향상시킬 수 있고, 소자의 신뢰성을 향상 시킬 수 있다.

Claims (7)

  1. 금속패드가 형성된 반도체 기판 상에 패시베이션막을 형성하는 단계;
    상기 패시베이션막을 패터닝하여 상기 금속패드를 개방하는 패드홀을 형성하는 단계;
    상기 패드홀 하부의 상기 금속패드 상에 저압 화학 기상 증착 반응기에서 WF6가스, H2가스 및 SiH4가스를 사용하여 핵생성 구조를 갖는 텅스텐 금속박막을 형성하는 단계; 및
    상기 패드홀을 니켈막으로 매립하여 니켈 범프를 형성하는 단계를 포함하는것을 특징으로 하는 반도체 장치의 금속배선 형성 방법.
  2. 제 1 항에 있어서, 상기 금속박막을 형성하기 전에,
    H2 플라즈마 전처리 또는 NF3 전처리를 실시하는 단계를 더 포함하는 반도체 장치의 금속배선 형성 방법.
  3. 제 2 항에 있어서,
    상기 H2 플라즈마 전처리 또는 상기 NF3 전처리는 저압 화학 기상 증착 반응기에서 200 내지 400℃의 온도와 0.01 내지 300Torr의 압력과 50 내지 1000W의 플라즈마 파워를 인가하여 실시하는 반도체 장치의 금속 배선 형성방법.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 WF6가스의 공급 유량은 10sccm 내지 100sccm이고, 상기 H2가스의 공급 유량은 100sccm 내지 2000sccm인 반도체 장치의 금속배선 형성 방법.
  6. 제 1 항에 있어서,
    상기 금속 박막은 저압 화학 기상 증착 반응기에서 200 내지 400℃의 온도와, 0.01 내지 300Torr의 압력과 50 내지 1000W의 플라즈마 파워를 인가하여 형성하는 반도체 장치의 금속배선 형성 방법.
  7. 제 1 항에 있어서,
    상기 금속 박막은 20㎚ 내지 100㎚ 두께로 형성되는 반도체 장치의 금속배선 형성 방법.
KR1020040001743A 2004-01-09 2004-01-09 반도체 장치의 금속배선 형성 방법 KR101050943B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040001743A KR101050943B1 (ko) 2004-01-09 2004-01-09 반도체 장치의 금속배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040001743A KR101050943B1 (ko) 2004-01-09 2004-01-09 반도체 장치의 금속배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20050073371A KR20050073371A (ko) 2005-07-13
KR101050943B1 true KR101050943B1 (ko) 2011-07-20

Family

ID=37262490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040001743A KR101050943B1 (ko) 2004-01-09 2004-01-09 반도체 장치의 금속배선 형성 방법

Country Status (1)

Country Link
KR (1) KR101050943B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020011375A (ko) * 1999-03-30 2002-02-08 쟈켈 에르케 초기 금속을 갖는 범프 및 그 초기 금속을 제조하는 방법
KR20020040445A (ko) * 2000-11-24 2002-05-30 윤종용 플라즈마 전처리모듈을 구비한 장치에서의 반도체소자의제조방법
KR20020052832A (ko) * 2000-12-26 2002-07-04 박종섭 텅스텐 범프를 갖는 캐패시터 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020011375A (ko) * 1999-03-30 2002-02-08 쟈켈 에르케 초기 금속을 갖는 범프 및 그 초기 금속을 제조하는 방법
KR20020040445A (ko) * 2000-11-24 2002-05-30 윤종용 플라즈마 전처리모듈을 구비한 장치에서의 반도체소자의제조방법
KR20020052832A (ko) * 2000-12-26 2002-07-04 박종섭 텅스텐 범프를 갖는 캐패시터 및 그 제조 방법

Also Published As

Publication number Publication date
KR20050073371A (ko) 2005-07-13

Similar Documents

Publication Publication Date Title
US10446440B2 (en) Semiconductor devices comprising nickel— and copper—containing interconnects
US7217888B2 (en) Electronic parts packaging structure and method of manufacturing the same
US7294565B2 (en) Method of fabricating a wire bond pad with Ni/Au metallization
US6028011A (en) Method of forming electric pad of semiconductor device and method of forming solder bump
US5767010A (en) Solder bump fabrication methods and structure including a titanium barrier layer
KR100857727B1 (ko) 구리 집적 회로에서의 상호 접속
US7579694B2 (en) Electronic devices including offset conductive bumps
US6335104B1 (en) Method for preparing a conductive pad for electrical connection and conductive pad formed
US6593221B1 (en) Selective passivation of exposed silicon
US20030216025A1 (en) Wafer level electroless copper metallization and bumping process, and plating solutions for semiconductor wafer and microchip
WO2012037140A2 (en) Integrated circuits with through-substrate vias
KR20000036297A (ko) 무전해 도금법을 이용한 고속구리배선 칩 접속용 범프(Ｂｕｍｐ) 및 UBM 형성방법
JP2007500445A (ja) チタン・タングステンのベース層および関連構造体を含む導電構造体を形成する方法
US6933171B2 (en) Large bumps for optical flip chips
TW202002112A (zh) 半導體晶粒之製造方法
US20080274294A1 (en) Copper-metallized integrated circuits having electroless thick copper bond pads
KR101050943B1 (ko) 반도체 장치의 금속배선 형성 방법
CN201859867U (zh) 集成电路封装结构
US10186454B2 (en) Semiconductor structure having etch stop layer and method of forming the same
JPH08153690A (ja) 半導体装置、半導体装置の製造方法、及び配線形成方法
JP4018848B2 (ja) 半導体装置
WO2024144843A1 (en) Efficient autocatalytic metallization of polymeric surfaces

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 9