CN1214534A - 有硅化物层的半导体器件的制造方法 - Google Patents

有硅化物层的半导体器件的制造方法 Download PDF

Info

Publication number
CN1214534A
CN1214534A CN98120147A CN98120147A CN1214534A CN 1214534 A CN1214534 A CN 1214534A CN 98120147 A CN98120147 A CN 98120147A CN 98120147 A CN98120147 A CN 98120147A CN 1214534 A CN1214534 A CN 1214534A
Authority
CN
China
Prior art keywords
refractory metal
metal film
film
nitrogen
silicide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98120147A
Other languages
English (en)
Other versions
CN1126151C (zh
Inventor
松原义久
石上隆史
山田义明
绵贯真一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1214534A publication Critical patent/CN1214534A/zh
Application granted granted Critical
Publication of CN1126151C publication Critical patent/CN1126151C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体器件制造方法,在一个硅区上形成一第一难熔金属薄膜。在其上形成第二难熔金属薄膜。第二难熔金属薄膜含有与第一难熔金属薄膜相同的难熔金属以及氮元素。第一和第二难熔金属薄膜在不含氮的保护气中被热处理,从而在硅区与第一难熔金属薄膜之间的界面上发生硅化反应而形成一个难熔金属硅化物层。对第二难熔金属薄膜的应力值进行设置,使其在硅化反应期间难熔金属硅化物层所发生的塑性变形不影响。

Description

有硅化物层的半导体器件的制造方法
本发明涉及半导体器件的一种制造方法，更具体地说是涉及一种有诸如钛硅化物的金属硅化物层的半导体器件的制造方法，其中优选地应用了所谓的自对准硅化物(SALICIDE)工艺。
近年来，半导体器件变得越来越小，集成规模越来越高。在这种情况下，在0.15到0.25μm的设计规则下所设计的大量电子器件，诸如存储器或逻辑器件被集成在同一半导体芯片上。在这些高度集成化的器件中，通常所使用的是金属氧化物半导体场效应晶体管(MOSFET)。
为了适应不断发展的微型化和不断增长的集成趋势，迫切需要将MOSFET栅电极的长度及源/漏区的宽度降低。然而，栅电极长度和源/漏区宽度的降低将会使其电阻增加，从而延迟器件的操作速度。
因此，在如此微型化和集成化的电子器件中，流行的作法是在栅电极和源/漏区的表面区域中额外地形成硅化物层以降低其电阻。MOSFET的这些硅化物层通常是利用所谓的“SALICIDE”工艺形成的。
图1A到1E所示为这种常规的制造方法的第一示例。
很明显在一个半导体衬底上形成并集成有大量的MOSFET。然而，为了简化，在本说明书和附图中仅对这些MOSFET中的一个进行说明。
首先，如图1A所示，利用硅局部氧化(LOCOS)处理在一个多晶硅衬底1101的表面区域上选择性地形成隔离氧化物1102，从而定义出一个其中用于形成一个MOSFET的器件区1101A。将一种杂质离子注入进衬底1101中以形成沟道截断区，由此提高绝缘击穿电压。利用一次热氧化处理在器件区1101A中的衬底1101的整个暴露表面上形成一层二氧化硅(SiO2)薄膜1103。
随后，利用化学气相淀积(CVD)处理在整个衬底1101上方的SiO2薄膜1103上淀积一层厚度大约为150nm多晶硅薄膜(未示出)。所形成的多晶硅薄膜随后被掺入一种诸如磷(P)的杂质以降低其电阻。电阻被降低的多晶硅薄膜随后被图形化成一个特殊的设计形状，从而在器件区1101A中的SiO2薄膜上形成一个栅电极1104。
利用CVD处理在整个衬底1101上淀积一层SiO2薄膜(未示出)以覆盖多晶硅栅电极1104,SiO2薄膜1103以及由SiO2构成的隔离氧化物1102。随后，利用各向异性腐蚀处理将所淀积的SiO2薄膜，SiO2薄膜1103和隔离氧化物1102腐蚀掉，从而在栅电极1104的每一侧形成一对侧壁隔离层1105。侧壁隔离层1105由SiO2构成。在腐蚀处理的过程中，衬底1101的表面上用作源/漏区的位置没有被覆盖。所剩的SiO2薄膜1103用作栅氧化物薄膜。栅电极1104位于所形成的栅氧化物薄膜1103之上。
接着，通过离子注入将一种诸如砷的杂质选择性地注入到衬底1101的器件区1101A中。随后对衬底1101进行一次温度为800到1000℃的热处理，从而在器件区1101A中的栅电极1104的每一侧形成一对源/漏区1106。该对源/漏区1106是以与栅电极1104和两个侧壁隔离层1105自对准的方式形成的。该阶段的状态如图1A所示。
在本步骤之后，利用溅射处理在整个衬底1101上淀积一层厚度大约为50nm的钛(Ti)薄膜，如图1B所示。随后利用激光退火装置对其上淀积有Ti薄膜1107的衬底1101在压强为大气压，温度为600到650℃的氮气(N2)保护气中进行第一热处理30到60秒钟。
因此，如图1C所示，在Ti薄膜1107与单晶硅源/漏区1106和多晶硅栅电极1104的界面的附近发生硅化反应，由此形成了钛硅化物(TiSix)层1109，其中x大约等于2。这些TiSi2层1109处于具有相对较高的电阻率(大约为60μΩ·cm)的C-49物相。在硅化反应的同时，由于保护气中所包含的氮原子扩散到Ti薄膜中，Ti薄膜1107被氮化而形成一个钛氮化物(TixN)薄膜1107’，其中x等于或大于1(即x≥1)。
接着，用氨水(NH3)和过氧化氢(H2O2)的混和水溶液作为腐蚀剂，通过一次湿法腐蚀处理将未参加反应的TixN薄膜1107’除去。其结果是，TiSi2层1109被分别留在两个源/漏区1106和栅电极1104的表面区域上，如图1D所示。
另外，利用激光退火装置对具有TiSi2层1109的衬底1101在压强为大气压，温度为850℃的氮气(N2)保护气中进行第二热处理大约60秒钟。结果，具有C-49物相的TiSi2层1109被转变为具有相对较低的电阻率20μΩ·cm的C54-物相的TiSi2，如图1E所示。
接下来将对形成具有C-49物相的TiSi2薄膜1109的上述第一热处理为何要在氮气N2保护气中进行的原因进行说明。
具体地说，在Ti与Si的上述硅化反应中，Si是作为一种扩散物质。因此，Si原子不仅被引入栅电极1104和源/漏区1106中，还由于其在此硅化反应处理过程中的扩散被引入到隔离氧化物1102中。如果扩散进隔离氧化物1102的这些Si原子与Ti发生反应，则在隔离氧化物1102上将形成一个TiSi2层，由此降低了隔离氧化物1102的电气绝缘性能。这种在隔离氧化物1102上形成所不需要的TiSi2层的现象称为“过度生长”。正是为了避免这种“过度生长”现象，所以才在氮气N2保护气中进行第一热处理以使Ti与N发生反应，从而形成TixN薄膜1107’。
由于TixN的反应温度低于TiSi2的反应温度，所以在硅化反应过程中隔离氧化物1102上的全部Ti薄膜107均被TixN的生成反应所消耗掉。这意味着隔离氧化物1102上的Ti薄膜不与Si发生反应，因而避免了在隔离氧化物1102上形成TiSi2。这意味着其能够在两个源/漏区1106和栅电极1104以与栅电极1104，侧壁隔离层对1105和所需的隔离氧化物1102自对准的方式形成C-49物相的TiSi2薄膜1109。
图2A到2F所示为这种常规制造方法的第二示例，其中避免了“过度生长”现象。本示例在对应于出版于1997年7月的日本未决专利出版物Nos.9-186194和9-186195的日本专利申请No.7-303928中被公开。
首先，如图2A所示，以与图1A到1E所示的第一示例相同的方式，在多晶硅衬底1101的表面区域上形成隔离氧化物1102以定义出器件区1101A。多晶硅栅电极1104被形成在穿过栅氧化物薄膜1103的衬底1101的表面上。在栅电极1104的每一侧衬底1101的表面上形成两个侧壁隔离层1105。两个源/漏区1106被形成在器件区1101A中栅电极1104两侧的位置上。该阶段的状态如图2A所示。
接着，利用溅射处理在整个衬底1101上淀积一层厚度大约为20nm的Ti薄膜，如图2B所示。随后，利用溅射处理在所淀积的Ti薄膜1107上淀积厚度大约为50nm的TixN薄膜1108并覆盖整个Ti薄膜1107，如图2C所示。
该步骤之后，在压强为大气压，温度为700℃的氮气保护气中利用激光退火装置对其上淀积有Ti薄膜1107和TixN薄膜1108的衬底1101进行第一热处理30秒钟。因此，如图2D所示，在Ti薄膜1107与两个源/漏区1106和栅电极1104界面的附近发生硅化反应，由此形成了TiSi2层1109。这些TiSi2层1109处于具有大约60μΩ·cm的相对较高电阻率的C-49物相。
在硅化反应的同时，由于存在于上层的TixN薄膜1108中的氮原子扩散到Ti薄膜中，使得由于发生氮化反应而将Ti薄膜1107转化为TixN薄膜1107’。
接着，用氨水(NH3)和过氧化氢(H2O2)的混和水溶液作为腐蚀剂，通过湿法腐蚀处理将整个TixN薄膜1108和未参加反应的TixN薄膜1107’除去。其结果是，具有C-49物相的TiSi2层1109被留在两个源/漏区1106和栅电极1104的表面区域上，如图2E所示。
另外，利用激光退火装置对其上形成有C-49物相的TiSi2层1109的衬底1101在压强为大气压，温度为800℃的氩气Ar保护气中进行第二热处理大约10秒钟。因此，具有C-49物相的TiSi2层1109被转化为具有相对较低电阻率20μΩ·c加的C54-物相的TiSi2层，如图2F所示。
图1A到1E所示的常规制造方法的第一示例可以有效地以自对准方式形成C54物相的TiSi2层1111。然而，其产生一个问题在于，当这些TiSi2层1111的厚度被降低大约30nm或更小时，这些层1111将不会按期望的那样形成。
具体地说，随着半导体器件微型化的不断发展，Ti薄膜1107需要变得越来越薄。然而，发生于Ti薄膜1107中的氮化和硅化反应在第一热处理的过程中将会相互竞争。特别是将砷(As)掺入源/漏区1106和栅电极1104中时，硅化反应的速率将降低，而与此同时氮化反应的速率将增加。其结果是，TiSi2层1109的厚度将变得极小。在极少数的情况中，在Ti薄膜1107中将只发生氮化反应而没有TiSi2层被形成。
另外，由于TiSi2层1109是利用第一热处理在N2气中形成的，所以接下来将对应用于TiSi2层1109的物相转变的效果进行说明。
图3所示为Ti薄膜从C-49物相转变为C-54物相时，物相转变温度随Ti薄膜1107的厚度变化的关系。从图3中可见，当Ti薄膜1107的厚度大约为30nm或更小时，物相转变温度将突然升高，这是由于存在于Ti薄膜1107中的N的浓度不断增加而发生氮化反应所引起的。因此，需要将用于降低C-49物相TiSi2层1109的电阻的第二热处理的温度设置得更高。第二热处理的高温对源/漏区1106有负面的影响，从而降低了半导体器件(即MOSFET)的性能。另外，这个较高温度降低了TiSi2的凝结反应的温度裕度。
另一方面，图2A到2F所示的常规制造方法的第二示例可在抑制N元素扩散的同时有效地激励硅化反应。因此，第一示例中的上述问题将被解决。
具体地说，在第二示例中，如上所述，第一热处理是在Ar气中进行的。因此，N原子从TixN薄膜1108中扩散到Ti薄膜1107中，使得TixN薄膜1108中的N的浓度变低。而且，N原子扩散进入Ti薄膜的深度也变得比图1A到1E所示第一示例的情况中的深度要浅。换句话说，N原子的扩散行为被有效地抑制了。
由于N原子到Ti薄膜1107的扩散得到了抑制，Ti薄膜1107与源/漏区1106接触的底侧上的Ti的氮化反应被抑制。因此，即使Ti薄膜的厚度被降低到大约30nm或更小，也会在Ti薄膜1107的底侧上发生所需要的硅化反应，从而形成了具有满意厚度的硅化物层1109。
然而根据图2A到2F所示的常规制造方法的第二示例，由于TixN薄膜1108被淀积在Ti薄膜1107之上而存在如下的问题。
具体地说，由于第一热处理是在TixN薄膜1108形成之后进行的，在该热处理的过程中TixN薄膜1108容易被烧结。其结果是，TixN薄膜1108容易具有较高的应力和较高的密度。在此情况中，尽管通过使用NH3和H2O2的混和水溶液的湿法腐蚀处理对Ti薄膜1107进行了清除，但在同样的腐蚀处理中将难于将烧结的TixN薄膜清除掉。
为了解决腐蚀中的困难，可以将TixN薄膜1108过度腐蚀以使其在上述的湿法腐蚀处理中被完全地腐蚀掉，或可以在湿法腐蚀处理之后通过附加的干法腐蚀处理将其腐蚀掉。然而在这两种情况中，其均会产生一个问题在于，在过度腐蚀或附加的干法腐蚀处理的过程中，由于TiSi2和TixN之间的腐蚀区分度较低，将会使下层的TiSi2层1109很容易地被腐蚀掉。
因此，所生成的具有C-54物相的TiSi2层1111的薄膜电阻将会发生剧烈地波动，同时降低TiSi2层1111的电阻的目的将变得难于实现。
而且，如果在一个由一个绝缘体所包围的Si区上形成有一个Ti薄膜，将会由于发生硅化反应而在靠近Ti薄膜与该Si区之间界面的地方形成一个TiSi2层。在此情况下，所形成的TiSi2层将容易随着硅化反应的进行而从其初始水平面陷入到Si区中。这种沉陷现象是由于存在于Si区中的Si原子扩散到Ti薄膜中所引起的。由于TiSi2层在硅化反应的过程中的沉陷行为，Ti薄膜自身将被塑性地变形。
如果TixN薄膜位于Ti模之上，则TixN薄膜中将会发生塑性变形，并且随着TiSi2层的沉陷现象的不断发展，TixN的变形也将不断增加。
如果Si区具有一个细长的形状且宽度又较小如0.5μm或更小(即一个条纹形状)时，则由环绕四周的绝缘体所支撑的Si区的跨度将比较短。因此，该Si区变得难于被塑性地变形。
位于细长Si区上的TixN薄膜将使Si区难于被TixN薄膜的应力值塑性地变形。因此，硅化反应的速率变得比Si区没有一个细长形状的情况中的速率要低。这意味着与硅化反应竞争的氮化反应将变得显著。因TiSi2层将难于被形成或根本就没有TiSi2层被形成。
如上所述，尽管图2A到2F所示的第二示例能够解决TiSi2层简单变薄的问题，其不适用于薄且细长的Si区的硅化。
因此，本发明的一个目的便是提供半导体器件的一种制造方法，其可以在防止过度生长现象的同时还能够形成一个薄且细长的难熔金属硅化物层。
本发明的另一个目的是提供半导体器件的一种制造方法，即使难熔金属硅化物层是薄且细长的，其也可以形成一个具有均匀厚度的难熔金属硅化物层。
本发明的再一个目的是提供半导体器件的一种制造方法，其能够防止带有一个薄且细长的难熔金属硅化物层的半导体器件的性能和特性的降低。
从接下来的说明中，对于那些技术熟练者来说，上述和其它没有具体提及的目的将变得显而易见。
根据本发明的第一方面的半导体器件的制造方法由如下的步骤(a)到(c)组成：
在步骤(a)中，在一个硅区上形成一层第一难熔金属薄膜；
在步骤(b)中，在第一难熔金属薄膜上形成一层第二难熔金属薄膜。第二难熔金属薄膜含有与第一难熔金属薄膜相同的难熔金属和氮元素。第二难熔金属薄膜的应力被控制为一个特殊值或更低；
在步骤(c)中，在不含氮的保护气中对第一难熔金属薄膜和第二难熔金属薄膜进行热处理，由此在硅区和第一难熔金属薄膜之间的界面上由于第一难熔金属薄膜与硅区发生硅化反应而形成一个难熔金属硅化物层。
对第二难熔金属薄膜的应力值进行设置，使得在步骤(c)中第二难熔金属薄膜不会对在硅化反应期间难熔金属硅化物层所发生的塑性变形施加影响。
利用根据本发明的第一方面的半导体器件制造方法，在步骤(a)中在硅区上形成第一难熔金属薄膜之后，在步骤(b)中将在第一难熔金属薄膜上形成含有与第一难熔金属薄膜相同的难熔金属和氮元素的第二难熔金属薄膜。接着，在不含氮的保护气中对第一和第二难熔金属薄膜进行热处理，由此在硅区和第一难熔金属薄膜之间的界面上由于第一难熔金属薄膜与硅区发生硅化反应而形成一个难熔金属硅化物层。
第二难熔金属薄膜的应力值被控制为特殊值或更低，使得在步骤(c)中第二难熔金属薄膜不会对在硅化反应期间难熔金属硅化物层所发生塑性变形施加影响。
因此，由于对第二难熔金属薄膜的应力如上所述地进行控制，在硅化反应期间难熔金属硅化物层所发生的塑性变形没有第二难熔金属薄膜的“贡献”。这意味着由于第二难熔金属薄膜的存在，硅化反应的速率将不会和难于降低。
其结果是，即使硅化物层的厚度大约为30nm或更小而宽度大约为0.5μm或更小时，也能够在硅区上形成一个薄且细长的难熔金属硅化物层。
另外，不需要附加的腐蚀处理来清除第二难熔金属薄膜，同时硅化反应的速率没有被降低或难于被降低。因此，即使难熔金属硅化物层是薄且细长的，该硅化物层也会具有均匀的厚度。
另外，由于步骤(c)中第一和第二难熔金属薄膜的热处理是在不含氮元素的保护气中进行的，因此即使难熔金属硅化物层的厚度小到30nm或更小，引起难熔金属硅化物层的物相转变的物相转变温度也不会升高。
因此，通过用于物相转变的热处理防止了半导体器件的性能和特性的降低。
另外，在步骤(b)中在第一难熔金属薄膜上形成含有氮的第二难熔金属薄膜后，在步骤(c)中在不含氮的保护气中对第一和第二难熔金属薄膜进行热处理，由此在硅区和第一难熔金属薄膜之间的界面处形成了难熔金属硅化物层。因此，氮原子从第二难熔金属薄膜(而不是从保护气)中扩散进第一难熔金属薄膜中，从而在步骤(c)中将第一难熔金属薄膜氮化。因此，位于硅区外测的一个绝缘体上的难熔金属硅化物层的过度生长现象将被避免。
在根据本发明的第一方面的方法的一个优选实施例中，第二难熔金属薄膜的应力的具体值为×1019 dyne/cm2。该值可确保其获得本发明的这些优点。
在根据本发明的第一方面的另一个优选实施例中，在步骤(c)中，由于第二难熔金属薄膜中所包含的氮扩散进第一难熔金属薄膜中，第一难熔金属薄膜被转化为一层第三难熔金属薄膜。该第三难熔金属薄膜含有与第一难熔金属薄膜相同的难熔金属。在此实施例中，可有效地获得本发明的优点。
在此情况中，其优选地提供如下的附加步骤(d)和(e)。
步骤(d)中，第一难熔金属薄膜和未参加反应的第三难熔金属薄膜被选择性地清除以暴露出难熔金属硅化物层。该难熔金属硅化物层具有第一物相。
步骤(e)中，对该难熔金属硅化物层进行热处理使其由于发生物相转变而具有第二物相。
在根据本发明第一方面的方法的另一个实施例中，形成第二难熔金属薄膜的步骤(b)是在含有与第一难熔金属薄膜相同的金属元素和氮元素的保护气中，利用能量密度为2.5W/cm2或更低的一次反应溅射处理来进行的。
除了使溅射能量密度为2.5W/cm2或更低，反应溅射处理还可以在压强为8mTorr或更高的，含有与第一难熔金属薄膜相同的难熔金属和氮气的保护气中进行，或在硅区温度被保持在400℃或更高的条件下进行。
在根据本发明第一方面的方法的另一优选实施例中，步骤(c)中用于对第一和第二难熔金属薄膜进行热处理的不含氮的保护气为一种惰性气体或真空环境。
为了有效地获得本发明的优点，其最优选的是用一层钛薄膜作为第一难熔金属薄膜，而用一层钛氮化物薄膜作为第二难熔金属薄膜。
根据本发明的第二方面的半导体器件制造方法包括如下步骤(a)到(g)：
步骤(a)中，一个隔离绝缘体被选择性地形成在一个硅衬底的表面上，由此定义出一个器件区。
步骤(b)中，一个栅绝缘体被形成在器件区中的衬底表面上。
步骤(c)中，一个栅电极被形成在栅绝缘体上。
步骤(d)中，绝缘侧壁隔离层被形成在栅电极的每一侧的衬底表面上，该侧壁隔离层与该栅电极的相应侧面接触。
步骤(e)中，通过将一种杂质引入到衬底的器件区中，在栅电极的每一侧的衬底中形成源/漏区。
步骤(f)中，与隔离绝缘体，绝缘侧壁隔离层和源/漏区相接触地形成一层第一难熔金属薄膜。
步骤(g)中，在第一难熔金属薄膜上形成一层第二难熔金属薄膜。第二难熔金属薄膜含有与第一难熔金属薄膜相同的难熔金属和氮。第二难熔金属薄膜的应力被控制为一个特殊值或更低。
步骤(h)中，在不含氮的保护气中对第一难熔金属薄膜和第二难熔金属薄膜进行热处理，由此在第一难熔金属薄膜与源/漏区的界面处形成了一个难熔金属硅化物层。
对第二难熔金属薄膜的应力值进行设置，使得在步骤(c)中第二难熔金属薄膜对在硅化反应期间难熔金属硅化物层所发生的塑性变形不施加影响。
根据本发明的第二方面的半导体器件制造方法具有与根据本发明的第一方面的方法相同的优点，这是因为根据本发明的第二方面的方法相当于将根据本发明的第一方面的方法应用于一个MOSFET的制造所获得的方法。
在根据本发明的第二方面的方法的一个优选实施例中，第二难熔金属薄膜的应力的具体值为3×1019dyne/cm2。该值可确保获得本发明的这些优点。
在根据本发明的第二方面的另一优选实施例中，在步骤(h)中，由于第二难熔金属薄膜中所包含的氮扩散进第一难熔金属薄膜，第一难熔金属薄膜被转化为一层第三难熔金属薄膜。该第三难熔金属薄膜含有与第一难熔金属薄膜相同的难熔金属。在此实施例中，可有效地获得本发明的优点。
在此情况中，其优选地提供如下的附加步骤(i)和(j)。
步骤(i)中，第一难熔金属薄膜和未参加反应的第三难熔金属薄膜被选择性地清除以暴露出难熔金属硅化物层。该难熔金属硅化物层具有第一物相。
步骤(j)中，对该难熔金属硅化物层进行热处理使其由于发生物相转变而具有第二物相。
在根据本发明的第二方面的方法的另一个实施例中，形成第二难熔金属薄膜的步骤(g)是在含有与第一难熔金属薄膜相同的金属元素和氮元素的保护气中，利用能量密度为2.5W/cm2或更低的一个反应溅射处理来进行的。
除了使溅射能量密度为2.5W/cm2或更低，反应溅射处理还可以在压强为8mTorr或更高，含有与第一难熔金属薄膜相同的难熔金属和氮气的保护气中进行，或在硅区温度被保持在400℃或更高的条件下进行。
在根据本发明的第二方面的方法的另外优选实施例中，步骤(h)中用于对第一和第二难熔金属薄膜进行热处理的不含氮元素的保护气为一种惰性气体或真空环境。
为了最有效地获得本发明的优点，其最优选地用一层钛薄膜作为第一难熔金属薄膜，而用一层钛氮化物薄膜作为第二难熔金属薄膜。
为了使本发明更易于被实施，现在将参照附图对其进行详细地说明。
图1A到1E所示分别为常规半导体器件制造方法的第一示例的各处理步骤的部分剖面简图。
图2A到2F所示分别为常规半导体器件制造方法的第二示例的各处理步骤的部分剖面简图。
图3所示为钛硅化物的物相转变温度与其厚度之间的关系图。
图4A到4F所示分别为根据本发明的第一实施例的半导体器件制造方法的各处理步骤的部分剖面简图。
图5所示为在根据第一实施例的制造方法中钛氮化物薄膜的压缩应力与溅射能量或溅射能量密度之间的关系图。
图6所示为在根据第一实施例的制造方法中钛氮化物薄膜的压缩腐蚀速率与溅射能量或溅射能量密度之间的关系图。
图7所示为在根据第一实施例的制造方法中钛氮化物层的薄膜电阻与溅射能量或溅射能量密度之间的关系图。
图8A到8C所示分别为根据本发明的第二实施例的半导体器件制造方法的各处理步骤的部分剖面简图。
图9所示为在根据第二实施例的制造方法中钛氮化物薄膜的压缩应力与溅射能量或溅射能量密度之间的关系图。
图10A到10C所示分别为根据本发明的第三实施例的半导体器件制造方法的各处理步骤的部分剖面简图。
图11所示为在根据第三实施例的制造方法中钛氮化物薄膜的压缩应力与溅射能量或溅射能量密度之间的关系图。
接下来将参照附图对本发明的优选实施例进行详细说明。第一实施例
图4A到图4F所示为根据本发明的第一实施例，用于具有一种MOSFET的半导体器件的制造方法的示意图。
在本方法中，首先，如图4A所示，利用LOCOS处理在一个p型多晶硅衬底101表面区域上选择性地形成一个由SiO2构成的隔离氧化物102，由此定义出一个其中用于形成MOSFET的器件区101A。一种杂质被选择性地离子注入进衬底101中以形成沟道截断区，由此提高绝缘击穿电压。
除了p型衬底101之外，也可以使用一个具有一种p型阱的n型多晶硅衬底。
通过一次热氧化处理在器件区101A中的衬底101的整个暴露表面上形成一层厚度大约为8nm的SiO2薄膜103。
随后，利用CVD处理在整个衬底101的SiO2薄膜103上淀积厚度大约为100nm的一层多晶Si(即多晶硅)薄膜(未示出)。所形成的多晶硅薄膜被掺入一种诸如磷(P)的杂质以降低其电阻。电阻被降低的多晶硅薄膜随后被摹制一个具体设计的形状，由此在器件区101A中的SiO2薄膜103上形成一个栅电极104。
利用CVD处理，在整个衬底101上淀积一层厚度大约为100nm的SiO2薄膜(未示出)以覆盖多晶硅栅电极104,SiO2薄膜103和由SiO2构成的隔离氧化物102。随后，利用各向异性腐蚀处理将所淀积的SiO2薄膜，SiO2薄膜103和隔离氧化物102腐蚀掉，由此在栅电极104的每侧处的衬底101的表面上形成一对侧壁隔离层。由SiO2构成的这两个侧壁隔离层105与栅电极104的对应侧面相互接触。
在该各向异性腐蚀处理的过程中，衬底101上对应于两个源/漏区位置上的表面被清除掉。所剩的SiO2薄膜103被用作一个栅氧化物薄膜。栅电极104位于所形成的栅氧化物薄膜之上。
接着，利用离子注入处理将一种诸如砷的n型杂质选择性地注入到衬底101的器件区101A中。n型杂质的剂量被设置为，例如1×1015atom s/cm2。随后对衬底101进行温度大约为900℃的热处理。从而在器件区101中栅电极104的每一侧形成了一对源/漏区106。所形成的两个源/漏区106自对准于栅电极104，侧壁隔离层对105，以及隔离氧化物102。本阶段的状态如图4A所示。
如图4B所示，在本步骤形成源/漏区106之后，利用反应溅射处理在整个衬底101上淀积一层厚度大约为20nm的钛(Ti)薄膜107。该溅射处理是通过Ti靶和氩气(Ar)保护气来进行的。
在Ti薄膜107上，利用反应溅射处理在整个衬底101上淀积一层厚度大约为20nm的钛氮化物(TixN)薄膜108a，如图4C所示，其中X≥1。该溅射处理是在如下的条件下进行的。
(ⅰ)靶：直径为30Cm的Ti靶
(ⅱ)保护气：Ar和N2的混和气体
(ⅲ)Ar和N2的流速：相等
(ⅳ)大气压强：3mTorr
(ⅴ)衬底温度：大约200℃
(ⅵ)溅射能量：0.5到1.5kW
其优选地将溅射能量设置为最低值0.5kW，其原因由图5中可见。
图5所示为在第一实施例中TixN薄膜108a的压缩应力与溅射能量或溅射能量密度之间的关系图。正如从图5可看出的，TixN薄膜108a的压缩应力随着溅射能量和溅射能量密度的降低而降低。这意味着随着溅射能量或溅射能量密度的降低不仅TixN薄膜108a的溅射速率降低，其压缩应力也随之降低。TixN薄膜108a的压缩应力单调地从4.5kW(=6.3W/cm2)的8.5×1019 dyne/cm2降低到0.5kW(=0.7W/cm2)的0.5×1019 dyne/cm2。在1.5kW(=2.1W/cm2)处压缩应力为3.0×1019 dyne/cm2。
接着，利用激光退火装置在700℃的Ar气中对其上以淀积有Ti和TixN薄膜107和108a的衬底101进行一次30秒钟的第一热处理。因此，如图4D所示，在Ti薄膜107与多晶硅源/漏区106和多晶硅栅电极104的界面附近将发生硅化反应，由此形成钛硅化物(TiSi2)层109。这些TiSi2层109处于具有大约等于60μΩ·cm的相对较高电阻率的C-49物相。
在第一热处理的过程中，TixN薄膜108a的压缩应力将变为拉伸应力。第一热处理之后的TixN薄膜108a的拉伸应力随着溅射能量的降低而变得更低。Ti的硅化反应是一个体积减小的反应，因此TixN薄膜108a拉伸应力增加得越高，硅化反应的速率降低的越低。因此，其优选地将溅射能量密度设置为一个尽可能低的值，以使TixN薄膜108a的最终拉伸应力变得尽可能的低。
在硅化反应的同时，存在于上层TixN薄膜108a中的N原子被扩散进Ti薄膜107中，因此由于发生氮化反应而将Ti薄膜107转化为一层TixN薄膜107’。由于TixN薄膜107’的存在，使得在隔离氧化物102上将不会生长出TiSi2层109，其意味着避免了过度生长现象的发生。
接着，利用氨水(NH3)和过氧化氢(H2O2)的混和水溶液作为腐蚀剂，通过一次湿法腐蚀处理将整个TixN薄膜108a和未参加反应的TixN薄膜107’清除掉。其结果是，如图4E所示，TiSi2层109被分别留在源/漏区106和栅电极104的表面区域中。
图6所示为在该湿法腐蚀处理中TixN薄膜108a的腐蚀速率与溅射能量或溅射能量密度之间的关系图。正如由图6可看出的，当溅射能量为2kW或溅射能量密度为2.8W/cm2或更高时，TixN薄膜108a的腐蚀速率看不出大的变化。然而，当溅射能量为1.5kW或溅射能量密度为2.1W/cm2或更低时，TixN薄膜108a的腐蚀速率却增加为大约两倍。这意味着如果对TixN薄膜108a的溅射处理是在溅射能量密度等于2.1kW/cm2或更低的情况下进行的，TixN薄膜108a的腐蚀速率将会过高。在2.1kW/cm2和2.8kW/cm2之间似乎存在一个临界点。发明者发现在大约2.5kW/cm2处存在一个临界点。
接下来将考虑为何TixN薄膜108a会有如此高的腐蚀速率。
由于溅射能量密度较低，从Ti靶溅射出来的Ti粒子的动能将变低，其降低了TixN薄膜108a的结合能量。这个较低的结合能量将导致一个较低的密度和大量空洞，从而使得TixN薄膜108a具有较低的应力和较高的腐蚀速率。
TixN薄膜108a应力的降低等价于其厚度的降低，其将有助于TiSi2层109在硅化反应期间发生沉陷行为并防止硅化反应的速率降低。
在根据本发明的第一实施例的方法中，溅射能量等于0.5kW，即溅射能量密度等于0.7W/cm2。因此，TixN薄膜108a的腐蚀速率大约与40angstrom s/cm2一样高，其大约等于在2.1W/cm2溅射能量密度处的腐蚀速率的两倍。因此可以优选地获得本发明的优点。
在湿法腐蚀处理之后，利用激光退火装置在800℃的Ar气中对其上已形成有SiNx层109的衬底101进行一次10秒钟的第二热处理。因此，如图4F所示，具有C-49物相的TiSi2层109被转变为具有电阻率大约为相对较低的20μΩ·cm的C54物相的TiSi2层111。
图7所示为具有C-54物相的TiSi2层111的薄膜电阻与溅射能量或溅射能量密度之间的关系图。正如由图7可看出的，当对TixN薄膜108a的溅射处理是在溅射能量密度等于2.1kW/cm2或更低的情况下进行的时，其中TixN薄膜108a的腐蚀速率较高，TiSi2层111的电气薄膜电阻将非常低。
如上所述，利用根据本发明的第一实施例的半导体器件制造方法，在衬底101上形成Ti薄膜107之后，TixN薄膜108a被形成在Ti薄膜107上。接着，Ti和TixN薄膜107和108a在Ar气中被热处理，从而由于Ti薄膜107发生硅化反应而在源/漏区106和栅电极104之间的界面处形成TiSi2层109。
对TixN薄膜108a的应力值进行设置，使得TixN薄膜108a在硅化反应期间不对TiSi2层109的塑性变形施加影响。
因此，由于TixN薄膜108a的应力较低，在硅化反应期间TiSi2层109所发生的塑性变形没有难熔金属薄膜的“贡献”。这意味着由于存在着TixN薄膜108a，硅化反应的速率将不会或难于被降低。
其结果是，即使TiSi2层109厚度较小，大约为30nm或更低；宽度较窄，大约为0.5μm或更少，其也能够被形成在源/漏区106和栅电极104上。
另外，不需要附加的腐蚀处理以清除TixN薄膜108，同时硅化反应的速率不会或难于被降低。因此，即使TiSi2层109是薄且细长的，其也能够具有均匀的厚度。
而且，由于对TixN薄膜107和108a的第一热处理是在Ar气中进行的，因此即使TiSi2层109的厚度小到大约30nm或更低，引起TiSi2层109的塑性变形的塑性变形温度也不会升高。
因此，用于物相转变的热处理避免了半导体器件的性能和特性的降低。
另外，在在Ti薄膜上形成TixN薄膜108a之后，Ti薄膜和TixN薄膜107和108a在Ar气中被热处理，从而形成TiSi2层109。因此，氮原子从TixN薄膜108a(而不是保护气)中扩散进Ti薄膜107中，从而在此处理中将Ti薄膜氮化。因此，将避免隔离氧化物102上的TiSi2层109的过度生长现象。第二实施例
图8A到图8C所示为根据本发明的第二实施例的用于具有一种MOSFET的半导体器件的制造方法的示意图。
除了在对TixN薄膜108a的溅射处理中是对溅射压强进行控制而不是对溅射能量密度进行控制外，根据本发明的第二实施例的方法包括与根据本发明的第一实施例的方法相同的处理步骤。因此，出于简化的目的，在此通过在8A到8C中相同元件标注相同的参考字符对与第一实施例相同的处理步骤的说明进行了省略。
首先，以与第一实施例相同的方式，在衬底101中，上或上方形成隔离氧化物102，栅氧化物薄膜103，栅电极104，绝缘侧壁隔离层105及源/漏区106。随后，利用反应溅射处理以与第一实施例相同的方式在整个衬底101的上方淀积一层厚度大约为20nm的Ti薄膜107。本阶段的状态如图8A所示。
接着，如图8B所示，利用如下条件下的反应溅射处理在整个衬底101上淀积一层厚度大约为20nm的TixN薄膜108a。
(ⅰ)靶：直径为30Cm的Ti靶
(ⅱ)保护气：Ar和N2的混和气体
(ⅲ)Ar和N2的流速：相等
(ⅳ)大气压强：3mTorr到12mTorr
(ⅴ)衬底温度：大约200℃
(ⅵ)溅射能量：4.5kW(≈6.4W/cm2)
通过在保持Ar气和N2的各自流速相等的情况下改变Ar和N2混和气体的总流速来改变溅射压强。
其优选地将溅射压强设置为大约12mTorr，其原因可从图9中看出。
图9所示为在第二实施例中TixN薄膜108b的压缩应力与溅射压强之间的关系图。正如从图9可看出的，TixN薄膜108b的压缩应力随着溅射压强的增加而降低。TixN薄膜108b的压缩应力单调地从3mTorr的8.0×1019 dyne/cm2降低到12mTorr的0.5×1019 dyne/cm2。在8mTorr处压缩应力为3.0×1019 dyne/cm2。
接下来将考虑为何TixN薄膜108b具有较低的压缩应力的原因。
由于溅射压强较高，溅射电压将变得很低，其将从Ti靶溅射出来的Ti粒子的动能降低。这等价于在第一实施例中溅射能量和溅射能量密度的降低。因此TixN薄膜108b具有较低的压缩应力及较高的腐蚀速率。
接着，以与第一实施例相同的方式在Ar气中对其上以形成有Ti和TixN薄膜107和108b的衬底进行一次第一热处理，由此如图8B所示形成了具有C-49物相的TiSi2层109。
以与第一实施例相同的方式将整个TixN薄膜108b和未参加反应的TixN薄膜107’清除掉，由此将TiSi2层109分别留在源/漏区106和栅电极104的表面区域中。
最后，以与第一实施例相同的方式在Ar气中对其上已形成有TiSi2层109的衬底101进行第二热处理。从而将C-49物相的TiSi2层109转变为C-54物相的TiSi2层111。
很明显，根据本发明的第二实施例的方法具有与第一实施例相同的优点。
其还有一个附加的优点在于，可以发挥溅射装置的最大性能，使所需的溅射时间要比根据本发明的第一实施例的时间短一些(即溅射速率要高一些)。
比如，在根据本发明的第一实施例的方法中，在溅射能量密度大约等于0.7W/cm2的情况下，其将花费3分钟或更长的时间来生长厚度为20nm的TixN薄膜108a。另一方面，在根据本发明第二实施例的方法中，其只需20秒钟或更短的时间便可以生长出具有相同厚度的TixN薄膜108b。第三实施例
图10A到图10C所示为根据本发明的第三实施例的用于具有一种MOSFET的半导体器件的制造方法的示意图。
除了在对TixN薄膜108a的溅射处理中是对衬底的温度进行控制而不是对溅射能量密度进行控制外，根据本发明的第三实施例的方法包括与根据本发明的第一实施例的方法相同的处理步骤。因此，出于简化的目的，在此通过在10A到10C中对相同元件附注相同的参照字符对与第一实施例相同的处理步骤的说明进行了省略。
首先，以与第一实施例相同的方式，在衬底101中，上或上方形成隔离氧化物102，栅氧化物薄膜103，栅电极104，绝缘侧壁隔离层105及源/漏区106。随后，利用反应溅射处理以与第一实施例相同的方式在整个衬底101的上方淀积一层厚度大约为20nm的Ti薄膜107。此阶段的状态如图10A所示。
接着，如图10B所示，利用如下条件下的反应溅射处理在整个衬底101上方的Ti薄膜107上淀积一层厚度大约为20nm的TixN薄膜108c。
(ⅰ)靶：直径为30Cm的Ti靶
(ⅱ)保护气：Ar和N2的混和气体
(ⅲ)Ar和N2的流速：相等
(ⅳ)大气压强：3mTorrr
(ⅴ)衬底温度：大约50℃到450℃
(ⅵ)溅射能量：4.5kW(≈6.4W/cm2)
其优选地将衬底101的温度设置为400℃或更高，其原因可从图11中看出。
图11所示为在第三实施例中TixN薄膜108c的压缩应力与衬底101的温度之间的关系图。正如从图11可看出的，TixN薄膜108c的压缩应力随着衬底101温度的升高而降低。TixN薄膜108c的压缩应力单调地从50℃的11.0×1019 dyne/cm2降低到450℃的0.5×1019dyne/cm2。在400℃处的压缩应力为3.0×1019 dyne/cm2。
接下来将考虑为何TixN薄膜108c具有较低压缩应力的原因。
由于的温度衬底101较高，TixN薄膜108c的结合能量将变得很低。较低的结合能量将导致较低的密度和大量空洞，从而使得TixN薄膜108c具有较低的应力和较高的腐蚀速率。
接着，以与第一实施例相同的方式在Ar气中对其上已淀积有Ti和TixN薄膜107和108c的衬底101进行第一热处理，由此如图11B所示形成了具有C-49物相的TiSi2层109。
以与第一实施例相同的方式将整个TixN薄膜108c和未参加反应的TixN薄膜107’清除掉，由此将TiSi2层109分别留在源/漏区106和栅电极104的表面区域中。
最后，以与第一实施例相同的方式在Ar气中对其上已形成有TiSi2层109的衬底101进行第二热处理。从而将C-49物相的TiSi2层109转变为C-54物相的TiSi2层111。
很明显，根据本发明的第三实施例的方法具有与第一实施例相同的优点。
其也有一个与第二实施例相同的附加优点，即可以发挥溅射装置的最大性能，从而使所需的溅射时间要比根据本发明的第一实施例的时间短一些(即溅射速率要高一些)。
尽管在第一到第三实施例中是用Ti作为难熔金属，但本发明并不局限于Ti。很明显任何其它的难熔金属如钨(W)或钴(Co)均可用于本发明中。
尽管在第一到第三实施例中是将难熔金属硅化物层111用于一个MOSFET上，但本发明并不局限于此。也可以将本发明应用到一个双极晶体管上。
尽管已对本发明的优选实施例进行了详细地说明，但对于那些技术熟练者来说应被理解的是，很明显可以在不背离本发明的精神的情况下对其进行多种修改。因此，本发明的范围仅由如下的权利要求唯一地确定。

Claims (20)

1．一种半导体器件制造方法，其特征在于包括如下步骤：
(a)在一个硅区上形成一层第一难熔金属薄膜；
(b)在所述第一难熔金属薄膜上形成一层第二难熔金属薄膜；
所述第二难熔金属薄膜包含与所述第一难熔金属薄膜相同的难熔金属以及氮元素；
将所述第二难熔金属薄膜的应力控制为一个特殊值或更低；及
(c)在不含氮的保护气中对所述第一难熔金属薄膜和所述第二难熔金属薄膜进行热处理，由此在所述硅区和所述第一难熔金属薄膜之间的界面上，由于所述第一难熔金属薄膜与所述硅区发生硅化反应，而形成一个难熔金属硅化物层；
其中对所述第二难熔金属薄膜的所述应力的值进行设置，使得所述第二难熔金属薄膜不影响在步骤(c)中的硅化反应期间所述难熔金属硅化物层所发生的塑性变形。
2．如权利要求1所述的方法，其特征在于所述第二难熔金属薄膜的所述应力的特殊值为3×1019dyne/cm2。
3．如权利要求1所述的方法，其特征在于在步骤(c)中由于包含于所述第二难熔金属薄膜中的所述氮元素扩散进所述第一难熔金属薄膜之中，所述第一难熔金属薄膜被转化为第三难熔金属薄膜；
其中所述第三难熔金属薄膜含有与所述第一难熔金属薄膜相同的难熔金属及氮元素。
4．如权利要求3所述的方法，另外包括如下步骤：
(d)选择性地清除所述第一难熔金属薄膜和所述未参加反应的难熔金属薄膜以暴露出所述难熔金属硅化物层；
所述难熔金属硅化物层具有第一物相；及
(e)热处理所述难熔金属硅化物层，使其通过发生物相转变而具有第二物相；
5．如权利要求1所述的方法，其特征在于形成所述第二难熔金属薄膜的步骤(b)是在含有与所述第一难熔金属薄膜相同的难熔金属和氮的保护气中，利用能量密度为2.5W/cm2或更低的反应溅射工艺来实现的。
6．如权利要求1所述的方法，其特征在于形成所述第二难熔金属薄膜的步骤(b)是在含有与所述第一难熔金属薄膜相同的难熔金属和氮，压力为8mTorr或更高的保护气中利用反应溅射工艺来实现的。
7．如权利要求1所述的方法，其特征在于形成所述第二难熔金属薄膜的步骤(b)是利用在含有与所述第一难熔金属薄膜相同的难熔金属和氮的保护气中，在所述硅区的温度被保持在400℃或更高的条件下利用反应溅射工艺来实现的。
8．如权利要求1所述的方法，其特征在于在对所述第一和第二难熔金属薄膜进行热处理的步骤(c)中的所述不含氮的保护气是一种惰性气体或真空环境。
9．如权利要求1所述的方法，其特征在于所述第一难熔金属薄膜为一层钛薄膜。
10．如权利要求1所述的方法，其特征在于所述第一难熔金属薄膜为一层钛薄膜，而所述第二难熔金属薄膜为一层钛氮化物薄膜。
11．一种半导体器件的制造方法，其特征在于包括如下步骤：
(a)选择性地在一个硅衬底的表面上形成一个隔离绝缘体，从而定义出一个器件区；
(b)在所述器件区中所述衬底的表面上形成一个栅绝缘体；
(c)在所述栅绝缘体上形成一个栅电极；
(d)在所述栅电极的每一侧处的所述衬底的表面上形成侧壁隔离层；
所述侧壁隔离层与所述栅电极的对应侧面接触；
(e)通过将一种杂质引入到所述衬底的所述器件区中，在所述栅电极的每一侧的所述衬底中形成源/漏区；
(f)与所述隔离绝缘体、所述绝缘侧壁隔离层，以及所述源/漏区相互接触地形成一层第一难熔金属薄膜；
(g)在所述第一难熔金属薄膜上形成一层第二难熔金属薄膜；
所述第二难熔金属薄膜含有与所述第一难熔金属薄膜相同的难熔金属以及氮；
将所述第二难熔金属薄膜的应力控制为一个特殊值或更低；及
(h)在不含氮的保护气中对所述第一难熔金属薄膜和所述第二难熔金属薄膜进行热处理，由此在所述第一难熔金属薄膜与所述源/漏区之间的界面上形成一个难熔金属硅化物层；
其中对所述第二难熔金属薄膜的所述应力的值进行设置，使得所述第二难熔金属薄膜不影响在步骤(c)中的硅化反应期间所述难熔金属硅化物层所发生的塑性变形。
12．如权利要求11所述的方法，其特征在于所述第二难熔金属薄膜的所述应力的特殊值为3×1019 dyne/cm2。
13．如权利要求11所述的方法，其特征在于在步骤(h)中由于包含于所述第二难熔金属薄膜中的所述氮扩散进所述第一难熔金属薄膜之中，所述第一难熔金属薄膜被转化为第三难熔金属薄膜；
其中所述第三难熔金属薄膜含有与所述第一难熔金属薄膜相同的难熔金属及氮。
14．如权利要求11所述的方法，另外包括如下步骤：
(i)选择性地清除所述第一难熔金属薄膜和所述未参加反应的难熔金属薄膜以暴露出所述难熔金属硅化物层；
所述难熔金属硅化物层具有第一物相；及
(j)热处理所述难熔金属硅化物层，使其通过发生物相转变而具有第二物相；
15．如权利要求11所述的方法，其特征在于形成所述第二难熔金属薄膜的步骤(g)是利用在含有与所述第一难熔金属薄膜相同的难熔金属和氮的保护气中，利用能量密度为2.5W/cm2或更低的反应溅射工艺来实现的。
16．如权利要求11所述的方法，其特征在于形成所述第二难熔金属薄膜的步骤(g)是在含有与所述第一难熔金属薄膜相同的难熔金属和氮，压力为8mTorr或更高的保护气中利用反应溅射工艺来实现的。
17．如权利要求11所述的方法，其特征在于形成所述第二难熔金属薄膜的步骤(g)是在包含与所述第一难熔金属薄膜相同的难熔金属和氮的保护气中，在所述硅区的温度被保持在400℃或更高的条件下利用反应溅射工艺来实现的。
18．如权利要求11所述的方法，其特征在于在对所述第一和第二难熔金属薄膜进行热处理的步骤(h)中的所述不含氮的保护气是一种惰性气体或真空环境。
19．如权利要求11所述的方法，其特征在于所述第一难熔金属薄膜为一层钛薄膜。
20．如权利要求11所述的方法，其特征在于所述第一难熔金属薄膜为一层钛薄膜而所述第二难熔金属薄膜为一层钛氮化物薄膜。
CN98120147A 1997-10-09 1998-10-09 有硅化物层的半导体器件的制造方法 Expired - Fee Related CN1126151C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP277604/1997 1997-10-09
JP277604/97 1997-10-09
JP27760497A JP3248570B2 (ja) 1997-10-09 1997-10-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1214534A true CN1214534A (zh) 1999-04-21
CN1126151C CN1126151C (zh) 2003-10-29

Family

ID=17585749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98120147A Expired - Fee Related CN1126151C (zh) 1997-10-09 1998-10-09 有硅化物层的半导体器件的制造方法

Country Status (6)

Country Link
US (1) US6127267A (zh)
EP (1) EP0908935A3 (zh)
JP (1) JP3248570B2 (zh)
KR (1) KR100280244B1 (zh)
CN (1) CN1126151C (zh)
TW (1) TW389943B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416778C (zh) * 2005-07-20 2008-09-03 上海华虹Nec电子有限公司 超大规模集成电路难熔金属硅化物的形成方法
CN104425367A (zh) * 2013-09-11 2015-03-18 台湾积体电路制造股份有限公司 硅化物形成中的双层金属沉积

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506963B1 (ko) * 1998-10-05 2005-08-10 세이코 엡슨 가부시키가이샤 반도체 장치 및 그의 제조방법
US6759315B1 (en) * 1999-01-04 2004-07-06 International Business Machines Corporation Method for selective trimming of gate structures and apparatus formed thereby
JP2000332241A (ja) * 1999-05-20 2000-11-30 Nec Corp 半導体装置の製造方法
JP4774568B2 (ja) * 1999-10-01 2011-09-14 ソニー株式会社 半導体装置の製造方法
US6281086B1 (en) * 1999-10-21 2001-08-28 Advanced Micro Devices, Inc. Semiconductor device having a low resistance gate conductor and method of fabrication the same
JP3554514B2 (ja) * 1999-12-03 2004-08-18 松下電器産業株式会社 半導体装置及びその製造方法
US6767835B1 (en) 2002-04-30 2004-07-27 Advanced Micro Devices, Inc. Method of making a shaped gate electrode structure, and device comprising same
EP1542703A4 (en) * 2002-07-10 2007-11-07 Massachusetts Inst Technology SOLUBLE AND SOLUBLE PHASE SYNTHESIS OF GLYCOSYLPHOSPHATIDYLINOSITOL GLYCANES
UY28886A1 (es) * 2004-05-10 2005-12-30 Boehringer Ingelheim Int Anticuerpos que consisten en polipéptidos y derivados conprendiendo tres secuencias conteniendo respectivamente los siguientes números de seq. id: 1-3 y 4-6; 7-9 y 10-12 y 13-15 ó 16-18
US7235472B2 (en) * 2004-11-12 2007-06-26 Infineon Technologies Ag Method of making fully silicided gate electrode
JP2008244059A (ja) * 2007-03-27 2008-10-09 Renesas Technology Corp 半導体装置の製造方法
JP5423269B2 (ja) * 2009-09-15 2014-02-19 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP6863283B2 (ja) 2015-08-11 2021-04-21 東レ株式会社 電池用セパレータ
JP6766411B2 (ja) 2016-03-31 2020-10-14 東レ株式会社 電池用セパレータおよびその製造方法
US10975465B2 (en) 2016-05-16 2021-04-13 Ulvac, Inc. Method of forming internal stress control film
US20190273238A1 (en) 2016-07-28 2019-09-05 Toray Industries, Inc. Multilayer wound body
KR102210007B1 (ko) 2016-12-27 2021-02-01 도레이 카부시키가이샤 전지용 세퍼레이터, 전극체 및 비수 전해질 이차전지
KR102231395B1 (ko) 2017-03-17 2021-03-24 도레이 카부시키가이샤 전지용 세퍼레이터, 전극체 및 비수 전해질 이차전지
JP2020047711A (ja) * 2018-09-18 2020-03-26 株式会社アルバック 記憶素子製造方法
CN110850609A (zh) * 2019-11-21 2020-02-28 中国电子科技集团公司第二十六研究所 一种低应力声光器件及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4923822A (en) * 1989-05-22 1990-05-08 Hewlett-Packard Company Method of fabricating a semiconductor device by capping a conductive layer with a nitride layer
US5326724A (en) * 1991-12-27 1994-07-05 Texas Instruments Incorporated Oxide-capped titanium silicide formation
US5365111A (en) * 1992-12-23 1994-11-15 Advanced Micro Devices, Inc. Stable local interconnect/active area silicide structure for VLSI applications
JP3280803B2 (ja) * 1994-08-18 2002-05-13 沖電気工業株式会社 半導体装置及びその製造方法
US5593924A (en) * 1995-06-02 1997-01-14 Texas Instruments Incorporated Use of a capping layer to attain low titanium-silicide sheet resistance and uniform silicide thickness for sub-micron silicon and polysilicon lines
JP2850883B2 (ja) * 1995-10-28 1999-01-27 日本電気株式会社 半導体装置の製造方法
JP2900897B2 (ja) * 1995-10-28 1999-06-02 日本電気株式会社 半導体装置の製造方法
JP3734559B2 (ja) * 1996-03-15 2006-01-11 富士通株式会社 半導体装置の製造方法
US5902129A (en) * 1997-04-07 1999-05-11 Lsi Logic Corporation Process for forming improved cobalt silicide layer on integrated circuit structure using two capping layers
US6022795A (en) * 1998-05-07 2000-02-08 United Microelectronics Corp. Salicide formation process

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416778C (zh) * 2005-07-20 2008-09-03 上海华虹Nec电子有限公司 超大规模集成电路难熔金属硅化物的形成方法
CN104425367A (zh) * 2013-09-11 2015-03-18 台湾积体电路制造股份有限公司 硅化物形成中的双层金属沉积
CN104425367B (zh) * 2013-09-11 2017-09-26 台湾积体电路制造股份有限公司 硅化物形成中的双层金属沉积
US9905670B2 (en) 2013-09-11 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-layer metal deposition in silicide formation
US10043885B2 (en) 2013-09-11 2018-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-layer metal deposition in silicide formation

Also Published As

Publication number Publication date
KR100280244B1 (ko) 2001-03-02
CN1126151C (zh) 2003-10-29
JPH11121399A (ja) 1999-04-30
EP0908935A3 (en) 1999-09-08
US6127267A (en) 2000-10-03
TW389943B (en) 2000-05-11
KR19990036981A (ko) 1999-05-25
EP0908935A2 (en) 1999-04-14
JP3248570B2 (ja) 2002-01-21

Similar Documents

Publication Publication Date Title
CN1126151C (zh) 有硅化物层的半导体器件的制造方法
CN1135624C (zh) 半导体器件及其制造方法
CN100347832C (zh) 电子器件材料的制造方法
CN1187813C (zh) 半导体集成电路器件的制造方法
CN1205664C (zh) 半导体装置及其制造方法
CN1291500C (zh) 半导体器件及其制备方法
CN1252830C (zh) 半导体装置及其制造方法
CN1933158A (zh) 半导体装置及其制造方法
CN1879209A (zh) 半导体装置及其制造方法
CN1303698C (zh) 半导体器件及其制造方法
CN1118864C (zh) 利用相变来制造半导体器件的方法
CN1449585A (zh) 半导体器件及其制造方法
CN1107344C (zh) 利用有选择的外延生长方法的半导体器件制造方法
CN1485891A (zh) 半导体存储器件及其制造方法
CN1841771A (zh) p沟道MOS晶体管、半导体集成电路器件及其制造工艺
CN1505840A (zh) 用于制造半导体集成电路器件的方法
CN1956223A (zh) 半导体装置及其制造方法
CN1819200A (zh) 半导体器件和用于制造半导体器件的方法
CN1728388A (zh) 半导体存储装置及其制造方法
CN1323059A (zh) 半导体装置的制造方法和半导体装置
CN1870271A (zh) 具有凹沟道结构单元晶体管的半导体器件及其制造方法
CN1297256A (zh) 半导体装置及其制造方法
CN1909243A (zh) 半导体装置及其制造方法
CN1783437A (zh) 半导体器件及其制造方法
CN1467812A (zh) 含绝缘体的半导体装置及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030403

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030403

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee