CN1485891A - 半导体存储器件及其制造方法 - Google Patents

半导体存储器件及其制造方法 Download PDF

Info

Publication number
CN1485891A
CN1485891A CNA031560822A CN03156082A CN1485891A CN 1485891 A CN1485891 A CN 1485891A CN A031560822 A CNA031560822 A CN A031560822A CN 03156082 A CN03156082 A CN 03156082A CN 1485891 A CN1485891 A CN 1485891A
Authority
CN
China
Prior art keywords
film
silicon dioxide
silicon nitride
semiconductor device
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031560822A
Other languages
English (en)
Inventor
֮
南晴宏之
̫
中村学
世良贤太郎
东雅彦
Ҳ
宇津野五大
高木英雄
锻治田达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FASL Japan Ltd
Original Assignee
Fujitsu AMD Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu AMD Semiconductor Ltd filed Critical Fujitsu AMD Semiconductor Ltd
Publication of CN1485891A publication Critical patent/CN1485891A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/954—Making oxide-nitride-oxide device

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

在硅区域上形成下层二氧化硅膜之后，通过，例如，热CVD方法而在下层二氧化硅膜上形成硅膜。然后，通过等离子氮化方法对硅膜进行完全氮化，从而置换为氮化硅膜。然后，通过等离子氧化方法对氮化硅膜的表面层进行氧化，从而置换为上层二氧化硅膜。从而形成由下层二氧化硅膜、氮化硅膜和上层二氧化硅膜构成的多层绝缘膜的ONO膜。

Description

半导体存储器件及其制造方法
本申请基于并且要求2002年8月30日向日本专利局提出的日本专利申请No.2002-256195的优先权，在此全文引入作为参考。
技术领域
本发明涉及一种制造具有栅绝缘膜或者包含氮化膜的介电膜的半导体器件的方法，以及能够通过在氮化膜中存储电荷而保持信息的半导体存储器件。
背景技术
近来，将由二氧化硅膜上形成的氮化硅膜构成的ON膜，以及由二氧化硅膜、氮化硅膜和二氧化硅膜按顺序构成的ONO膜用作半导体存储器件的存储单元。
在对于各个存储单元具有作为电荷存储部分的岛形浮栅的浮栅型非易失性半导体存储器(下文中简称为浮栅型存储器)中，将诸如ON膜、ONO膜等等的多层绝缘膜(下文中简称为多层绝缘膜)用作具有高介电常数和低泄漏电流的电容绝缘膜。在具有氮化硅膜作为电荷存储部分的SONOS型或者MNOS型的非易失性半导体存储器(下文中简称为SONOS型(MNOS型)存储器)中，将多层绝缘膜用作电荷存储部分的栅绝缘膜。
最近，对半导体存储器的小型化和高性能要求的趋势进一步加强，从而出现了下面的与形成多层绝缘膜有关的严重问题。
—生成氢的影响—
位于SONOS型存储器、MNOS型存储器等等中的ONO膜和ON膜的底层上的下层二氧化硅膜作为隧道氧化膜(tunnel oxide film)，并且需要很高的可靠性。因此，通常，在干氧化中，在1000℃或者更高的温度条件下，而在湿氧化中，在800℃或者更高的温度条件下，通过对硅表面的热氧化而形成下层二氧化硅膜。
然后，在下层二氧化硅膜上形成用作电荷存储部分的氮化硅膜。使用氨气和硅烷作为原料气、通过热CVD方法而进行沉积。除了需要较高的均匀性外，基于下面的原因，还将温度条件设定为700℃至900℃。
此处，对于SONOS型存储器，图36显示了使氮化硅膜置于高温下而导致的阈值(Vt)偏移与氮化硅膜的沉积温度之间关系的研究结果。此特征曲线表明氮化硅膜的沉积温度越高，Vt偏移量越小，从而产生较好的结果。这可能是由下列原因造成的。
当形成氮化硅膜时，从原料气体中生成大量的氢，并且在沉积氮化硅膜的同时进入下层二氧化硅膜中。同时，在氮化硅膜中也夹杂着大量的氢。此处，当形成ONO膜作为多层绝缘膜时，通过对氮化硅膜的表面进行进一步的热氧化而形成上层二氧化硅膜。然而，由于需要高温和长时间的热处理，使得夹杂在氮化硅膜中的氢得以扩散，并且进入下层二氧化硅膜。显然，氢进入下层二氧化硅膜导致恶化了下层二氧化硅膜的膜质量。
当氮化硅膜的沉积温度较高时，夹杂在氮化硅膜中的氢的量会减少。另外，在后面的处理中，通过扩散而进入到下层二氧化硅膜中的氢量减少，这减小了Vt偏移量。因此，需要在尽可能高的温度下形成氮化硅膜，以通过控制氢的生成而提高下层二氧化硅膜的膜质量并获得良好的Vt偏移。
对于浮栅型存储器，也存在相同的情况。由于需要较高的温度以形成多层绝缘膜，所以氢气通过浮栅而到达下层二氧化硅膜，导致恶化了用作隧道氧化膜的下层二氧化硅膜的质量。
—在高温下进行处理的影响—
如上所述，当形成包含用作电荷存储膜或介电膜的氮化硅膜的多层绝缘膜时，需要高温的温度条件，从而如下所述，阻止了的单元的小型化。
在具有多层绝缘膜的存储器中，例如，当通过LOCOS方法或者STI(浅沟槽隔离)方法形成单元隔离结构时，在衬底上注入杂质而形成阱之后，形成多层绝缘膜。然而，通过上述的高温处理，阱中的杂质发生热扩散，导致很难实现单元的小型化。
尤其是，在源极/漏极也用作内建位线的存储器中，当在形成多层绝缘膜之后形成源极/漏极，以避免由于高温处理而导致的杂质热扩散时，由于杂质的离子注入而在多层绝缘膜中形成缺陷，导致泄漏电流增加或者可靠性降低等问题。
如上所述，即使通过热CVD方法或者热氧化方法形成ON膜、ONO膜等等的多层绝缘膜，以试图进一步获得半导体存储器的小型化和高性能，也需要高温下的处理，从而阻止了单元的小型化。这造成了很难实现高性能的半导体存储器的现状。
发明内容
本发明致力于解决上述问题。本发明的一个目的是提供一种制造高可靠性的半导体器件和半导体存储器件的方法，其在低温下高质量地形成诸如ON膜、ONO膜等等的多层绝缘膜。
在经过深思熟虑之后，本发明的发明人设计了本发明的如下方面。
根据本发明的一种制造半导体器件的方法包括：形成下层二氧化硅膜的步骤；在下层二氧化硅膜上形成硅膜的步骤；以及通过等离子氮化方法在下层二氧化硅膜上形成氮化硅膜，对硅膜进行完全氮化的步骤，其中形成了至少包含下层二氧化硅膜和氮化硅膜的多层绝缘膜。
根据本发明的一种制造半导体器件的方法包括：通过等离子氮化方法形成氮化硅膜，对硅区域的表面进行氮化的步骤；通过等离子氧化方法同时对氮化硅膜的表面和硅区域与氮化硅膜的界面进行氧化，同时在所述表面上形成上层二氧化硅膜和在所述界面上形成下层二氧化硅膜的步骤，其中形成了由下层二氧化硅膜、氮化硅膜和上层二氧化硅膜构成的多层绝缘膜。
根据本发明的一种制造半导体器件的方法包括：形成下层二氧化硅膜的步骤；通过CVD方法在下层二氧化硅膜上形成氮化硅膜的步骤；通过等离子氧化方法对氮化硅膜的表面进行氧化的步骤，其中形成了由下层二氧化硅膜、氮化硅膜和上层二氧化硅膜构成的多层绝缘膜。
根据本发明的一种半导体存储器件包含存储单元，存储单元包括半导体衬底；在半导体衬底上形成的包含具有电荷俘获功能的氮化硅膜的绝缘膜；通过绝缘膜在半导体衬底上形成的栅极；以及在半导体衬底上形成的一对杂质扩散层，其中氮化硅膜是仅通过由微波激励实现的等离子氮化，或者包含等离子氮化的一系列处理而形成的均匀而致密的氮化硅膜。
根据本发明的一种半导体存储器件包括：半导体衬底；在半导体衬底上形成的栅绝缘膜；通过该绝缘膜而在半导体衬底上形成的具有电荷俘获功能的岛形浮栅；在浮栅上形成的介电膜；通过介电膜而在浮栅上形成的控制栅；在半导体衬底上形成的一对杂质扩散层，其中氮化硅膜是仅通过由微波激励实现的等离子氮化，或者包含等离子氮化的一系列处理而形成的均匀而致密的氮化硅膜。
附图说明
图1A至图1C是用于解释本发明的第一个方面的示意截面图；
图2A和图2B是用于解释本发明的第二个方面的示意截面图；
图3A和图3B是用于解释本发明的第三个方面的示意截面图；
图4A和图4B是示意截面图，按照工艺顺序显示了第一个实施例中制造包含内建位线型SONOS晶体管的半导体存储器件的方法；
图5A和图5B接着图4A和图4B，按照工艺顺序显示了在第一个实施例中之后，制造包含内建位线型SONOS晶体管的半导体存储器件的方法；
图6A和图6B接着图5A和图5B，按照工艺顺序显示了在第一个实施例中制造包含内建位线型SONOS晶体管的半导体存储器件的方法；
图7A和图7B接着图6A和图6B，按照工艺顺序显示了在第一个实施例中制造包含内建位线型SONOS晶体管的半导体存储器件的方法；
图8A和图8B接着图7A和图7B，按照工艺顺序显示了在第一个实施例中制造包含内建位线型SONOS晶体管的半导体存储器件的方法；
图9A和图9B接着图8A和图8B，按照工艺顺序显示了在第一个实施例中制造包含内建位线型SONOS晶体管的半导体存储器件的方法；
图10A和图10B接着图9A和图9B，按照工艺顺序显示了在第一个实施例中制造包含内建位线型SONOS晶体管的半导体存储器件的方法；
图11A和图11B接着图10A和图10B，按照工艺顺序显示了在第一个实施例中制造包含内建位线型SONOS晶体管的半导体存储器件的方法；
图12A和图12B接着图11A和图11B，按照工艺顺序显示了在第一个实施例中制造包含内建位线型SONOS晶体管的半导体存储器件的方法；
图13A和图13B接着图12A和图12B，按照工艺顺序显示了在第一个实施例中制造包含内建位线型SONOS晶体管的半导体存储器件的方法；
图14显示了具有用于各个实施例的径向线隙缝天线的等离子体处理器的示意结构；
图15A和图15B是示意截面图，按照工艺顺序显示了在第二个实施例中制造包含浮栅型晶体管的半导体存储器件的方法；
图16A和图16B接着图15A和图15B，按照工艺顺序显示了在第二个实施例中制造包含浮栅型晶体管的半导体存储器件的方法；
图17A和图17B接着图16A和图16B，按照工艺顺序显示了在第二个实施例中制造包含浮栅型晶体管的半导体存储器件的方法；
图18A和图18B接着图17A和图17B，按照工艺顺序显示了在第二个实施例中制造包含浮栅型晶体管的半导体存储器件的方法；
图19A和图19B接着图18A和图168之后，按照工艺顺序显示了在第二个实施例中制造包含浮栅型晶体管的半导体存储器件的方法；
图20接着图19A和图19B，按照工艺顺序显示了在第二个实施例中制造包含浮栅型晶体管的半导体存储器件的方法；
图21A和图21B接着图20，按照工艺顺序显示了在第二个实施例中制造包含浮栅型晶体管的半导体存储器件的方法；
图22A和图22B接着图21A和图21B，按照工艺顺序显示了在第二个实施例中制造包含浮栅型晶体管的半导体存储器件的方法；
图23A和图23B接着图22A和图22B，按照工艺顺序显示了在第二个实施例中制造包含浮栅型晶体管的半导体存储器件的方法；
图24A和图24B接着图23A和图23B，按照工艺顺序显示了在第二个实施例中制造包含浮栅型晶体管的半导体存储器件的方法；
图25A和图25B接着图24A和图24B，按照工艺顺序显示了在第二个实施例中制造包含浮栅型晶体管的半导体存储器件的方法；
图26A和图26B接着图25A和图25B，按照工艺顺序显示了在第二个实施例中制造包含浮栅型晶体管的半导体存储器件的方法；
图27A和图27B是示意截面图，按照工艺顺序显示了在第三个实施例中制造包含内建位线型SONOS晶体管的半导体存储器件的方法；
图28A和图28B接着图27A和图27B，按照工艺顺序显示了在第三个实施例中制造包含内建位线型SONOS晶体管的半导体存储器件的方法；
图29A和图29B接着图28A和图28B，按照工艺顺序显示了在第三个实施例中制造包含内建位线型SONOS晶体管的半导体存储器件的方法；
图30A和图30B接着图29A和图29B，按照工艺顺序显示了在第三个实施例中制造包含内建位线型SONOS晶体管的半导体存储器件的方法；
图31A和图31B接着图30A和图30B，按照工艺顺序显示了在第三个实施例中制造包含内建位线型SONOS晶体管的半导体存储器件的方法；
图32A和图32B接着图31A和图31B，按照工艺顺序显示了在第三个实施例中制造包含内建位线型SONOS晶体管的半导体存储器件的方法；
图33A和图33B接着图32A和图32B，按照工艺顺序显示了在第三个实施例中制造包含内建位线型SONOS晶体管的半导体存储器件的方法；
图34A和图34B接着图33A和图33B，按照工艺顺序显示了在第三个实施例中制造包含内建位线型SONOS晶体管的半导体存储器件的方法；
图35A和图35B接着图34A和图34B，按照工艺顺序显示了在第三个实施例中制造包含内建位线型SONOS晶体管的半导体存储器件的方法；
图36是氮化硅膜的沉积温度与将氮化硅膜置于高温下而导致的阈值(Vt)偏移之间关系的研究结果的特征曲线。
具体实施方式
—本发明的基本结构—
首先，对本发明的基本结构进行解释。
根据本发明，在整个制造处理中需要在低温条件下加热处理几分钟，具体而言，除了诸如RTA等等的在一分钟之内进行快速升温和快速降温的处理外，在600C或者更低的温度下制造半导体存储器件。考虑到上述处理，当形成氮化硅膜时，采用了使用由激发等离子体形成的氮基的氮化处理(等离子氮化方法)，而不是需要高温的CVD方法。更进一步，除了氮化硅膜以外，多层绝缘膜中的二氧化硅膜也是通过等离子氧化方法形成的。
等离子氮化方法是一种进行氮化处理的方法，其中，在除He、Ne、Ar、Kr、Xe和Rn中的一种或者多种惰性气体之外还包含含有氮原子的源气体的气氛中由微波激发等离子体，例如，除惰性气体之外还包含从NH3气、N2和H2的混合气以及N2气中所选择的一种，或者是NH3气和N2气的混合气，或者NH3气，N2和H2的混合气，从而生成氮基(N*基或者NH*基)。根据本方法，可以在大约200℃至600℃之间的低温下，获得致密和高质量的等离子氮化膜。应当注意，Ar和Kr适用于含有源气体的惰性气体；当使用Kr时，可以获得最佳质量的等离子氮化膜。另外，当使用包含氢的气体时，氧化速度较高。
等离子氧化方法是进行氧化处理的方法，在除He、Ne、Ar、Kr、Xe和Rn中的一种或者多种惰性气体之外还包含含有氧原子的源气体的气氛中由微波激发等离子体，例如，除惰性气体之外还包含从O2气、O2和H2的混合气以及H2O气中所选择的一种，或者是O2和H2O的混合气，或者是O2、H2和H2O气的混合气，从而生成氧基(O*基或者OH*基)。根据本方法，可以在大约200℃至600℃的低温下，获得致密和高质量的等离子氧化膜。应当注意，Ar和Kr是适于含有源气体的惰性气体；当使用Kr时，可以获得最佳质量的等离子氧化膜。另外，当使用包含氢的气体时，氧化速度较高。
然而，当采用等离子氮化方法和等离子氧化方法时会出现下面的问题。
通常，在制造半导体存储器时，在包含存储单元区域的整个表面上形成诸如ON膜、ONO膜等等的多层绝缘膜之后，去除外围电路中的多层绝缘膜，并且在外围电路区域中通过热氧化而形成栅绝缘膜。在此情况下，使用多层绝缘膜覆盖存储单元区域。与衬底表面的氧化速度相比，氮化硅膜的氧化速度大约为1/30或者更低。另外，氮化硅膜不会使O2通过，从而，仅稍微地增厚了多层绝缘膜中的上层二氧化硅膜。当形成作为栅绝缘膜的氮氧化膜时，也是相同的情况。因为氮化硅膜不会使N2O或者NO通过，所以对存储单元中的多层绝缘膜影响不大。
然而，当在外围电路区域中形成栅绝缘膜时，以及当使用上述的等离子氧化方法或者等离子氮化方法时，由于O*基或者OH*基极强的氧化能力，或者N*基或者NH*基极强的氮化能力，当形成作为栅绝缘膜的二氧化硅膜时，存储单元中的多层绝缘膜中的氮化硅膜被氧化，并且在形成作为栅绝缘膜的氮氧化硅膜时，多层绝缘膜中的二氧化硅膜被进一步氮化。例如，由多层绝缘膜中的氮化硅膜的氧化所形成的二氧化硅膜的生长速率大约是硅衬底的氧化所形成的二氧化硅膜的生长速率的0.8倍。因此，氮化硅膜被置换成了二氧化硅膜(或者二氧化硅膜被置换成了氮化硅膜)。
考虑到当使用等离子氮化方法或者等离子氧化方法在较低的温度下形成致密和高质量的多层绝缘膜时，能够通过等离子氮化方法成功地形成外围电路，尤其是其中的栅绝缘膜，而不会产生氢，也不会导致与多层绝缘膜有关的问题，所以，本发明的发明人设计了如下方面。
—第一个方面—
首先，对第一方面进行解释。图1A至图1C是用于解释第一个方面的示意图。其中，使用在存储单元区域中形成ONO膜并在外围电路区域中形成栅绝缘膜的实例进行解释。
首先，在本实施例中，如图1A所示，当在作为硅半导体衬底的存储单元区域，或者作为存储单元区域中的多晶硅膜或者非晶硅(a-Si)膜(例如，岛形浮栅)的硅区域101上形成下层二氧化硅膜102之后，通过(例如)热CVD方法在下层二氧化硅膜102上形成硅膜103。可以将多晶硅膜或者a-Si膜作为硅膜103。a-Si膜可以在575℃或更低的温度下，例如低至530℃的温度下生长。通常使用包含氢原子的硅烷作为原料气体。然而，由于硅烷不包含氨，所以几乎不生成氢。然而，需要形成膜厚度为5nm或者更厚的硅膜103，以防止产生由沉积不均匀所导致的“缝隙”。
然后，如图1B所示，通过上述的等离子氮化方法对硅膜103进行完全氮化，从而置换成氮化硅膜104。优选的是在530℃或者更低的的温度下，例如400℃的温度条件下进行处理。低温处理可防止氮化硅膜中的氢气释放并扩散到下层二氧化硅膜中。另外，仅生成N*基作为自由基，可以不使用氢作为原料气体而进行等离子体处理。
然后，如图1C所示，通过上述的等离子氧化方法对氮化硅膜104的表面层进行完全氧化，从而置换成上层二氧化硅膜105。从而形成了由下层二氧化硅膜102、氮化硅膜104和上层二氧化硅膜105构成的作为多层绝缘膜的ONO膜111。当形成上层二氧化硅膜105时，优选的是在530℃或者更低的的温度下，例如400℃的温度条件下进行处理。另外，仅生成O*基作为自由基，可以不使用氢作为原料气体而进行等离子体处理。
此时，通过上述的等离子氧化方法，在形成上层二氧化硅膜105的同时，在半导体衬底的外围电路区域中形成栅绝缘膜112。这使得热历史(heat history)更低，时间更短，从而使得元件更小。在此情况下，与在形成ONO膜之后形成外围电路区域中的栅绝缘膜的情况不同，在形成ONO膜111时(在已经形成下层二氧化硅膜102和氮化硅膜104的状态下)，通过用于形成上层二氧化硅膜105的等离子氧化而同时形成栅绝缘膜112。因此，不必考虑由于等离子氧化所造成的强氧化能力。
此处，尽管需要控制膜的厚度，但是因为上述各个膜的同时氧化不会过度地进行，所以不必考虑由于等离子氧化对上层二氧化硅膜105所造成的强氧化能力的影响。由于选择了合适的膜厚度，所以不必考虑自由基到达作为基础的下层二氧化硅膜102而导致的氧化。当形成上层二氧化硅膜105时，下层二氧化硅膜102和氮化硅膜104的总厚度优选的为15nm或者更厚。
—第二个方面—
下一步，对第二个方面进行解释。图2A和图2B是用于解释第二个方面的示意图。此处，使用在存储单元区域中形成ONO膜，而在外围电路区域中形成栅绝缘膜的实例来进行解释。
首先，如图2A所示，在本实施例中，通过上述的等离子氮化方法，对作为硅半导体衬底的存储单元区域，或者作为存储单元区域中的多晶硅膜或者a-Si膜(例如，岛形浮栅)的硅区域201的表面层进行完全氮化，从而形成氮化硅膜202。优选的是在530℃或者更低的温度下，例如400℃的温度条件下进行处理。低温处理可防止氮化硅膜中的氢释放并扩散到下层二氧化硅膜中。另外，仅生成N*基作为自由基，可以不使用氢作为原料气体而进行等离子体处理。
然后，如图2B所示，通过上述的等离子氧化方法对氮化硅膜202的表面层进行氧化。通过上述的等离子氮化方法形成厚度为15nm或更薄的氮化硅膜202，从而不仅对氮化硅膜202的表面层进行氧化，而且对硅区域201与氮化硅膜202的界面进行氧化。从而，形成由下层二氧化硅膜203、氮化硅膜202和上层二氧化硅膜204构成的作为多层绝缘膜的ONO膜211。当形成下层二氧化硅膜203和上层二氧化硅膜204时，优选的是在530℃或更低的温度下，例如400℃的温度条件下进行处理。另外，仅生成O*基作为自由基，可以不使用氢作为原料气体而进行等离子体处理。
此时，与第一个实施例相似，通过上述的等离子氧化方法，在形成下层二氧化硅膜203和上层二氧化硅膜204的同时，在半导体衬底的外围电路区域中形成栅绝缘膜212。这使得热历史更低，时间更短，从而使得元件更小。在此情况下，与在形成ONO膜之后形成外围电路区域中的栅绝缘膜的情况不同，在形成ONO膜211时(在已经形成氮化硅膜202的状态下)，通过用于形成下层二氧化硅膜203和上层二氧化硅膜204的等离子氧化而同时形成栅绝缘膜212。因此，可以利用由等离子氧化所形成的强氧化能力。
在本实施例中，当形成ONO膜时，不使用CVD方法而直接由硅形成氮化膜和氧化膜。因此，可以形成具有低泄漏电流和很高质量的ONO膜。
—第三个方面—
下一步，对第三个方面进行解释。图3A和图3B是用于解释第三个方面的示意图。此处，同样使用在存储单元区域中形成ONO膜，而在外围电路区域中形成栅绝缘膜的实例来进行解释。
首先，如图3A所示，在本实施例中，当在作为硅半导体衬底的存储单元区域，或者作为存储单元区域中的多晶硅膜或者a-Si膜(例如，岛形浮栅)的硅区域301上形成下层二氧化硅膜302之后，通过(例如)热CVD方法或者等离子体CVD方法等等在下层二氧化硅膜302上形成氮化硅膜303。由CVD方法形成的氮化硅膜包含很多晶格缺陷，因此，其适用于电荷存储膜。
然后，如图3B所示，通过上述的等离子氧化方法，对氮化硅膜303的表面层进行氧化，从而置换为上层二氧化硅膜304。从而，形成了由下层二氧化硅膜302、氮化硅膜303和上层二氧化硅膜304构成的作为多层绝缘膜的ONO膜311。当形成上层二氧化硅膜304时，优选的是在530℃或更低的温度下，例如400℃的温度条件下进行处理。另外，仅生成O*基作为自由基，可以不使用氢作为原料气体而进行等离子体处理。
此时，通过上述的等离子氧化方法，在形成上层二氧化硅膜304的同时，在半导体衬底的外围电路区域中形成栅绝缘膜312。这使得热历史更低，时间更短，从而使得元件更小。在此情况下，与在形成ONO膜之后形成外围电路区域中的栅绝缘膜的情况不同，在形成ONO膜311时(在已经形成下层二氧化硅膜302和氮化硅膜303的状态下)，通过用于形成上层二氧化硅膜304的等离子氧化而同时形成栅绝缘膜312。因此，可以利用由等离子氧化所形成的强氧化能力。
—具体实施例—
下面基于本发明的上述基本结构对具体实施例进行解释。
—第一个实施例—
在本实施例中，对具有内建位线型SONOS结构的半导体存储器件进行解释。为方便起见，通过其制造方法对该半导体存储器件的结构进行解释。
本半导体存储器件的结构为：存储单元区域中的SONOS晶体管为平面型，在外围电路区域中形成CMOS晶体管。
图4A至图13B是示意截面图，按照工艺顺序显示了在这个实施例中制造包含内建位线型SONOS晶体管的半导体存储器件的方法。其中，各个图中的A表示的是存储单元区域(核心区域)，而B表示的是外围电路区域。A的左侧对应于与栅极(字线)平行的横截面(X截面)，A的右侧对应于与栅极(字线)垂直的横截面(Y截面)。
首先，如图4A和图4B所示，在外围电路区域12中形成单元隔离结构，以划分单元活动区域。
此处，通过所谓的STI(Shallow Trench Isolation，浅沟槽隔离)方法，在p型硅半导体衬底1的外围电路区域12的单元隔离区域中形成沟槽。另外，使用绝缘体对沟槽进行填充而形成STI单元隔离结构2，从而划分单元活动区域。顺便提及，由于本实施例中公布的是平面型存储器，所以在核心区域没有形成单元隔离结构。
然后，在外围电路区域12中形成阱3、4和5。
具体而言，在n型区域中，仅将诸如磷(P)、砷(As)等等的n型杂质离子注入到外围电路区域12的n型区域中，并且通过退火处理使杂质热扩散，以在n型区域中形成n阱3。另一方面，在p型区域中，仅将诸如磷(P)、砷(As)等等的n型杂质离子较深地注入到外围电路区域12的p型区域中，而与n型杂质相比，较浅地注入诸如硼(B)等的p型杂质离子。然后，通过退火处理使杂质热扩散，以形成较深的n阱4并在n阱4中形成p阱5，从而在p型区域中形成三阱结构。
然后，在半导体衬底1的核心区域11中形成位线扩散层6。
具体而言，通过光刻而形成位线形状的抗蚀剂掩模(未显示)，并且将其作为掩模，进行n型杂质的离子注入，在本实施例中，n型杂质为砷(As)。此处，离子注入的剂量为2.0×1014(/cm2)或者更高，以降低位线电阻。通过这些处理，形成了也作为源极/漏极的位线扩散层6。
然后，在通过灰化处理等等而去除抗蚀剂掩模之后，形成仅覆盖外围电路区域12的p型区域的抗蚀剂掩模(未显示)。另外，将其作为掩模，进行作为阈值调节的硼(B)离子注入(参见标号41)。顺便提及，此离子注入不限于p型区域，而可以用于n型区域。
然后，在通过灰化处理等等而去除抗蚀剂掩模，并且通过HF处理而露出核心区域11和外围电路区域12中各个单元活动区域的硅表面之后，形成作为多层绝缘膜的ONO膜。
此处，通过微波激励而使用等离子氧化方法和等离子氮化方法来形成ONO膜。
具体而言，如图14所示，将具有径向线隙缝天线的等离子处理器用于等离子氧化和氮化。此等离子体处理器1000包括与聚集工具1001相连的闸阀1002；处理室1005，其中，处理室1005能够容纳一个基座，在基座上安装所要进行处理的物体(在本实施例中为半导体衬底1)，并且基座具有冷却套管1003，用于在进行等离子体处理时对所处理的物体进行冷却；与处理室1005相连的高真空泵1006；微波供应源1010；天线部件1020；与天线部件1020一起构成离子涂镀设备的偏压高频电源1007和匹配箱1008；具有供气环路1031、1041的供气系统1030、1040；以及用于控制所要处理物体的温度的温度控制部分1050。
微波供应源1010由(例如)磁控管构成，通常能够生成2.45GHz的微波(例如，5kW)。然后通过波型转换器1012将微波的传输波型转换为TM、TE、TEM等等。
天线部件1020具有温度调节板1022、安装部分1023和介电板。将温度调节板1022连接到温度控制单元1021，而安装部分1023容纳波长缩短材料1024和与微波缩短材料1024接触的槽隙电极(slot electrode)(未显示)。将此槽隙电极称为径向线隙缝天线(radial line slotantenna，RLSA)或者超高效率平面天线。然而，在本实施例中，可以使用不同类型的天线，例如，单层波导平面天线、介电基板平行板隙缝天线阵等等。
如图5A和图5B所示，在使用上述结构的等离子体处理器形成本实施例的ONO膜时，首先通过等离子氧化方法在单元活动区域的硅表面上形成下层二氧化硅膜21。
具体而言，使用包含Ar和O2但不包含氢的源气体，通过在450℃的温度条件下，使用3.5kW的微波对源气体进行照射而生成氧基(O*)，进行氧化处理，从而形成下层二氧化硅膜21。应当注意，可以使用热氧化方法或者CVD氧化方法而不是等离子氧化方法而形成下层二氧化硅膜。
然后，如图6A和图6B所示，使用SiH4为原料气体，在530℃的温度条件下，通过热CVD方法在下层二氧化硅膜21上形成大约9nm厚的非晶硅(a-Si)膜31。此处，可以形成多晶硅膜而不是a-Si膜。
下一步，如图7A和图7B所示，通过等离子氮化方法对a-Si膜31进行完全氮化，从而在下层二氧化硅膜21上形成氮化硅膜22。
具体而言，使用包含N2和Ar但不包含氢的源气体，通过在450℃的温度条件下，使用3.5kW的微波对源气体进行照射而生成氮基(N*)，从而进行氮化处理。膜厚度大约为9nm的a-Si膜31被完全氮化，从而置换为厚度大约为18nm的氮化硅膜22。
然后，通过等离子氧化方法对氮化硅膜22的表面层进行氧化，以形成上层二氧化硅膜。在本实施例中，通过等离子氧化，在核心区域11中形成上层二氧化硅膜的同时，分别在外围电路区域12中形成栅绝缘膜。
具体而言，如图8A和8B所示，仅在核心区域11上覆盖抗蚀剂掩模(未显示)，并且将其作为掩模，通过干蚀刻而去除在外围电路区域12中所形成的氮化硅膜22。然后，通过HF处理而去除在外围电路区域12中所形成的下层二氧化硅膜21，从而露出外围电路区域12中的半导体衬底1的表面。
然后，如图9A和图9B所示，在通过灰化处理或者类似的处理而去除抗蚀剂掩模之后，使用包含Ar和O2但不包含氢的源气体，通过在450℃的温度条件下，使用3.5kW的微波对源气体进行照射而生成氧基(O*)，进行氧化处理。通过对核心区域11中的氮化硅膜22的表面层进行氧化而形成二氧化硅膜30。同时，在外围电路区域12中，形成了膜厚度大约为8nm的二氧化硅膜32。
然后，如图10A和图10B所示，在外围电路区域12中形成用于形成薄栅绝缘膜的部分，即仅露出n型区域的抗蚀剂掩模(未显示)。将其作为掩模而进行HF处理，从而去除n型区域中的二氧化硅膜32。
然后，如图11A和11B所示，在通过灰化处理或者类似处理而去除抗蚀剂掩模之后，使用上述的等离子氧化方法进行氧化处理，从而在露出的半导体衬底1的表面上，形成膜厚度大约为7nm的二氧化硅膜。此时，在核心区域11中，氮化硅膜22的表面层被进一步氧化，从而置换为二氧化硅膜，结果，形成了膜厚度大约为10nm的上层二氧化硅膜23。同时，在外围电路区域12中，在n型区域中形成了膜厚度大约为7nm的薄栅绝缘膜24。另外，在上述8nm膜厚的等离子氧化(二氧化硅膜32)之后，通过大约7nm膜厚的等离子氧化，在p型区域中形成膜厚度大约为13nm的栅绝缘膜25。
从而，在核心区域11中，ONO膜7具有通过等离子氧化形成的膜厚度大约为8nm的下层二氧化硅膜21；通过等离子氮化形成的膜厚度大约为8nm的氮化硅膜22，其作为电荷存储膜，且其表面层由等离子氧化两次削减；以及通过等离子氧化形成的上层二氧化硅膜23。另一方面，在外围电路区域12中，分别在n型区域中形成膜厚度大约为8nm的薄栅绝缘膜24，在p型区域中形成膜厚度大约为13nm的栅绝缘膜25。
然后，如图12A和图12B所示，通过CVD方法在核心区域11和外围电路区域12的整个表面上形成多晶硅膜33。
然后，如图13A和图13B所示，通过光刻，然后干蚀刻，在多晶硅膜33上形成图案，从而分别在核心区域11、外围电路区域12的n型区域和p型区域中形成栅极8。此时，核心区域11中的这些栅极8大致垂直地与位线扩散层6交叉。
然后，仅在外围电路区域12中形成源极/漏极9和10。
具体而言，将n型杂质离子注入到n型区域中栅极8两侧的半导体衬底1的表面，以形成外延区26。同时，在p型区域中，将p型杂质离子注入到栅极8两侧的半导体衬底1的表面，以形成外延区27。
下一步，在通过CVD方法在整个表面上沉积二氧化硅膜之后，对该二氧化硅膜的整个表面进行各向异性蚀刻(深蚀刻，etch back)，以仅在各个栅极8的两侧留下二氧化硅膜，从而形成侧壁28。
然后，在n型区域中，将n型杂质离子注入到栅极8和侧壁28两侧的半导体衬底1的表面中，以形成深源极/漏极9，其部分地与外延区26重叠。同时，在p型区域中，将p型杂质离子注入到栅极8和侧壁28两侧的半导体衬底1的表面中，以形成深源极/漏极10，其部分地与外延区27重叠。此时，可以露出源极/漏极9和10的表面，以通过硅化处理而在源极/漏极9和10上、以及外围电路区域12的栅极8上形成硅化层。
然后，形成覆盖整个表面、接触孔、通孔、各种类型的配线层等等的多层层间绝缘，并且在顶层形成保护绝缘层(均未显示)，从而在半导体衬底1上形成了许多具有包含SONOS型存储单元和CMOS晶体管的外围电路的半导体存储器件。然后，通过对上述器件进行分离和封装，可以制造单独的半导体存储器件。
如上所述，根据本发明，在低温下形成高质量的作为电荷存储膜的ONO膜7，另外，在形成ONO膜7时，成功地在外围电路中形成了栅绝缘膜24和25。这使得能够以高质量和低成本而实现SONOS型的半导体存储器件。
—第二个实施例—
在本实施例中，对浮栅型半导体存储器件进行描述。为方便起见，通过其制造方法对该半导体存储器件的结构进行解释。
在存储单元区域中形成浮栅型晶体管，而在外围电路区域中形成CMOS晶体管。
图15A至图26B是示意截面图，按照工艺顺序显示了在第二个实施例中制造包含浮栅型晶体管的半导体存储器件的方法。应当注意，为了方便，用相同的标号表示与第一个实施例相同或者类似的部分。此处，除了图20以外，其他各个图中的A部分显示的是存储单元区域(核心区域)，而B部分显示的是外围电路部分。A部分的左侧对应于与栅极(字线)平行的截面(X截面)，A部分的右侧对应于与栅极(字线)垂直的截面(Y截面)。图20对应于X截面。
首先，如图15A和图15B所示，分别在核心区域11和外围电路区域12中形成单元隔离结构，以划分单元活动区域。
此处，通过所谓的STI(浅沟槽隔离)方法，在p型硅半导体衬底1的核心区域11和外围电路区域12的单元隔离区域中形成沟槽。另外，通过使用绝缘体对沟槽进行填充而形成STI单元隔离结构2，从而划分单元活动区域。
然后，在外围电路区域12中形成阱3、4和5。
具体而言，在n型区域中，仅将诸如磷(P)、砷(As)等等的n型杂质离子注入到外围电路区域12的n型区域中，并且通过退火处理使杂质热扩散，以在n型区域中形成n阱3。另一方面，在p型区域中，仅将诸如磷(P)、砷(As)等等的n型杂质离子较深地注入到外围电路区域12的p型区域，与n型杂质相比，对诸如硼(B)等的p型杂质进行较浅的离子注入。然后，通过退火处理使杂质热扩散，以形成较深的n阱4并在n阱4中形成p阱5，从而在p型区域中形成三阱结构。
然后，形成仅覆盖外围电路区域12的p型区域的抗蚀剂掩模(未显示)。另外，将其作为掩模，进行用于阈值调节的硼(B)离子注入(参见标号41)。顺便提及，此离子注入不限于p型区域，而且可以用于n型区域。
然后，如图16A和图16B所示，在通过灰化处理或者类似处理而去除抗蚀剂掩模之后，通过HF处理而露出核心区域11和外围电路区域12中各个单元活动区域的硅表面。然后，通过热氧化而在各个单元活动区域中形成膜厚度大约为10nm的隧道氧化膜42。为了降低温度，可以使用上述的等离子氧化方法而不是热氧化方法来形成隧道氧化膜。
然后，如图17A和图17B所示，将SiH4和PH3作为原料气体，在530℃的温度条件下，使用热CVD方法，整体地沉积一层通过掺磷(P)而形成的非晶硅(a-Si)，膜厚度大约为90nm。
然后，如图18A和图18B所示，通过光刻，然后干蚀刻，在a-Si膜43上形成图案，以形成浮栅44，这些浮栅44分别在垂直于下面所述的字线的方向上划分。同时，在外围电路区域12中，整体地保留了a-Si膜43。
然后，形成多层绝缘膜的ONO膜，作为介电膜。
首先，如图19A和图19B所示，使用上述的等离子氮化方法形成氮化硅膜45。
具体而言，与第一个实施例的情况相同，使用图14所示的具有径向线隙缝天线的等离子体处理器，并且使用包含Ar和N2但不包含氢的源气体，在450℃的温度条件下，使用3.5kW的微波对源气体进行照射而生成氮基(N*)，进行氮化处理，以形成膜厚度大约为12nm的氮化硅膜45。
然后，如图20所示，使用上述的等离子氧化方法，在氮化硅膜45的上面和下面同时形成下层二氧化硅膜46和上层二氧化硅膜47。
具体而言，使用包含Ar和O2但不包含氢的源气体，在450℃的温度条件下，使用3.5kW的微波对源气体进行照射而生成氧基(O*)，从而进行氧化处理。通过把a-Si膜43与氮化硅膜45面对的厚度大约为4nm的界面置换为氧化膜而形成下层二氧化硅膜46。同时，通过把氮化硅膜45的厚度大约为5nm的上层置换为氧化膜而形成上层二氧化硅膜47。此时，在核心区域11中形成了ONO膜51，其包括浮栅44上的厚度大约为4nm的下层二氧化硅膜46，浮栅44的膜厚度由上述的等离子氮化和等离子氧化处理而降低为大约81nm；氮化硅膜45，其膜厚度降低到大约6nm；以及厚度大约为4nm的上层二氧化硅膜47。应当注意，为方便起见，在图21A至图26B，将三层45、46和47简化显示为单层ONO膜51。
然后，如图21A和图21B所示，通过干蚀刻而去除外围电路区域12中的ONO膜51和a-Si膜43。另外，通过HF处理而露出外围电路区域12中的单元活动区域的硅表面。
然后，如图22A和图22B所示，对外围电路区域12中的单元活动区域的硅表面进行热氧化，以形成厚度大约为8nm的二氧化硅膜48。此时，热氧化方法的氧化能力不是很大，可以忽略核心区域11中ONO膜51的氧化。
然后，如图23A和图23B所示，通过HF处理，去除用于形成外围电路区域12中的薄栅绝缘膜的部分，在本例中为n型区域中的二氧化硅膜48。
然后，如图24A和图24B所示，进行热氧化，以在外围电路区域12的n型和p型区域的硅表面上形成厚度大约为7nm的二氧化硅膜。在n型区域中形成厚度大约为10nm的薄栅绝缘膜49。另外，在进行上述的膜厚度为8nm的热氧化之后，进行膜厚度大约为10nm的热氧化，使得在p型区域中形成厚度大约为16nm的栅绝缘膜50。
然后，如图25A和图25B所示，在通过CVD方法在整个表面上沉积一层a-Si膜52之后，如图26A和图26B所示，通过光刻，然后干蚀刻，在a-Si膜52(以及核心区域11中的a-Si膜43)上形成图案。在核心区域11中，形成控制栅53，其作为字线，通过作为介电膜的ONO膜51而与浮栅44进行电容耦合。在外围电路区域12中，形成作为CMOS晶体管一部分的栅极54。此时，通过对a-Si膜52进行干蚀刻，在形成控制栅53的同时，去除控制栅53从浮栅44中凸出的部分。
然后，仅在核心区域1 1中形成外延区81。
具体而言，将n型杂质离子注入到控制栅53两侧的半导体衬底1的表面，以形成外延区81。
然后，仅在外围电路区域12中形成外延区26和27。
具体而言，在n型区域中，将n型杂质离子注入到栅极54两侧的半导体衬底1的表面，以形成外延区26。同时，在p型区域中，将p型杂质离子注入到栅极54两侧的半导体衬底1的表面，以形成外延区27。
下一步，在通过CVD方法在整个表面上沉积一层二氧化硅膜之后，对该二氧化硅膜的整个表面进行各向异性蚀刻(深蚀刻)，以仅在各个栅极54的两侧留下二氧化硅膜，从而形成侧壁28。
然后，在核心区域11中，将n型杂质离子注入到控制栅53和侧壁28两侧的半导体衬底1的表面中，以形成源极/漏极82，其部分地与外延区81重叠。
然后，在外围电路区域12中，在n型区域中，将n型杂质离子注入到栅极54和侧壁28两侧的半导体衬底1的表面中，以形成深源极/漏极9，其部分地与外延区26重叠。同时，在p型区域中，将p型杂质离子注入到栅极54和侧壁28两侧的半导体衬底1的表面中，以形成深源极/漏极10，其部分地与外延区27重叠。此时，可以露出源极/漏极9和10的表面，以通过硅化处理，在源极/漏极9和10上、以及外围电路区域12的栅极54上形成硅化层。
然后，形成覆盖整个表面、接触孔、通孔、各种类型的配线层等等的多层层间绝缘，并且在顶层形成保护绝缘膜(均未显示)，从而在半导体衬底1上形成了许多具有包含浮栅型存储单元和CMOS晶体管的外围电路的半导体存储器件。然后，通过对上述器件进行分离和封装，可以制造单独的半导体存储器件。
如上所述，根据本实施例，在低温下形成高质量的作为介电膜的ONO膜51，另外，同时形成氮化硅膜上面和下面的二氧化硅膜。这减少了处理的次数，并使得能够实现高可靠性和低成本的浮栅型半导体存储器件。
—第三个实施例—
在本实施例中，对具有内建位线型SONOS结构的半导体存储器件进行描述。为方便起见，通过其制造方法对该半导体存储器件的结构进行解释。
本半导体存储器件的结构为：存储单元区域中的SONOS晶体管为平面型，在外围电路区域中形成有CMOS晶体管。
图27A至图35B是示意截面图，按照工艺顺序显示了在第三个实施例中制造包含内建位线型SONOS晶体管的半导体存储器件的方法。应当注意，为了方便，用相同的标号指示与第一个实施例相同或者类似的部分。此处，各个图中的A部分显示的是存储单元区域(核心区域)，而B部分显示的是外围电路区域。A部分的左侧对应于与栅极(字线)平行的截面(X截面)，A部分的右侧对应于与栅极(字线)垂直的截面(Y截面)。
首先，如图27A和图27B所示，在外围电路区域12中形成阱3、4和5。
具体而言，在n型区域中，仅将诸如磷(P)、砷(As)等等的n型杂质离子注入到外围电路区域12的n型区域中，并且通过退火处理使杂质热扩散，以在n型区域中形成n阱3。另一方面，在p型区域中，仅将诸如磷(P)、砷(As)等等的n型杂质离子较深地注入到外围电路区域12的p型区域中，与n型杂质相比，将诸如硼(B)等的p型杂质进行较浅的离子注入。然后，通过退火处理使杂质热扩散，以形成较深的n阱4并在n阱4中形成p阱5，从而在p型区域中形成三阱结构。
然后，在外围电路区域12中形成单元隔离结构，以划分单元活动区域。
此处，通过所谓的LOCOS方法，在p型硅半导体衬底1的外围电路区域12的单元隔离区域中形成场效氧化膜(field oxide film)61，以划分单元活动区域。顺便提及，由于在本实施例中对平面型存储器进行解释，所以在核心区域没有形成单元隔离结构。
然后，形成仅覆盖外围电路区域12的p型区域的抗蚀剂掩模(未显示)。另外，将其作为掩模，进行用于阈值调节的硼(B)离子注入(如标号41所示)。顺便提及，此离子注入不限于p型区域，而可以用于n型区域。
然后，在半导体衬底1的核心区域11中形成位线扩散层6。
具体而言，通过光刻而形成位线形状的抗蚀剂掩模(未显示)，并且将其作为掩模，进行n型杂质的离子注入，在本实施例中，n型杂质为砷(As)。此处，离子注入的剂量为2.0×1014(/cm2)或者更高，以降低位线电阻。通过这些处理，形成了也作为源极/漏极的位线扩散层6。
然后，在通过灰化处理等等而去除抗蚀剂掩模，并且通过HF处理而露出核心区域11和外围电路区域12中各个单元活动区域的硅表面之后，形成作为多层绝缘膜的ONO膜。
具体而言，如图28A和图28B所示，通过上述的等离子氧化方法而在单元活动区域的硅表面上形成下层二氧化硅膜62。
具体而言，使用如图14所示的具有径向线隙缝天线的等离子体处理器，并且使用包含Ar和O2但不包含氢的源气体，在450℃的温度条件下，使用3.5kW的微波对源气体进行照射而生成氧基(O*)，进行氧化处理，从而形成下层二氧化硅膜62。当使用等离子氧化方法而不是热氧化方法而形成下层二氧化硅膜62时，可以在低温下形成致密的膜，从而控制位线扩散层6的杂质扩散。
然后，如图29A和图29B所示，通过热CVD方法而在下层二氧化硅膜62上形成氮化硅膜63。
具体而言，在730℃的温度条件下，使用SiH2Cl2和NH3作为原料气体，通过热CVD方法沉积一层厚度大约为15nm的氮化硅膜63。此处，使用热CVD而不是等离子氮化，可以形成适用于SONOS型存储单元的作为具有许多陷阱(trap)的电荷存储膜的氮化硅膜。
然后，如图30A和图30B所示，仅在核心区域11上覆盖抗蚀剂掩模(未显示)，并且将其作为掩模，通过干蚀刻而去除在外围电路区域12中形成的氮化硅膜63。然后，通过HF处理而去除在外围电路区域12中形成的下层二氧化硅膜62，从而露出外围电路区域12中的半导体衬底1的表面。
然后，在通过灰化处理或者类似的处理而去除抗蚀剂掩模之后，通过等离子氧化方法而在核心区域11中形成上层二氧化硅膜64，在外围电路区域12中形成栅绝缘膜24和25。
具体而言，如图31A和图31B所示，使用包含Ar和O2但不包含氢的源气体，在450℃的温度条件下，使用3.5kW的微波对源气体进行照射而生成氧基(O*)，进行氧化处理。通过对核心区域11中的氮化硅膜63的表面层进行氧化而形成二氧化硅膜70。同时，在外围电路区域12中形成膜厚度大约为8nm的二氧化硅膜32。
然后，如图32A和图32B所示，在外围电路区域12中形成用于形成薄栅绝缘膜的部分，即仅露出n型区域的抗蚀剂掩模(未显示)。将其作为掩模进行HF处理，从而去除n型区域中的二氧化硅膜32。
然后，如图33A和图33B所示，在通过灰化处理或者类似处理而去除抗蚀剂掩模之后，使用上述的等离子氧化方法进行氧化处理，从而在露出的半导体衬底1上形成膜厚度大约为7nm的二氧化硅膜。此时，在核心区域11中，氮化硅膜63的表面层被进一步氧化，从而被取代为二氧化硅膜，结果，形成了膜厚度大约为10nm的上层二氧化硅膜64。同时，在外围电路区域12中，在n型区域中形成膜厚度大约为7nm的薄栅绝缘膜24。另外，在p型区域中，在上述的膜厚度大约为8nm的等离子氧化之后，进行膜厚度大约为7nm的等离子氧化处理，从而形成膜厚度大约为13nm的栅绝缘膜25。
在核心区域11中形成了ONO膜71，其包括通过等离子氧化形成的膜厚度大约为8nm的下层二氧化硅膜62；通过热CVD形成的膜厚度大约为10nm的氮化硅膜63，其作为电荷存储膜，且其表面层由等离子氧化两次削减；以及通过等离子氧化形成的上层二氧化硅膜64。另一方面，在外围电路区域12中，分别在n型区域中形成膜厚度大约为8nm的薄栅绝缘膜24，在p型区域中形成膜厚度大约为13nm的栅绝缘膜25。
然后，如图34A和图34B所示，在核心区域11和外围电路区域12的整个表面上，通过CVD方法，首先形成多晶硅膜33，然后形成硅化钨膜72。
然后，如图35A和图35B所示，通过光刻，然后干蚀刻，在多晶硅膜33和硅化钨膜72上形成图案，从而分别在核心区域11、外围电路区域12的n型区域和p型区域中形成栅极73。此时，核心区域11中的这些栅极73大致垂直地与位线扩散层6交叉。
然后，仅在外围电路区域12中形成源极/漏极9和10。
具体而言，将n型杂质离子注入到n型区域的栅极73两侧的半导体衬底1的表面中，以形成外延区26。同时，在p型区域中，将p型杂质离子注入到栅极73两侧的半导体衬底1的表面中，以形成外延区27。
下一步，在通过CVD方法在整个表面上沉积一层二氧化硅膜之后，对二氧化硅膜的整个表面进行各向异性蚀刻(深蚀刻)，以仅在各个栅极73的两侧留下二氧化硅膜，从而形成侧壁28。
然后，在n型区域中，将n型杂质离子注入到栅极73和侧壁28两侧的半导体衬底1的表面中，以形成深源极/漏极9，其部分地与外延区26重叠。同时，在p型区域中，将p型杂质离子注入到栅极73和侧壁28两侧的半导体衬底1的表面中，以形成深源极/漏极10，其部分地与外延区27重叠。
然后，形成覆盖整个表面、接触孔、通孔、各种类型的配线层等等的多层层间绝缘，并且在顶层形成保护绝缘膜(均未显示)，从而在半导体衬底1上形成了许多具有包含SONOS型存储单元和CMOS晶体管的外围电路的半导体存储器件。然后，通过对上述器件进行分离和封装，可以制造单独的半导体存储器件。
如上所述，根据本实施例，高质量地形成了作为电荷存储膜的ONO膜71，同时保持了高的电荷存储功能，另外，与ONO膜71同时形成了外围电路中的栅绝缘膜。这使得可以实现高可靠性和低成本的SONOS型半导体存储器件。
应当注意，本发明不局限于上述的实施例。例如，在如上所述的实施例中，将ONO膜解释为多层绝缘膜；然而，该实施例也适用于由二氧化硅膜上的氮化硅膜构成的ON膜。例如，在此情况下认为，在通过上述的等离子氧化方法形成二氧化硅膜之后，沉积一层硅膜，并且通过上述的等离子氮化方法对该硅膜进行完全氮化，从而形成氮化硅膜。同时认为，在通过CVD方法或者类似的方法形成二氧化硅膜之后，对二氧化硅膜的表面层进行完全氮化，以形成氮化硅膜。
根据本发明，能够在低温下形成高质量的诸如ON膜、ONO膜等等的多层绝缘膜，而不会生成氢，能够实现高可靠性的半导体存储器件。
上述的实施例仅仅是示例性，不是限制性的。在权利要求所限定的范围内可以有各种变化。在不脱离本发明实旨或者根本特征的情况下，本发明可以实施为其它的具体形式。

Claims (38)

1、一种制造半导体器件的方法，包括：
形成下层二氧化硅膜的步骤；
在下层二氧化硅膜上形成硅膜的步骤；
通过等离子氮化方法在下层二氧化硅膜上形成氮化硅膜，使硅膜完全氮化的步骤，其中
形成了至少包含所述下层二氧化硅膜和氮化硅膜的多层绝缘膜。
2、根据权利要求1的制造半导体器件的方法，还包括：
通过等离子氧化方法形成上层二氧化硅膜，对氮化硅膜的表面进行氧化的步骤，其中
形成了至少包含所述下层二氧化硅膜、氮化硅膜和上层二氧化硅膜的多层绝缘膜。
3、根据权利要求1的制造半导体器件的方法，其中
在700℃或者更低的温度条件下形成硅膜。
4、根据权利要求1的制造半导体器件的方法，其中
氮化硅膜是存储单元的电荷存储膜。
5、根据权利要求2的制造半导体器件的方法，其中
所述的多层绝缘膜形成为存储单元中的浮栅和控制栅之间的介电膜。
6、根据权利要求2的制造半导体器件的方法，其中
通过等离子氧化方法，与所述上层二氧化硅膜同时地在外围电路区域中形成栅绝缘膜。
7、根据权利要求1的制造半导体器件的方法，其中
硅膜的膜厚度为5nm或者更厚。
8、根据权利要求1的制造半导体器件的方法，其中
通过进行氮化处理而形成氮化硅膜，在氮化处理中，在包含氮的源气体的气氛中由微波激励等离子体，从而生成氮基。
9、根据权利要求8的制造半导体器件的方法，其中
源气体不包含氢。
10、根据权利要求2的制造半导体器件的方法，其中
通过进行氧化处理而形成上层二氧化硅膜，在氧化处理中，在包含氧的源气体的气氛中由微波激励等离子体，从而生成氧基。
11、根据权利要求10的制造半导体器件的方法，其中
源气体不包含氢。
12、一种制造半导体器件的方法，包括：
通过等离子氮化方法而形成氮化硅膜，对硅区域的表面进行氮化的步骤；以及
使用等离子氧化方法同时对氮化硅膜的表面和硅区域表面与氮化硅膜的界面进行氧化，同时在所述的表面上形成上层二氧化硅膜并在所述的界面上形成下层二氧化硅膜的步骤，其中
形成了由下层二氧化硅膜、氮化硅膜和上层二氧化硅膜构成的多层绝缘膜。
13、根据权利要求12的制造半导体器件的方法，其中
所述硅区域是在各个存储单元中形成的岛形浮栅，而所述多层绝缘膜是位于存储单元中的浮栅和控制栅之间的介电膜。
14、根据权利要求12的制造半导体器件的方法，其中
所述硅区域是半导体衬底，而所述多层绝缘膜是存储单元的电荷存储膜，并且该方法还包括：
在形成多层绝缘膜之后，在多层绝缘膜上形成栅极的步骤。
15、根据权利要求12的制造半导体器件的方法，其中
通过等离子氧化方法，与所述二氧化硅膜同时地在外围电路区域中形成栅绝缘膜。
16、根据权利要求12的制造半导体器件的方法，其中
通过等离子氮化方法所形成的氮化硅膜的膜厚度为15nm或者更薄。
17、根据权利要求12的制造半导体器件的方法，其中
通过进行氮化处理而形成氮化硅膜，在氮化处理中，在包含氮气的源气体的气氛中由微波激励等离子体，从而生成氮基。
18、根据权利要求17的制造半导体器件的方法，其中
源气体不包含氢。
19、根据权利要求12的制造半导体器件的方法，其中
通过进行氧化处理而形成上层二氧化硅膜，在氧化处理中，在包含氧的源气体的气氛中由微波激励等离子体，从而生成氧基。
20、根据权利要求19的制造半导体器件的方法，其中
源气体不包含氢。
21、一种制造半导体器件的方法，包括：
形成下层二氧化硅膜的步骤；
通过CVD方法在下层二氧化硅膜上形成氮化硅膜的步骤；
通过等离子氧化方法对氮化硅膜的表面进行氧化的步骤，其中
形成了由下层二氧化硅膜、氮化硅膜和上层二氧化硅膜构成的多层绝缘膜。
22、根据权利要求21的制造半导体器件的方法，其中
所述氮化硅膜是存储单元的电荷存储膜。
23、根据权利要求21的制造半导体器件的方法，其中
所述多层绝缘膜是位于存储单元中的浮栅和控制栅之间的介电膜。
24、根据权利要求21的制造半导体器件的方法，其中
通过等离子氧化方法与所述上层二氧化硅膜同时地在外围电路区域中形成栅绝缘膜。
25、根据权利要求21的制造半导体器件的方法，其中
通过CVD方法所形成的氮化硅膜的膜厚度为5nm或者更厚。
26、根据权利要求21的制造半导体器件的方法，其中
通过进行氮化处理而形成氮化硅膜，在氮化处理中，在包含氮气的源气体的气氛中由微波激励等离子体，从而生成氮基。
27、根据权利要求26的制造半导体器件的方法，其中
源气体不包含氢。
28、根据权利要求21的制造半导体器件的方法，其中
通过进行氧化处理而形成上层二氧化硅膜，在氧化处理中，在包含氧的源气体的气氛中由微波激励等离子体，从而生成氧基。
29、根据权利要求28的制造半导体器件的方法，其中
源气体不包含氢。
30、一种半导体存储器件，包括：
存储单元，包括
半导体衬底；
在半导体衬底上形成的包含具有电荷俘获功能的氮化硅膜的绝缘膜；
通过绝缘膜在半导体衬底上形成的栅极；以及
在半导体衬底上形成的一对杂质扩散层，其中
所述的氮化硅膜是仅通过由微波激励实现的等离子氮化、或者通过包括等离子氮化在内的一系列处理而形成的均匀和致密的氮化硅膜。
31、根据权利要求30的半导体存储器件，其中
所述的绝缘膜是由下层二氧化硅膜上的氮化硅膜构成的多层绝缘膜。
32、根据权利要求30的半导体存储器件，其中
所述的绝缘膜是由下层二氧化硅膜、氮化硅膜和上层二氧化硅膜构成的多层绝缘膜。
33、根据权利要求31的半导体存储器件，其中
下层二氧化硅膜和/或上层二氧化硅膜中之一或两者都是通过由微波激励实现的等离子氧化而形成的均匀和致密的氧化膜。
34、根据权利要求33的半导体存储器件，其中
作为外围电路部分的晶体管的栅绝缘膜是通过由微波激励实现的等离子氧化而形成的均匀和致密的氧化膜，与所述的上层二氧化硅膜同时形成。
35、一种半导体存储器件，包括：
半导体衬底；
在所述的半导体衬底上形成的栅绝缘膜；
具有电荷俘获功能的岛形浮栅，通过所述的绝缘膜而在所述的半导体衬底上形成电荷俘获功能；
在所述浮栅上形成的介电膜；
通过所述的介电膜在所述的浮栅上形成的控制栅；以及
在所述的半导体衬底上形成的一对杂质扩散层，其中
所述的介电膜包括仅通过由微波激励实现的等离子氮化、或者通过包括等离子氮化在内的一系列处理而形成的均匀和致密的氮化硅膜。
36、根据权利要求35的半导体存储器件，其中
所述的绝缘膜是由下层二氧化硅膜上形成的氮化硅膜构成的多层绝缘膜。
37、根据权利要求35的半导体存储器件，其中
所述的绝缘膜是由下层二氧化硅膜、氮化硅膜和上层二氧化硅膜构成的多层绝缘膜。
38、根据权利要求36的半导体存储器件，其中
下层二氧化硅膜和/或上层二氧化硅膜中之一或两者都是通过由微波激励实现的等离子氧化而形成的均匀和致密的氧化膜。
CNA031560822A 2002-08-30 2003-08-29 半导体存储器件及其制造方法 Pending CN1485891A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002256195A JP2004095918A (ja) 2002-08-30 2002-08-30 半導体記憶装置及び半導体装置の製造方法
JP256195/2002 2002-08-30

Publications (1)

Publication Number Publication Date
CN1485891A true CN1485891A (zh) 2004-03-31

Family

ID=31492692

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031560822A Pending CN1485891A (zh) 2002-08-30 2003-08-29 半导体存储器件及其制造方法

Country Status (6)

Country Link
US (2) US7098147B2 (zh)
EP (1) EP1394853A3 (zh)
JP (1) JP2004095918A (zh)
KR (1) KR101018371B1 (zh)
CN (1) CN1485891A (zh)
TW (1) TWI264113B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1905213B (zh) * 2005-07-25 2010-11-03 株式会社东芝 非易失性半导体存储器及其制造方法
CN1967780B (zh) * 2005-10-20 2011-02-09 应用材料公司 用于制作场效应晶体管的栅极电介质的方法
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
CN103426747A (zh) * 2012-05-14 2013-12-04 无锡华润上华科技有限公司 一种控制在炉管内生成的氧化层厚度的方法
CN103887601A (zh) * 2012-12-20 2014-06-25 中国科学院上海微系统与信息技术研究所 折叠槽天线结构及其制作方法
CN108807139A (zh) * 2017-05-05 2018-11-13 上海新昇半导体科技有限公司 氧化硅生长系统、方法及半导体测试结构的制作方法
CN109285760A (zh) * 2018-09-17 2019-01-29 中国科学院苏州纳米技术与纳米仿生研究所 氮化硅介电层的制作方法、约瑟夫森结及超导量子比特
WO2021143596A1 (zh) * 2020-01-15 2021-07-22 京东方科技集团股份有限公司 触控面板、其制作方法及显示装置

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI229368B (en) * 2003-02-13 2005-03-11 Tokyo Electron Ltd Manufacturing method for semiconductor device and semiconductor manufacturing device
KR100559994B1 (ko) * 2003-08-08 2006-03-13 동부아남반도체 주식회사 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성방법
US6992370B1 (en) * 2003-09-04 2006-01-31 Advanced Micro Devices, Inc. Memory cell structure having nitride layer with reduced charge loss and method for fabricating same
JP4522916B2 (ja) * 2005-06-27 2010-08-11 東京エレクトロン株式会社 プラズマ窒化処理方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置
US7183166B2 (en) * 2003-11-25 2007-02-27 Macronix International Co., Ltd. Method for forming oxide on ONO structure
KR100539158B1 (ko) * 2004-04-20 2005-12-26 주식회사 하이닉스반도체 플래쉬 메모리 소자의 게이트간 유전막 형성 방법
JP4477422B2 (ja) 2004-06-07 2010-06-09 株式会社ルネサステクノロジ 不揮発性半導体記憶装置の製造方法
JP4296128B2 (ja) 2004-06-23 2009-07-15 株式会社東芝 不揮発性半導体メモリ装置及びその製造方法
KR100620062B1 (ko) * 2004-06-30 2006-09-08 주식회사 하이닉스반도체 비휘발성 메모리 소자 제조방법
KR100623597B1 (ko) * 2004-07-06 2006-09-19 주식회사 하이닉스반도체 라디컬 산화에 의한 반도체 소자 제조 방법
KR100607346B1 (ko) * 2005-01-13 2006-07-31 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
KR100636022B1 (ko) * 2005-04-08 2006-10-18 삼성전자주식회사 반도체 장치의 박막 형성 방법 및 이를 이용한 불휘발성메모리 장치의 제조 방법.
JP2006303010A (ja) * 2005-04-18 2006-11-02 Toshiba Corp 半導体装置およびその製造方法
JP2006310601A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体装置およびその製造方法
KR100766229B1 (ko) * 2005-05-30 2007-10-10 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
JP5339327B2 (ja) * 2005-06-08 2013-11-13 国立大学法人東北大学 プラズマ窒化処理方法および半導体装置の製造方法
US7838347B2 (en) * 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
KR100668958B1 (ko) * 2005-09-05 2007-01-12 동부일렉트로닉스 주식회사 플래쉬 메모리 및 그 제조 방법
US7727828B2 (en) * 2005-10-20 2010-06-01 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
US7850779B2 (en) 2005-11-04 2010-12-14 Applied Materisals, Inc. Apparatus and process for plasma-enhanced atomic layer deposition
US7824991B2 (en) * 2006-01-18 2010-11-02 Macronix International Co., Ltd. Method for nitridation of the interface between a dielectric and a substrate in a MOS device
KR100745370B1 (ko) * 2006-01-20 2007-08-02 삼성전자주식회사 반도체 디바이스의 절연막 제조방법
EP1818989A3 (en) * 2006-02-10 2010-12-01 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device and manufacturing method thereof
US7651909B2 (en) * 2006-03-15 2010-01-26 United Microelectronics Corp. Method for fabricating metal-insulator-metal capacitor
TWI416738B (zh) * 2006-03-21 2013-11-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
EP1837900A3 (en) * 2006-03-21 2008-10-15 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
EP1837917A1 (en) * 2006-03-21 2007-09-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
KR101488516B1 (ko) * 2006-03-21 2015-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 반도체 기억장치
KR100980529B1 (ko) * 2006-03-27 2010-09-06 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치
US7554854B2 (en) * 2006-03-31 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for deleting data from NAND type nonvolatile memory
EP1840947A3 (en) * 2006-03-31 2008-08-13 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US8022460B2 (en) * 2006-03-31 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7786526B2 (en) * 2006-03-31 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7799649B2 (en) * 2006-04-13 2010-09-21 Texas Instruments Incorporated Method for forming multi gate devices using a silicon oxide masking layer
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
JP5102467B2 (ja) * 2006-06-29 2012-12-19 東京エレクトロン株式会社 基板処理方法
US8114781B2 (en) * 2006-06-29 2012-02-14 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
JP5107541B2 (ja) * 2006-08-22 2012-12-26 ルネサスエレクトロニクス株式会社 絶縁膜形成方法および半導体装置の製造方法
DE112006004160A5 (de) * 2006-09-29 2009-09-03 Siemens Aktiengesellschaft Verfahren und Vorrichtung zur Abscheidung einer nichtmetallischen Beschichtung mittels Kaltgas-Spritzen
JP5008957B2 (ja) 2006-11-30 2012-08-22 東京エレクトロン株式会社 シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム
US8642441B1 (en) * 2006-12-15 2014-02-04 Spansion Llc Self-aligned STI with single poly for manufacturing a flash memory device
US20080150002A1 (en) * 2006-12-22 2008-06-26 Jeong-Mo Hwang Simultaneous Formation of a Top Oxide Layer in a Silicon-Oxide-Nitride-Oxide-Silicon (SONOS) Transistor and a Gate Oxide in a Metal Oxide Semiconductor (MOS)
US8063434B1 (en) 2007-05-25 2011-11-22 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US8614124B2 (en) 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8643124B2 (en) 2007-05-25 2014-02-04 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US9299568B2 (en) 2007-05-25 2016-03-29 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US8283261B2 (en) * 2007-05-25 2012-10-09 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
KR101338158B1 (ko) * 2007-07-16 2013-12-06 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
US7645709B2 (en) * 2007-07-30 2010-01-12 Applied Materials, Inc. Methods for low temperature oxidation of a semiconductor device
US9431549B2 (en) 2007-12-12 2016-08-30 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a high dielectric constant blocking region
JP2009158775A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
EP2225774A4 (en) * 2007-12-27 2013-04-24 Toshiba Kk SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURING METHOD THEREFOR
KR100941863B1 (ko) * 2008-01-02 2010-02-11 주식회사 하이닉스반도체 플래시 메모리 소자의 터널 절연막 및 이의 형성 방법
RU2511671C2 (ru) 2008-09-16 2014-04-10 Конинклейке Филипс Электроникс Н.В. Емкостной микрообработанный ультразвуковой преобразователь
US8551858B2 (en) * 2010-02-03 2013-10-08 Spansion Llc Self-aligned SI rich nitride charge trap layer isolation for charge trap flash memory
US8173516B2 (en) * 2010-02-11 2012-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming shallow trench isolation structure
JP5476161B2 (ja) * 2010-03-02 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5549411B2 (ja) * 2010-06-18 2014-07-16 富士通セミコンダクター株式会社 半導体素子の製造方法、半導体メモリの製造方法、及び半導体素子
US20120276730A1 (en) * 2011-04-27 2012-11-01 Nanya Technology Corporation Methods for fabricating a gate dielectric layer and for fabricating a gate structure
US8741785B2 (en) 2011-10-27 2014-06-03 Applied Materials, Inc. Remote plasma radical treatment of silicon oxide
US8685813B2 (en) 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow
WO2013148196A1 (en) * 2012-03-29 2013-10-03 Cypress Semiconductor Corporation Method of ono integration into logic cmos flow
CN104781916A (zh) * 2012-07-01 2015-07-15 赛普拉斯半导体公司 用于制造非易失性电荷俘获存储器装置的自由基氧化工艺
CN104617080B (zh) * 2013-11-05 2017-08-25 中芯国际集成电路制造(上海)有限公司 测试键结构及其形成方法
JP6187184B2 (ja) * 2013-11-20 2017-08-30 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
US9218978B1 (en) * 2015-03-09 2015-12-22 Cypress Semiconductor Corporation Method of ONO stack formation
CN106298671A (zh) * 2015-05-11 2017-01-04 联华电子股份有限公司 具sonos存储单元的非挥发性存储器的制造方法
CN104952734B (zh) * 2015-07-16 2020-01-24 矽力杰半导体技术(杭州)有限公司 半导体结构及其制造方法
DE102016124968B4 (de) * 2016-12-20 2024-01-18 Infineon Technologies Ag Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen
US11049968B2 (en) * 2018-03-07 2021-06-29 X-Fab Semiconductor Foundries Gmbh Semiconductor device and method of manufacturing a semiconductor device

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07118522B2 (ja) * 1990-10-24 1995-12-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 基板表面を酸化処理するための方法及び半導体の構造
JPH04184932A (ja) 1990-11-20 1992-07-01 Sony Corp パッシベーション膜の形成方法
JPH08250488A (ja) * 1995-01-13 1996-09-27 Seiko Epson Corp プラズマ処理装置及びその方法
US5589413A (en) * 1995-11-27 1996-12-31 Taiwan Semiconductor Manufacturing Company Method of manufacturing self-aligned bit-line during EPROM fabrication
JPH09223752A (ja) * 1996-02-16 1997-08-26 Hitachi Ltd 不揮発性半導体記憶装置の製造方法
US5668035A (en) * 1996-06-10 1997-09-16 Taiwan Semiconductor Manufacturing Company Ltd. Method for fabricating a dual-gate dielectric module for memory with embedded logic technology
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
US5861347A (en) * 1997-07-03 1999-01-19 Motorola Inc. Method for forming a high voltage gate dielectric for use in integrated circuit
US6028393A (en) * 1998-01-22 2000-02-22 Energy Conversion Devices, Inc. E-beam/microwave gas jet PECVD method and apparatus for depositing and/or surface modification of thin film materials
US6087229A (en) 1998-03-09 2000-07-11 Lsi Logic Corporation Composite semiconductor gate dielectrics
US6531364B1 (en) * 1998-08-05 2003-03-11 Advanced Micro Devices, Inc. Advanced fabrication technique to form ultra thin gate dielectric using a sacrificial polysilicon seed layer
US6133096A (en) * 1998-12-10 2000-10-17 Su; Hung-Der Process for simultaneously fabricating a stack gate flash memory cell and salicided periphereral devices
US6383861B1 (en) * 1999-02-18 2002-05-07 Micron Technology, Inc. Method of fabricating a dual gate dielectric
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
US6326268B1 (en) * 1999-10-25 2001-12-04 Advanced Micro Devices, Inc. Method of fabricating a MONOS flash cell using shallow trench isolation
US6406960B1 (en) * 1999-10-25 2002-06-18 Advanced Micro Devices, Inc. Process for fabricating an ONO structure having a silicon-rich silicon nitride layer
US6248635B1 (en) * 1999-10-25 2001-06-19 Advanced Micro Devices, Inc. Process for fabricating a bit-line in a monos device using a dual layer hard mask
EP1265276B1 (en) * 2000-03-13 2011-06-22 Tadahiro Ohmi Method for forming dielectric film
JP2004529406A (ja) * 2000-11-10 2004-09-24 アフィノバ， インコーポレイテッド 動的なリアルタイムマーケットセグメンテーションのための方法および装置
US6436771B1 (en) * 2001-07-12 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of forming a semiconductor device with multiple thickness gate dielectric layers
US20030040171A1 (en) * 2001-08-22 2003-02-27 Weimer Ronald A. Method of composite gate formation
JP3746968B2 (ja) * 2001-08-29 2006-02-22 東京エレクトロン株式会社 絶縁膜の形成方法および形成システム
US6479402B1 (en) * 2001-12-03 2002-11-12 Taiwan Semiconductor Manufacturing Company Method to improve adhesion of molding compound by providing an oxygen rich film over the top surface of a passivation layer
KR100437451B1 (ko) * 2002-05-07 2004-06-23 삼성전자주식회사 트랩형 비휘발성 메모리 장치의 제조 방법
EP1512165A2 (en) * 2002-06-12 2005-03-09 Applied Materials, Inc. Plasma apparatus and method for processing a substrate
JP2004095889A (ja) * 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及びその製造方法
US6740605B1 (en) * 2003-05-05 2004-05-25 Advanced Micro Devices, Inc. Process for reducing hydrogen contamination in dielectric materials in memory devices
US20050040479A1 (en) * 2003-08-20 2005-02-24 Pdf Solutions Oxide-Nitride-Oxide spacer with oxide layers free of nitridization

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
CN1905213B (zh) * 2005-07-25 2010-11-03 株式会社东芝 非易失性半导体存储器及其制造方法
US7883967B2 (en) 2005-07-25 2011-02-08 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device, semiconductor device and manufacturing method of nonvolatile semiconductor memory device
US8093126B2 (en) 2005-07-25 2012-01-10 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device, semiconductor device and manufacturing method of nonvolatile semiconductor memory device
CN1967780B (zh) * 2005-10-20 2011-02-09 应用材料公司 用于制作场效应晶体管的栅极电介质的方法
CN103426747A (zh) * 2012-05-14 2013-12-04 无锡华润上华科技有限公司 一种控制在炉管内生成的氧化层厚度的方法
CN103887601A (zh) * 2012-12-20 2014-06-25 中国科学院上海微系统与信息技术研究所 折叠槽天线结构及其制作方法
CN103887601B (zh) * 2012-12-20 2015-10-28 中国科学院上海微系统与信息技术研究所 折叠槽天线结构及其制作方法
CN108807139A (zh) * 2017-05-05 2018-11-13 上海新昇半导体科技有限公司 氧化硅生长系统、方法及半导体测试结构的制作方法
CN109285760A (zh) * 2018-09-17 2019-01-29 中国科学院苏州纳米技术与纳米仿生研究所 氮化硅介电层的制作方法、约瑟夫森结及超导量子比特
CN109285760B (zh) * 2018-09-17 2021-10-29 中国科学院苏州纳米技术与纳米仿生研究所 氮化硅介电层的制作方法、约瑟夫森结及超导量子比特
WO2021143596A1 (zh) * 2020-01-15 2021-07-22 京东方科技集团股份有限公司 触控面板、其制作方法及显示装置
US11954291B2 (en) 2020-01-15 2024-04-09 Chongqing Boe Display Technology Co., Ltd. Touch panel and manufacturing method thereof, and display device

Also Published As

Publication number Publication date
TWI264113B (en) 2006-10-11
JP2004095918A (ja) 2004-03-25
KR101018371B1 (ko) 2011-03-02
EP1394853A3 (en) 2009-11-25
EP1394853A2 (en) 2004-03-03
US7098147B2 (en) 2006-08-29
US20040043638A1 (en) 2004-03-04
TW200408115A (en) 2004-05-16
KR20040019986A (ko) 2004-03-06
US20060228899A1 (en) 2006-10-12

Similar Documents

Publication Publication Date Title
CN1485891A (zh) 半导体存储器件及其制造方法
CN100347832C (zh) 电子器件材料的制造方法
CN1206736C (zh) 半导体装置、互补型半导体装置
CN1146955C (zh) 半导体器件的制造方法
CN1303698C (zh) 半导体器件及其制造方法
CN1134068C (zh) 半导体器件及其制造方法
CN1234156C (zh) 绝缘膜的形成方法和半导体装置的制造方法
CN1210780C (zh) 槽型元件分离结构
CN1236494C (zh) 半导体器件
CN1767205A (zh) 包括高k－介质材料的半导体器件及其形成方法
CN101075577A (zh) 半导体装置的制造方法
CN1956170A (zh) 用于制造半导体器件的方法
CN1956223A (zh) 半导体装置及其制造方法
CN1750269A (zh) 包括多－沟道鳍形场效应晶体管的半导体器件及其制造方法
CN1905213A (zh) 非易失性半导体存储器、半导体器件和非易失性半导体存储器的制造方法
CN1555580A (zh) 半导体器件及其制造方法
CN1449585A (zh) 半导体器件及其制造方法
CN1505155A (zh) 半导体器件及其制造方法
CN1552100A (zh) 半导体装置、半导体装置的制造方法及其电子设备
CN1534768A (zh) 半导体器件及其制造方法
CN1933158A (zh) 半导体装置及其制造方法
CN1195879A (zh) 半导体器件的制造方法
CN1870271A (zh) 具有凹沟道结构单元晶体管的半导体器件及其制造方法
CN1240131C (zh) 半导体装置及其制造方法
CN1909243A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SPANSION CO.,LTD.

Free format text: FORMER OWNER: FUJITSU AMD SEMICONDUCTOR LTD.

Effective date: 20070330

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070330

Address after: American California

Applicant after: Fasl Japan Ltd.

Address before: Fukushima

Applicant before: Fujitsu Amd Semiconductor Ltd.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication