CN1728388A - 半导体存储装置及其制造方法 - Google Patents
半导体存储装置及其制造方法 Download PDFInfo
- Publication number
- CN1728388A CN1728388A CN200510072638.7A CN200510072638A CN1728388A CN 1728388 A CN1728388 A CN 1728388A CN 200510072638 A CN200510072638 A CN 200510072638A CN 1728388 A CN1728388 A CN 1728388A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- dielectric film
- film
- gate electrode
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 134
- 238000000034 method Methods 0.000 title claims description 96
- 239000012535 impurity Substances 0.000 claims abstract description 61
- 238000009792 diffusion process Methods 0.000 claims abstract description 60
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 56
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000003860 storage Methods 0.000 claims description 245
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 87
- 238000005530 etching Methods 0.000 claims description 85
- 238000004519 manufacturing process Methods 0.000 claims description 68
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 53
- 229910052710 silicon Inorganic materials 0.000 claims description 44
- 239000010703 silicon Substances 0.000 claims description 44
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 42
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 42
- 238000009825 accumulation Methods 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 238000000059 patterning Methods 0.000 claims description 14
- 239000000203 mixture Substances 0.000 claims description 13
- 238000004544 sputter deposition Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 230000014759 maintenance of location Effects 0.000 claims 8
- 239000011159 matrix material Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 36
- 239000000377 silicon dioxide Substances 0.000 description 17
- 150000002500 ions Chemical class 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 6
- 230000006837 decompression Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- -1 phosphonium ion Chemical class 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 244000287680 Garcinia dulcis Species 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种半导体存储装置及其制造方法。本发明的目的在于：对于半导体存储装置，特别是对于同时设有逻辑区域、和具有扩散布线层结构的存储器区域的半导体存储装置中的栅极电极等的尺寸细微化，能够更进一步地降低栅极电阻值。半导体存储装置，具有：作为存储器区域的第1活性区域103，其中，该存储器区域，形成在半导体衬底101上，通过相互交叉的多个杂质扩散层(比特线)107和多个栅极电极(字线)105将分别含有存储器晶体管的多个存储器单元呈矩阵状设置而成。各存储器晶体管的栅极电极105，具有其上面的中央部从边缘部向上方突出的突出部分，在各存储器晶体管的栅极电极105中的突出部分的上面，分别形成有硅化物层109。
Description
技术领域
本发明涉及一种半导体存储装置及其制造方法，特别涉及一种同时设置有逻辑区域、和具有扩散布线层结构的存储器区域的半导体存储装置及其制造方法。
背景技术
作为能够电写入的非易失存储装置，具有将扩散布线层兼作存储器晶体管的源极或者漏极的结构(假接地方式)的半导体存储装置广为人知，其中，该扩散布线层以形成在半导体衬底的杂质扩散层作为布线。
近年来，越来越要求半导体存储装置的超细微化、高集成化、高性能化及高可靠性化，也越来越要求具有上述假接地方式的半导体存储装置更加高速化。
例如，在专利文献1中记载有以往的具有假接地方式的、同时设有存储器区域和逻辑区域的半导体存储装置。
如专利文献1的第2图所示，通过自对准多晶硅化物(salicide)技术，在存储器区域即第1活性区域101中，在存储器栅极电极105的栅极电极上面形成有硅化物层109，在逻辑区域即第2活性区域102中，在逻辑栅极电极112的栅极电极上面及杂质扩散层114上面分别形成有硅化物层115。
【专利文献1】日本特开2003-347511号公报(第1图-第10图)
【专利文献2】日本特开平09-074199号公报
但是，随着半导体装置的细微化发展，设计规则越来越细，存储器区域的栅极电极的宽度也越来越小。因此，栅极电极的每单位长度的电阻值(条形电阻)与栅极宽度的倒数成比例地增加，在0.1μm工序中，具有1μm工序的10倍的每单位长度的电阻值(条形电阻)。如以往的例子所述，即使是将栅极电极的上面硅化物化的结构，栅极电极的每单位长度的电阻值(条形电阻)也与栅极宽度的倒数成比例地增加。所以，若更进一步地进行细微化的话，则在将栅极电极的上面硅化物化的结构中，存在不能使半导体装置的超细微化和高速化的两个方面同时满足的问题。另外，在假接地方式的栅极电极中，把与该栅极电极延伸的方向垂直的方向的尺寸称作栅极宽度。
发明内容
鉴于上述以往的问题，本发明的目的在于：对于半导体存储装置中的栅极电极等的尺寸的细微化，能够更进一步地降低栅极电阻值。
为了达到上述目的，本发明的结构是：通过将半导体存储装置形成为使构成存储器单元的晶体管的栅极电极上部的形状从中央部向上突出的样子，来使在该栅极电极上面形成的硅化物层与栅极电极的接触面积增大。
具体地说，本发明所涉及的半导体存储装置的特征在于，以具有形成在衬底上的、通过相互交叉的多个比特线和多个字线将分别含有存储器晶体管的多个存储器单元呈矩阵状设置而成的存储器区域的半导体存储装置为对象；各存储器晶体管的栅极电极，其上面的中央部具有从边缘部向上方突出的突出部分；在各存储器晶体管的栅极电极中的突出部分的上面，分别形成有硅化物层。
根据本发明的半导体存储装置，由于各存储器晶体管的栅极电极，其上面的中央部具有从边缘部向上方突出的突出部分，因此在栅极电极上面形成的硅化物层中的沿着栅极宽度方向的上面的长度，长于栅极电极的上面为平坦时的长度。所以，由于增大了栅极电极本身、和在其上面形成的硅化物层的接触面积，因此降低了栅极电极的每个单位长度的电阻值(条形电阻)，使存储器晶体管能够满足更进一步的细微化和高速化。
在本发明的半导体存储装置中，最好各存储器晶体管，通过成为源极区域或者漏极区域的杂质扩散层构成比特线的一部分，栅极电极构成字线的一部分。这样一来，能够实现将以杂质扩散层作为布线的扩散布线层兼作存储器晶体管的源极或者漏极的假接地方式。
此时，最好在衬底上的多个存储器晶体管的栅极电极之间的区域中，形成有栅极间绝缘膜。这样一来，当形成硅化物层时，能够防止相邻的杂质扩散层(比特线)通过硅化物层短路。
在本发明的半导体存储装置中，最好具有在衬底上的存储器区域之外的区域中形成的、设有逻辑晶体管的逻辑区域，在逻辑晶体管的栅极电极的侧面上形成有侧壁绝缘膜。
此时，最好在逻辑晶体管的栅极电极的上面、及成为逻辑晶体管的源极区域或者漏极区域的杂质扩散层的各露出部分，分别形成有硅化物层。这样一来，由于即使在逻辑区域中，栅极电极的上面、及源极区域或者漏极区域的电阻值也降低了，因此能够谋求逻辑区域动作的高速化。
在本发明的半导体存储装置中，最好在各存储器晶体管的栅极电极的下侧形成的存储器栅极绝缘膜，具有电荷积累膜。这样一来，能够实现可在存储器栅极绝缘膜中积累电荷的半导体存储元件。
此时，最好存储器栅极绝缘膜，由具有下层氧化硅膜和上层氮化硅膜的叠层体构成；电荷积累膜由上层氮化硅膜构成。
并且，此时，最好存储器栅极绝缘膜，由具有下层氧化硅膜、中层氮化硅膜和上层氧化硅膜的叠层体构成；电荷积累膜由中层氮化硅膜构成。
在本发明的半导体存储装置中，最好在各存储器晶体管的栅极电极的下侧形成的存储器栅极绝缘膜，由具有下层氧化硅膜、中层氮化硅膜和上层氧化硅膜的叠层体构成；中层氮化硅膜形成为被多个存储器晶体管共有且连接它们的存储器栅极绝缘膜的样子。这样一来，即使在形成栅极间绝缘膜时成了过分蚀刻，但由于杂质扩散层很难露出，因此也能够防止在杂质扩散层的上面形成硅化物层的现象。
在本发明的半导体存储装置中，最好多个存储器晶体管中的、在字线延伸的方向上相邻的一对存储器晶体管的一边的源极区域和另一边的漏极区域，由共同的杂质扩散层构成。这样一来，由于能够缩小存储器单元本身的面积，因此有利于高集成化。
在本发明的半导体存储装置中，最好当在逻辑晶体管的栅极电极的上面及成为源极区域或者漏极区域的杂质扩散层的各露出部分，分别形成有硅化物层时，存储器晶体管的栅极电极中的硅化物层、和逻辑晶体管的栅极电极中的硅化物层，在与衬底面垂直的方向上的剖面形状互不相同。
本发明所涉及的第1半导体存储装置的制造方法的特征在于，以具有形成在衬底上的、通过相互交叉的多个比特线和多个字线将分别含有存储器晶体管的多个存储器单元呈矩阵状设置而成的存储器区域，和设置有逻辑晶体管的逻辑区域的半导体存储装置的制造方法为对象。包括：在存储器区域中，沿着比特线延伸的方向形成被多个存储器单元中的在比特线延伸的方向上排列的存储器单元共有，且成为构成它们的晶体管的源极区域或者漏极区域的第1杂质扩散层的工序；在衬底上的存储器区域中形成存储器栅极绝缘膜，且在衬底上的逻辑区域中形成逻辑栅极绝缘膜的工序；在存储器栅极绝缘膜及逻辑栅极绝缘膜上沉积硅含有膜的工序；在存储器区域中，将硅含有膜图案化，沿着字线延伸的方向形成被多个存储器晶体管中的在字线延伸的方向上排列的存储器晶体管共有的栅极电极，且在逻辑区域中，将硅含有膜图案化，形成逻辑晶体管的栅极电极的工序；在逻辑晶体管的栅极电极的侧面上形成侧壁绝缘膜的工序；在逻辑区域中，形成成为逻辑晶体管的源极区域或者漏极区域的第2杂质扩散层的工序；在存储器区域及逻辑区域上形成第1绝缘膜后，在所形成的第1绝缘膜上形成与该第1绝缘膜的组成不同的第2绝缘膜的工序；在存储器区域中，对第2绝缘膜及第1绝缘膜依次进行蚀刻，将多个存储器晶体管的栅极电极上面的角部露出的工序；在将多个存储器晶体管的栅极电极上面的角部露出后，再进行蚀刻，将多个存储器晶体管的栅极电极的上面露出且将栅极电极上面的角部除去，同时，在比特线延伸的方向上邻接的存储器晶体管的栅极电极之间，形成至少由第1绝缘膜构成的栅极间绝缘膜的工序；在逻辑区域中，对第2绝缘膜及第1绝缘膜依次进行蚀刻，将逻辑晶体管的栅极电极的上面及第2杂质扩散层的上面露出的工序；和在除去了多个存储器晶体管的栅极电极的角部的上面、逻辑晶体管的栅极电极的上面及第2杂质扩散层的露出部分上，分别形成硅化物层的工序。
根据第1半导体存储装置的制造方法，在形成存储器晶体管及逻辑晶体管的各栅极电极，其次，在存储器区域及逻辑区域上依次形成第1绝缘膜及与该第1绝缘膜的组成不同的第2绝缘膜后，在存储器区域中，对第2绝缘膜及第1绝缘膜依次进行蚀刻，使多个存储器晶体管的栅极电极上面的角部露出。然后，再进行蚀刻，将多个存储器晶体管的栅极电极的上面露出且将栅极电极上面的角部除去，同时，在比特线延伸的方向上邻接的存储器晶体管的栅极电极之间形成至少由第1绝缘膜构成的栅极间绝缘膜。象这样，由于将存储器晶体管的各栅极电极上面的角部除去，因此能够在存储器晶体管的栅极电极的上部，形成其上面的中央部具有从边缘部向上方突出的突出部分，所以，在其后的硅化物化工序中，能够在存储器晶体管的各栅极电极的上面形成接触面积较大的硅化物层。其结果，由于降低了存储器晶体管的各栅极电极的每个单位长度的电阻值(条形电阻)，因此使存储器晶体管能够与更进一步的细微化和高速化相对应。另外，由于对掩埋存储器晶体管的各栅极电极之间的绝缘膜，使用相互组成不同，也就是耐蚀刻性不同的第1绝缘膜及第2绝缘膜，因此通过调整第1绝缘膜及第2绝缘膜的各膜厚，能够在存储器晶体管的栅极电极之间沉积与该栅极电极之间的间隔大小无关的所希望的厚度。并且，在逻辑区域中，为了硅化物化，必须要使第2杂质扩散层露出，也能够对第1绝缘膜及第2绝缘膜选择容易除去的组成。
在第1半导体存储装置的制造方法中，最好存储器栅极绝缘膜具有电荷积累膜。
此时，存储器栅极绝缘膜，最好由具有下层氧化硅膜和上层氮化硅膜的叠层体构成；电荷积累膜由上层氮化硅膜构成。
并且，此时，存储器栅极绝缘膜，最好由具有下层氧化硅膜、中层氮化硅膜和上层氮化硅膜的叠层体构成；电荷积累膜由中层氮化硅膜构成。
在第1半导体存储装置的制造方法中，最好在将多个存储器晶体管的栅极电极上面的角部露出的工序中，对第2绝缘膜及第1绝缘膜进行的蚀刻，是各向同性蚀刻。这样一来，很容易仅使存储器晶体管的各栅极电极的角部露出。
在第1半导体存储装置的制造方法中，最好在将多个存储器晶体管的栅极电极上面的角部露出后，对第2绝缘膜及第1绝缘膜进行的蚀刻，是各向异性蚀刻。这样一来，很容易在存储器晶体管的各栅极电极之间形成至少由第1绝缘膜构成的栅极间绝缘膜。
在第1半导体存储装置的制造方法中，最好对于第2绝缘膜及第1绝缘膜进行的蚀刻，是在第1绝缘膜及第2绝缘膜的蚀刻率高于硅含有膜的蚀刻率的条件下进行的。这样一来，能够防止存储器晶体管的各栅极电极的角部的过分蚀刻。
在第1半导体存储装置的制造方法中，最好第2绝缘膜，通过反向溅射法形成。这样一来，由于能够将第2绝缘膜中的存储器晶体管的各栅极电极的上侧部分成膜为向上方突出的形状，因此很容易仅使存储器晶体管的各栅极电极的角部露出。
本发明所涉及的第2半导体存储装置的制造方法的特征在于，以具有形成在衬底上的、通过相互交叉的多个比特线和多个字线将分别含有存储器晶体管的多个存储器单元呈矩阵状设置而成的存储器区域，和设置有逻辑晶体管的逻辑区域的半导体存储装置的制造方法为对象。包括：在存储器区域中，沿着比特线延伸的方向形成被多个存储器单元中的在比特线延伸的方向上排列的存储器单元共有，且成为构成它们的晶体管的源极区域或者漏极区域的第1杂质扩散层的工序；在衬底上的存储器区域中形成存储器栅极绝缘膜，且在衬底上的逻辑区域中形成逻辑栅极绝缘膜的工序；在存储器栅极绝缘膜及逻辑栅极绝缘膜上沉积硅含有膜的工序；在存储器区域中，将硅含有膜图案化，沿着字线延伸的方向，形成被多个存储器晶体管中的在字线延伸的方向上排列的存储器晶体管共有的栅极电极的工序；在存储器区域上及逻辑区域上形成绝缘膜的工序；在存储器区域中，对绝缘膜进行蚀刻，将多个存储器晶体管的栅极电极上面的角部露出的工序；在将栅极电极上面的角部露出后，再进行蚀刻，将多个存储器晶体管的栅极电极的上面露出且将栅极电极上面的角部除去，同时，在比特线延伸的方向上邻接的存储器晶体管的栅极电极之间，形成由绝缘膜构成的栅极间绝缘膜的工序；在逻辑区域中，将硅含有膜图案化，形成逻辑晶体管的栅极电极的工序；在逻辑晶体管的栅极电极的侧面上形成侧壁绝缘膜的工序；在逻辑区域中，形成成为逻辑晶体管的源极区域或者漏极区域的第2杂质扩散层的工序；和在除去了多个存储器晶体管的栅极电极的角部的上面、逻辑晶体管的栅极电极的上面及第2杂质扩散层的露出部分上，分别形成硅化物层的工序。
根据第2半导体存储装置的制造方法，在存储器区域中，在沿着字线延伸的方向上，形成被存储器晶体管共有的栅极电极，接着，在存储器区域上及逻辑区域上形成绝缘膜后，在存储器区域中，对绝缘膜进行蚀刻，将多个存储器晶体管的栅极电极上面的角部露出。然后，再进行蚀刻，将多个存储器晶体管的栅极电极的上面露出且将栅极电极上面的角部除去，同时，在字线延伸的方向上邻接的存储器晶体管的栅极电极之间，形成由绝缘膜构成的栅极间绝缘膜。象这样，由于将存储器晶体管的各栅极电极上面的角部除去，因此能够在存储器晶体管的栅极电极的上部，形成其上面的中央部具有从边缘部向上方突出的突出部分，所以，在其后的硅化物化工序中，能够在存储器晶体管的各栅极电极的上面形成接触面积较大的硅化物层。其结果，由于降低了存储器晶体管的栅极电极的每单位长度的电阻值(条形电阻)，因此使存储器晶体管能够与满足更进一步的细微化和高速化。
在第2半导体存储装置的制造方法中，最好存储器栅极绝缘膜，具有电荷积累膜。
此时，存储器栅极绝缘膜，最好由具有下层氧化硅膜和上层氮化硅膜的叠层体构成；电荷积累膜由上层氮化硅膜构成。
并且，此时，存储器栅极绝缘膜，最好由具有下层氧化硅膜、中层氮化硅膜和上层氮化硅膜的叠层体构成；电荷积累膜由中层氮化硅膜构成。
在第2半导体存储装置的制造方法中，最好在将多个存储器晶体管的栅极电极上面的角部露出的工序中，对绝缘膜进行的蚀刻，是各向同性蚀刻。
在第2半导体存储装置的制造方法中，最好在将多个存储器晶体管的栅极电极上面的角部露出后，对绝缘膜进行的蚀刻，是各向异性蚀刻。
在第2半导体存储装置的制造方法中，最好对于绝缘膜进行的蚀刻，是在绝缘膜的蚀刻率高于硅含有膜的蚀刻率的条件下进行的。
在第2半导体存储装置的制造方法中，最好绝缘膜是通过反向溅射法形成的。
(发明的效果)
根据本发明所涉及的半导体存储装置及其制造方法，由于在存储器区域的栅极电极上面的中央部设置从边缘部向上方突出的突出部，因此栅极电极上面的硅化物层中的栅极宽度方向的接触长度，大于栅极宽度本身。所以，由于栅极电极剖面中的硅化物层的面积，与栅极电极的上面是平坦时的面积相比，增大了，因此降低了存储器栅极电极的每单位长度的电阻值(条形电阻)，能够满足更进一步的细微化和高速化。
附图的简单说明
图1为示出了本发明的第1实施例所涉及的半导体存储装置的部分平面图。
图2(a)～图2(c)示出了本发明的第1实施例所涉及的半导体存储装置，图2(a)为图1的lla-lla线的剖面图；图2(b)为图1的llb-llb线的剖面图；图2(c)为图1的llc-llc线的剖面图。
图3(a)～图3(c)为示出了本发明的第1实施例所涉及的半导体存储装置的制造方法的一工序的剖面图。
图4(a)～图4(c)为示出了本发明的第1实施例所涉及的半导体存储装置的制造方法的一工序的剖面图。
图5(a)～图5(c)为示出了本发明的第1实施例所涉及的半导体存储装置的制造方法的一工序的剖面图。
图6(a)～图6(c)为示出了本发明的第1实施例所涉及的半导体存储装置的制造方法的一工序的剖面图。
图7(a)～图7(c)为示出了本发明的第1实施例所涉及的半导体存储装置的制造方法的一工序的剖面图。
图8(a)～图8(c)为示出了本发明的第1实施例所涉及的半导体存储装置的制造方法的一工序的剖面图。
图9(a)～图9(c)为示出了本发明的第1实施例所涉及的半导体存储装置的制造方法的一工序的剖面图。
图10(a)～图10(c)为示出了本发明的第1实施例所涉及的半导体存储装置的制造方法的一工序的剖面图。
图11(a)～图11(c)为示出了本发明的第1实施例的第1变形例所涉及的半导体存储装置的制造方法的一工序的剖面图。
图12(a)～图12(c)为示出了本发明的第1实施例的第2变形例所涉及的半导体存储装置的制造方法的一工序的剖面图。
图13为示出了本发明的第2实施例所涉及的半导体存储装置的部分平面图。
图14(a)～图14(c)为示出了本发明的第2实施例所涉及的半导体存储装置的制造方法的一工序的剖面图。
图15(a)～图15(c)为示出了本发明的第2实施例所涉及的半导体存储装置的制造方法的一工序的剖面图。
图16(a)～图16(c)为示出了本发明的第2实施例所涉及的半导体存储装置的制造方法的一工序的剖面图。
图17(a)～图17(c)为示出了本发明的第2实施例所涉及的半导体存储装置的制造方法的一工序的剖面图。
图18(a)～图18(c)为示出了本发明的第2实施例所涉及的半导体存储装置的制造方法的一工序的剖面图。
图19(a)～图19(c)为示出了本发明的第2实施例所涉及的半导体存储装置的制造方法的一工序的剖面图。
图20(a)～图20(c)为示出了本发明的第2实施例的第1变形例所涉及的半导体存储装置的制造方法的一工序的剖面图。
图21(a)～图21(c)为示出了本发明的第2实施例的第2变形例所涉及的半导体存储装置的制造方法的一工序的剖面图。
(符号的说明)
101-半导体衬底；102-元件隔离绝缘膜；
103-第1活性区域(存储器区域)；104-第2活性区域(逻辑区域)；
105-存储器栅极电极(字线/硅含有层)；106-侧壁绝缘膜；
107-杂质扩散层(源极区域或者漏极区域/比特线)；
108-存储器栅极间绝缘膜；109-硅化物层；
110-存储器栅极绝缘膜；110a-下部栅极绝缘膜；110b-电荷积累膜；
110c-上部栅极绝缘膜；111-漏极栅极绝缘膜；
112-逻辑栅极电极(硅含有膜)；113-侧壁绝缘膜；
114-杂质扩散层(源极区域或者漏极区域)；115-第1绝缘膜；
116-第2绝缘膜；117-硅化物层；118-第1抗蚀图案；
119-第2抗蚀图案；201-半导体衬底；202-元件隔离绝缘膜；
203-第1活性区域(存储器区域)；204-第2活性区域(逻辑区域)；
205-存储器栅极电极(字线/硅含有膜)；206-侧壁绝缘膜；
207-杂质扩散层(源极区域或者漏极区域/比特线)；
208-存储器栅极间绝缘膜；209-硅化物层；
210-存储器栅极绝缘膜；210a-下部栅极绝缘膜；
210b-电荷积累膜；210c-上部栅极绝缘膜；211-逻辑栅极绝缘膜；
212-逻辑栅极电极(硅含有膜)；213-侧壁绝缘膜；
214-杂质扩散层(源极区域或者漏极区域)；215-绝缘膜；
217-硅化物层。
具体实施方式
(第1实施例)
参照附图对本发明的第1实施例加以说明。
图1示出了本发明的第1实施例所涉及的半导体存储装置的部分平面结构，图2(a)示出了图1的lla-lla线的剖面结构；图2(b)示出了图1的llb-llb线的剖面结构；图2(c)示出了图1的llc-llc线的剖面结构。
如图1及图2(a)～图2(c)所示，第1实施例所涉及的半导体存储装置，通过在例如由硅(Si)构成的半导体衬底101的上部选择性地形成的元件隔离绝缘膜102相互隔离，包括设有多个存储器单元的存储器区域即第1活性区域103、和设有逻辑元件的逻辑区域即第2活性区域104。在第1活性区域103中，将多个存储器晶体管设置成矩阵状，在第2活性区域104中，设置有逻辑晶体管。
在第1活性区域103中，在半导体衬底101的主面上形成有中间夹着由叠层体构成的存储器栅极绝缘膜110的多个存储器栅极电极105，其中，该叠层体具有依次形成的由氧化硅构成的下部栅极绝缘膜110a、由氮化硅构成的电荷积累膜110b及由氧化硅构成的上部栅极绝缘膜110c。在各存储器栅极绝缘膜110及各存储器栅极电极105的侧面上形成有侧壁绝缘膜106。
在栅极长度方向(栅极电极105延伸的方向)排列的多个存储器晶体管中的各存储器栅极电极105，形成为被它们共有且相互连接的样子，该共有的存储器栅极电极105都形成字线。这里，各存储器栅极电极105上面的角部(边缘部)被加工成锥形或者圆形，在该被加工的上面分别形成硅化物层109。
象这样，由于第1实施例所涉及的半导体存储装置中的存储器晶体管的栅极电极105，其上部被加工成具有锥形或者圆形的样子，因此硅化物层109的栅极宽度方向(与栅极电极105延伸的方向垂直的方向)的剖面面积，大于以往的例子中的存储器栅极电极的栅极宽度方向的剖面面积、也大于与存储器栅极电极105具有相同宽度的逻辑栅极电极112的上部的硅化物层117的栅极宽度方向的剖面面积。
例如，当将存储器栅极电极105上面的角部的锥形角度形成为与衬底面的法线成45°的样子，将存储器栅极电极105上的两侧的锥形面形成为在中央相连成棱线的样子时，也就是说，当将与存储器栅极电极105上部的衬底面垂直的方向的剖面形成为等腰三角形时，在硅化物化工序前的存储器栅极电极105的包含上面及上面的角部的部分的面积，大约是不具有锥形时的1.4倍。因此，硅化物化后的存储器栅极电极105的电阻值，大约是不具有锥形的平坦时的0.7倍。这样，通过使锥形角度更锐角，或者使锥形部分这个部分增大，能够更有效地降低存储器栅极电极105的电阻值。
另外，与存储器栅极电极105上部的衬底面垂直的方向的剖面形状，不必限定为锥形或者圆形，只要是存储器栅极电极105上面的中央部具有比其边缘部向上突出的突出形状就行。
在存储器区域即第1活性区域103中，在与字线延伸的方向正交的方向上形成有杂质扩散层107，该杂质扩散层107形成与字线延伸的方向正交的方向上排列的存储器晶体管的源极区域或者漏极区域，同时，形成为被这些存储器晶体管共有且彼此连接的样子。这些共同的源极区域或者漏极区域形成比特线。
象这样，存储器晶体管由存储器栅极绝缘膜110、在上部形成有硅化物层109的存储器栅极电极105及杂质扩散层107构成。并且，在存储器栅极电极105之间，形成有存储器栅极间绝缘膜108。
而在逻辑区域即第2活性区域104中，在半导体衬底101的主面上，形成有中间夹着由氧化硅构成的逻辑栅极绝缘膜111的逻辑栅极电极112。在逻辑栅极绝缘膜111及逻辑栅极电极112的侧面上形成有侧壁绝缘膜113。在第2活性区域104中，形成有成为源极区域或者漏极区域的杂质扩散层114，在逻辑栅极电极112的上面及杂质扩散层114的上面分别形成有硅化物层117。
因此，由场效应晶体管构成的逻辑晶体管，由逻辑栅极绝缘膜111、在上部形成了硅化物层117的逻辑栅极电极112及在上部形成了硅化物层117的杂质扩散层114构成。
以下，按照从图3(a)～图3(c)到图10(a)～图10(c)的各工序的顺序的剖面图，对上述构成的第1实施例所涉及的半导体存储装置的制造方法加以说明。另外，图3(a)、图4(a)、图5(a)、图6(a)、图7(a)、图8(a)、图9(a)及图10(a)示出了与图1的lla-lla线相对应的部位的剖面结构，图3(b)、图4(b)、图5(b)、图6(b)、图7(b)、图8(b)、图9(b)及图10(b)示出了与图1的llb-llb线相对应的部位的剖面结构，图3(c)、图4(c)、图5(c)、图6(c)、图7(c)、图8(c)、图9(c)及图10(c)示出了与图1的llc-llc线相对应的部位的剖面结构。
首先，如图3(a)、图3(b)及图3(c)所示，通过向在半导体衬底101的上部形成的深度为300nm左右的沟部埋入氧化硅形成元件隔离绝缘膜102，来形成存储器区域即第1活性区域103、和逻辑区域即第2活性区域104。接着，在加速电压大约为50KeV，剂量大约为5×1015/cm2的注入条件下，向第1活性区域103的规定部分进行杂质离子例如砷离子的离子注入。然后，通过对进行了离子注入的半导体衬底101，例如在温度为900℃左右的氮大气环境下进行大约60分钟的热处理，使被注入的砷离子活性化，来在比特线延伸的方向上，分别形成是存储器晶体管的源极区域或者漏极区域的多个杂质扩散层107。
其次，如图4(a)、4(b)及图4(c)所示，在半导体衬底101的主面上的第1活性区域103及第2活性区域104中，通过热氧化法形成厚度为10nm的下层氧化硅膜，在所形成的下层氧化硅膜上，通过减压CVD(low-pressure chemical vapor deposition)法，依次沉积厚度为7nm的中层氮化硅膜、和厚度为10nm的上层氧化硅膜。另外，不必一定设置上层氧化硅膜。
接着，在第2活性区域104中，通过众所周知的蚀刻技术选择性地除去中层氮化硅膜及上层氧化硅膜。然后，通过减压CVD法，在第1活性区域103及第2活性区域104上，沉积厚度为200nm左右的作为硅含有膜的多结晶硅膜。接着，在加速电压大约为10KeV，剂量大约为2×1015/cm2的注入条件下，向所沉积的多结晶硅膜，进行杂质离子例如磷离子的离子注入，然后，对进行了离子注入的多结晶硅膜，例如在温度为800℃左右的氮大气环境下进行大约15分钟的热处理，使所注入的磷离子活性化。
其次，在第1活性区域103中，通过众所周知的光刻及蚀刻技术，依次将多结晶硅膜、上层氧化硅膜、中层氮化硅膜及下层氧化硅膜图案化，形成由多结晶硅膜构成的存储器栅极电极105和由叠层体构成的存储器栅极绝缘膜110，其中，该叠层体具有由上层氧化硅膜构成的上部栅极绝缘膜110c、由中层氮化硅膜构成的电荷积累膜110b和由下层氧化硅膜构成的下部氧化硅膜110a。
而在第2活性区域104中，通过光刻及蚀刻技术，将多结晶硅膜及下层氧化硅膜图案化，形成由多结晶硅膜构成的逻辑栅极电极112、及由下层氧化硅膜构成的逻辑栅极绝缘膜111。
接着，在第1活性区域103及第2活性区域104中，在通过减压CVD法，沉积厚度为100nm左右的氧化硅膜后，通过对所沉积的氧化硅膜进行深度为110nm左右的回蚀，来在存储器栅极电极105及存储器栅极绝缘膜110的侧面上形成侧壁绝缘膜106，同时，在逻辑栅极电极112的侧面上形成侧壁绝缘膜113。
接着，在第2活性区域中，在将逻辑栅极电极112及侧壁绝缘膜113作为掩模，注入杂质离子例如砷离子后，进行规定的热处理，形成成为源极区域或者漏极区域的杂质扩散层114。
其次，如图5(a)、图5(b)及图5(c)所示，在第1活性区域103及第2活性区域104中，通过等离子体CVD法，在半导体衬底101上，覆盖着包含多个存储器栅极电极105、逻辑栅极电极112及元件隔离绝缘膜102的整个部分，沉积厚度为30nm左右的由氧化硅膜构成的第1绝缘膜115。接着，通过常压CVD法，在所沉积的第1绝缘膜115上，沉积第2绝缘膜116，其中，该第2绝缘膜116由厚度为300nm左右、含有浓度为2wt％的磷杂质及7wt％的硼杂质的BPSG(boron-doped phospho-silicateglass)膜构成。
其次，如图6(a)、图6(b)及图6(c)所示，通过光刻技术，在第2绝缘膜116上，形成将第1活性区域103露出的第1抗蚀图案118后，将所形成的第1抗蚀图案118作为掩模，对第2绝缘膜116及第1绝缘膜115进行含有各向同性蚀刻成分的各向异性蚀刻，使各存储器栅极电极105上面的角部露出。此时的含有各向同性蚀刻成分的干蚀刻条件，例如，将流量为100cm3/min(0℃，1atm)的四氟化碳(CF4)和流量为20cm3/min(0℃，1atm)的氧(O2)用作蚀刻气体，使功率为100W，使室内的压力为50Pa。
其次，如图7(a)、图7(b)及图7(c)所示，在以氧化硅为主要成分的第1绝缘膜115及第2绝缘膜116、和多结晶硅的蚀刻选择比比较小的干蚀刻条件下，通过更进一步地进行蚀刻处理，来将各存储器栅极电极115的上面露出，同时，利用过分蚀刻，将各存储器栅极电极105上面的角部蚀刻成锥形或者圆形。此时的蚀刻选择比比较小的干蚀刻，例如，可以用将上述蚀刻条件中的氧流量从20cm3/min(0℃，1atm)增加到50cm3/min(0℃，1atm)的条件来进行。
另外，存储器栅极电极105上面的角部，不必限定为锥形或者圆形。也就是说，只要将存储器栅极电极105的上面蚀刻成中央部分为比其角部(边缘部)向上突出的突出部分就行。即使在该一系列的蚀刻中，也使第1绝缘膜115作为存储器栅极间绝缘膜108残存在半导体衬底101的主面上的多个存储器栅极电极105之间的区域中。
象这样，根据第1实施例所涉及的制造方法，如图6(a)、图6(b)及图6(c)所示，通过进行含有各向同性蚀刻成分的各向异性蚀刻，来使存储器栅极电极105上面的角部比该中央部先露出，通过使存储器栅极电极105上面的角部暴露在蚀刻气体中的时间，长于存储器栅极电极105上面的中央部分，能够将栅极上面的角部形成为锥形或者圆形。另外，在该一系列的蚀刻工序中，由于相邻的存储器栅极电极105之间至少存在第1绝缘膜115，因此没有半导体衬底101中的存储器栅极电极105之间的区域因蚀刻而被削去的现象。并且，在该一系列的蚀刻工序中，由于第2活性区域104被第1抗蚀图案118覆盖，因此没有在第2活性区域104中含有的半导体衬底101、元件隔离绝缘膜102及逻辑栅极电极112因蚀刻而被削去的现象。
其次，如图8(a)、图8(b)及图8(c)所示，在除去第1抗蚀图案118后，通过使用了稀释氢氟酸溶液的湿蚀刻将第2绝缘膜116除去。因此，在第1活性区域103中，残存在存储器栅极电极105之间的第2绝缘膜116几乎都被除去，形成由第1绝缘膜115构成的存储器栅极间绝缘膜108。在第2活性区域104中，第2绝缘膜116也几乎都被除去，留下第1绝缘膜115。
其次，如图9(a)、图9(b)及图9(c)所示，通过光刻技术，在半导体衬底101上形成将第2活性区域104露出的第2抗蚀图案119后，通过将所形成的第2抗蚀图案119作为掩模，对第1绝缘膜115进行使用了稀释氢氟酸溶液的湿蚀刻，将残存在第2活性区域104中的第1绝缘膜115除去，来分别使逻辑栅极电极112的上面及杂质扩散层114的上面露出。
其次，如图10(a)、图10(b)及图10(c)所示，通过自对准多晶硅化物技术，在第1活性区域103中，在存储器栅极电极105的突出部分即被锥形化或者圆形化的上面及其角部形成硅化物层109。与此同时，在第2活性区域104中，在逻辑栅极电极112的上面及杂质扩散层114的上面形成硅化物层117。
象这样，能够获得第1实施例所涉及的半导体存储装置。另外，由于在其后的金属布线工序、保护膜形成工序及接合垫形成工序等众所周知，因此在此加以省略。
如上所述，根据第1实施例，通过在存储器区域即第1活性区域103中，在存储器栅极电极105的上部形成其中央部向上方突出的突出部分后，在该突出部分形成硅化物层109，能够很容易地将存储器栅极电极105的硅化物层109的栅极宽度方向的长度形成为长于栅极宽度自身的宽度尺寸。因此，由于能够增大硅化物层109中的栅极电极的每个单位长度的接触面积，降低存储器栅极电极105的每个单位长度的电阻值(条形电阻)，因此能够使存储器晶体管满足更进一步的细微化和高速化。
(第1实施例的第1变形例)
以下，参照图11(a)～图11(c)对第1实施例的第1变形例所涉及的半导体存储装置的制造方法加以说明。
在第1实施例所涉及的制造方法中，虽然将含有各向同性蚀刻成分的各向异性干蚀刻法用在了图6(a)～图6(c)所示的将存储器栅极电极105上面的角部选择性地露出的蚀刻方法中，但是在第1变形例中，通过进行各向同性蚀刻，来使第2绝缘膜116中的存储器栅极电极105上面的角部附近的膜厚薄于其中央部的膜厚。
也就是说，如图11(a)、图11(b)及图11(c)所示，通过对由BPSG构成的第2绝缘膜116，进行例如使用了稀释氢氟酸溶液的湿蚀刻，来将第2绝缘膜116中的存储器栅极电极105上方部分的膜厚，形成为存储器栅极电极105中央部的膜厚在其角部(边缘部)的上侧变薄的样子。
然后，如图7(a)、图7(b)及图7(c)所示，进行各向异性的干蚀刻，使存储器栅极电极105的上部为锥形或者圆形等突出形状。
(第1实施例的第2变形例)
以下，参照图12(a)～图12(c)对第1实施例的第2变形例所涉及的半导体存储装置的制造方法加以说明。
在第1实施例所涉及的制造方法中，在图5(a)～图5(c)所示的第2绝缘膜116的成膜方法中使用了常压CVD法，在第2变形例中，使用氩溅射法等反向溅射法。
也就是说，如图12(a)、图12(b)及图12(c)所示，在由BPSG膜构成的第2绝缘膜116的成膜中使用溅射法，将含有磷杂质及硼杂质的由氧化硅构成的靶子表面(靶子面)遮蔽适当的期间也就是进行反向溅射后，能够将第2绝缘膜116的形状形成为存储器栅极电极105上面的中央部的膜厚在其角部的上方变薄的样子。
因此，在其次的图6(a)～图6(c)所示的蚀刻工序中，由于能够更容易地使各存储器栅极电极105上面的角部露出，因此如图7(a)～图7(c)所示，能够使各存储器栅极电极105的上面露出且很容易地将其角部蚀刻成锥形或者圆形等。
而在第1实施例中，同时将第1活性区域103的存储器栅极电极105、和第2活性区域104的逻辑栅极电极112图案化。这样一来，由于不必设置与形成在存储器栅极电极105及逻辑栅极电极112上侧的上层接触孔之间的多余的空白，因此能够实现细微化。
并且，在第1实施例中，虽然作为形成在第1活性区域103中的存储器元件，以将电荷捕获在存储器栅极绝缘膜110中的类型的存储器元件为例加以了说明，但是可以代替它，可以是在栅极绝缘膜110和栅极电极105之间设置浮栅电极，将电荷捕获在所设置的浮栅电极中的类型的存储器元件。
并且，虽然，第1实施例，通过在图5(a)～图5(c)所示的绝缘膜形成工序中，象由氧化硅构成的第1绝缘膜115及由BPSG构成的第2绝缘膜116那样，沉积相互组成不同的两种绝缘膜，来在比特线(杂质扩散层107)延伸的方向上相邻的栅极电极105之间形成了存储器栅极间绝缘膜108，但是并不限于此，也能够沉积3种或者多于3种的绝缘膜。这里，在存储器栅极间绝缘膜108的形成中，使用两种或者多于两种的绝缘膜的理由在于：在第1实施例中，如上所述，在同一个工序中将存储器栅极电极105和逻辑栅极电极112图案化。因此，如果在半导体衬底101上，在存储器区域即第1活性区域103形成的各存储器栅极电极105之间，沉积所需的存储器栅极间绝缘膜108的话，则在逻辑区域即第2活性区域104的逻辑栅极电极112和杂质扩散层114上，也要沉积形成存储器栅极间绝缘膜108用的绝缘膜。
但是，该形成存储器栅极间绝缘膜用的绝缘膜，当在第2活性区域104中，在逻辑栅极电极112及杂质扩散层114的各个上面形成硅化物层117时，必须要除去所沉积的绝缘膜。因此，最好形成存储器栅极间绝缘膜用的绝缘膜，在第1活性区域103中，即使在栅极电极105之间的间隔较小时也要将其充分地填充进去，而在第2活性区域104中要能够很容易地将其除去。所以，让单一组成的绝缘膜具有这样的容易填充性和容易除去性，不如让具有不同组成的多个绝缘膜具有更容易。因此，在第1实施例中，例如，对第1绝缘膜115使用氧化硅，对第2绝缘膜116使用BPSG，这样一来，如图8(a)、图8(b)及图8(c)所示，能够通过湿蚀刻很容易地除去第2绝缘膜116。
在第1实施例中，对在同一个工序中形成存储器栅极电极105和逻辑栅极电极112的情况加以了说明，但是在能够完全去掉与上层接触孔的边缘的情况下，也可以在不同的工序中形成存储器栅极电极105和逻辑栅极电极112。将此例作为第2实施例加以说明。
(第2实施例)
以下，参照附图对本发明的第2实施例加以说明。
图13示出了本发明的第2实施例所涉及的半导体存储装置的部分平面结构。
如图13所示，第2实施例所涉及的半导体存储装置，通过在例如由硅(Si)构成的半导体衬底的上部选择性地形成的元件隔离绝缘膜相互隔离，包括设有多个存储器单元的存储器区域即第1活性区域203、和设有逻辑元件的逻辑区域即第2活性区域204。在第1活性区域203中，将多个存储器晶体管设置成矩阵状，在第2活性区域204中，设置有逻辑晶体管。
在第1活性区域203中，在半导体衬底的主面上形成有中间夹着由叠层体构成的存储器栅极绝缘膜的多个存储器栅极电极205，其中，该叠层体具有依次形成的由氧化硅构成的下部栅极绝缘膜、由氮化硅构成的电荷积累膜及由氧化硅构成的上部栅极绝缘膜。
在栅极长度方向(栅极电极205延伸的方向)上排列的多个存储器晶体管中的各存储器栅极电极205形成为被它们共有且相互连接的样子，该共有的存储器栅极电极205分别形成为字线。这里，各存储器栅极电极205上面的角部(边缘部)被加工成锥形或者圆形，在该被加工的上面分别形成有硅化物层209。
另外，与存储器栅极电极205上部的衬底面垂直的方向的剖面形状，并不限定为锥形或者圆形，只要是存储器栅极电极205上面的中央部具有比其边缘部向上突出的突出形状就行。
在存储器区域即第1活性区域203中，在与字线延伸的方向正交的方向上形成有杂质扩散层207，该杂质扩散层207形成与字线延伸的方向正交的方向上排列的存储器晶体管的源极区域或者漏极区域，同时，形成为被它们共有且连接它们的样子。这些共有的源极区域或者漏极区域形成比特线。
象这样，存储器晶体管由存储器栅极绝缘膜、在上部形成有硅化物层209的存储器栅极电极205及杂质扩散层207构成。并且，在存储器栅极电极205之间，形成有存储器栅极间绝缘膜208。
而在逻辑区域即第2活性区域204中，在半导体衬底的主面上，形成有中间夹着由氧化硅构成的逻辑栅极绝缘膜的逻辑栅极电极212。在逻辑栅极绝缘膜及逻辑栅极电极212的侧面上形成有侧壁绝缘膜213。在第2活性区域204中，形成有成为源极区域或者漏极区域的杂质扩散层，在逻辑栅极电极212的上面及杂质扩散层的上面分别形成有硅化物层217。
因此，由场效应晶体管构成的逻辑晶体管，由逻辑栅极绝缘膜、在上部形成了硅化物层217的逻辑栅极电极212及在上部形成了硅化物层217的杂质扩散层构成。
以下，按照从图14(a)～图14(c)到图19(a)～图19(c)的各工序的顺序的剖面图，对上述构成的第2实施例所涉及的半导体存储装置的制造方法加以说明。另外，图14(a)、图15(a)、图16(a)、图17(a)、图18(a)及图19(a)示出了与图13的IXXa-IXXa线相对应的部位的剖面结构，图14(b)、图15(b)、图16(b)、图17(b)、图18(b)及图19(b)示出了与图13的IXXb-IXXb线相对应的部位的剖面结构，图14(c)、图15(c)、图16(c)、图17(c)、图18(c)及图19(c)示出了与图13的IXXc-IXXc线相对应的部位的剖面结构。
首先，如图14(a)、图14(b)及图14(c)所示，通过向在半导体衬底201的上部形成的深度为300nm左右的沟部埋入氧化硅形成元件隔离绝缘膜202，来形成存储器区域即第1活性区域203、和逻辑区域即第2活性区域204。接着，在加速电压大约为50KeV，剂量大约为5×1015/cm2的注入条件下，向第1活性区域203的规定部分进行杂质离子例如砷离子的离子注入。然后，通过对进行了离子注入的半导体衬底201，例如在温度为900℃左右的氮大气环境下进行大约60分钟的热处理，使被注入的砷离子活性化，来在比特线延伸的方向，分别形成是存储器晶体管的源极区域或者漏极区域的多个杂质扩散层207。
接着，在半导体衬底201的主面上的第1活性区域203及第2活性区域204中，通过热氧化法形成厚度为10nm的下层氧化硅膜，且在所形成的下层氧化硅膜上，通过减压CVD法，依次沉积厚度为7nm的中层氮化硅膜、和厚度为10nm的上层氧化硅膜。另外，不必一定设置上层氧化硅膜。
接着，在第2活性区域204中，通过众所周知的蚀刻技术选择性地除去中层氮化硅膜及上层氧化硅膜。然后，通过减压CVD法，在第1活性区域203及第2活性区域204上，沉积厚度为200nm左右的作为硅含有膜的多结晶硅膜。接着，在加速电压大约为10KeV，剂量大约为2×1015/cm2的注入条件下，向所沉积的多结晶硅膜，进行杂质离子例如磷离子的离子注入，然后，对进行了离子注入的多结晶硅膜，在例如温度为800℃左右的氮大气环境下进行大约15分钟的热处理，使所注入的磷离子活性化。
接着，在第1活性区域203中，通过众所周知的光刻及蚀刻技术，依次将多结晶硅膜、上层氧化硅膜、中层氮化硅膜及下层氧化硅膜图案化，来形成由多结晶硅膜构成的存储器栅极电极205和由叠层体构成的存储器栅极绝缘膜210，其中，该叠层体具有由上层氧化硅膜构成的上部栅极绝缘膜210c、由中层氮化硅膜构成的电荷积累膜210b和由下层氧化硅膜构成的下部氧化硅膜210a。
其次，如图15(a)、图15(b)及图15(c)所示，在第1活性区域203及第2活性区域204中，通过等离子体CVD法，在半导体衬底201上，沿着含有多个存储器栅极电极205、多结晶硅膜及元件隔离绝缘膜202的整个部分，沉积厚度为300nm左右的由氧化硅膜构成的绝缘膜215。
其次，如图16(a)、图16(b)及图16(c)所示，对绝缘膜215进行含有各向同性蚀刻成分的各向异性蚀刻，首先，使各存储器栅极电极205上面的角部露出。此时的含有各向同性蚀刻成分的干蚀刻条件是，例如，对蚀刻气体使用流量为100cm3/min(0℃，1atm)的四氟化碳(CF4)、和流量为20cm3/min(0℃，1atm)的氧(O2)，使功率为100W，使室内的压力为50Pa。
其次，如图17(a)、图17(b)及图17(c)所示，通过在由氧化硅构成的绝缘膜215、和多结晶硅的蚀刻选择比比较小的干蚀刻条件下，更进一步地进行蚀刻处理，来将各存储器栅极电极205的上面露出，同时，利用过分蚀刻，将各存储器栅极电极205上面的角部蚀刻成锥形或者圆形。此时的蚀刻选择比比较小的干蚀刻，例如，可以用将上述蚀刻条件中的氧流量从20cm3/min(0℃，1atm)增加到50cm3/min(0℃，1atm)的条件来进行。
另外，存储器栅极电极205上面的角部，并不被限定为锥形或者圆形。也就是说，只要在存储器栅极电极205的上面，将其蚀刻成中央部分具有比其角部(边缘部)向上突出的突出部分就行。即使在该一系列的蚀刻中，也使绝缘膜215作为存储器栅极间绝缘膜208残存在半导体衬底201的主面上的多个存储器栅极电极205之间的区域中。
象这样，根据第2实施例所涉及的制造方法，如图16(a)、图16(b)及图16(c)所示，通过进行含有各向同性蚀刻成分的各向异性蚀刻，来使存储器栅极电极205上面的角部比该中央部分先露出，通过使存储器栅极电极205上面的角部暴露在蚀刻气体中的时间，长于存储器栅极电极205上面的中央部分，能够使栅极上面的角部为锥形或者圆形。另外，在该一系列的蚀刻工序中，由于相邻的存储器栅极电极205之间存在绝缘膜215，因此没有半导体衬底201中的存储器栅极电极205之间的区域因蚀刻而被削去的现象。并且，在该一系列的蚀刻工序中，由于第2活性区域204被多结晶硅膜覆盖，因此没有包含在第2活性区域204中的半导体衬底201及元件隔离绝缘膜202因蚀刻而被削去的现象。
其次，如图18(a)、图18(b)及图18(c)所示，在第2活性区域204中，依次将多结晶硅膜及下层氧化硅膜图案化，形成由多结晶硅膜构成的逻辑栅极电极212及由下层氧化硅膜构成的逻辑栅极绝缘膜211。接着，通过减压CVD法，在第1活性区域203及第2活性区域204中，沿着包含多个存储器栅极电极205、逻辑栅极电极及元件隔离绝缘膜202的整个部分，沉积厚度为100nm左右的形成侧壁绝缘膜用的氧化硅膜。此时，在上部是锥形等突出形状的存储器栅极电极205上面的角部(锥形部)上沉积的氧化硅膜的膜厚，与在存储器栅极电极205上面的中央部分上沉积的氧化硅膜的膜厚相等。
接着，由于在对所沉积的氧化硅膜进行深度为110nm左右的回蚀，在逻辑栅极电极212的侧面上形成侧壁绝缘膜213后，在第1活性区域203中，在各存储器栅极电极205上部的锥形部上，用于形成侧壁绝缘膜213的氧化硅膜，都被没有残留地蚀刻掉了，因此各存储器栅极电极205的上部就露了出来。而在相邻的存储器栅极电极205之间，在存储器栅极间绝缘膜208上残存有细小的侧壁绝缘膜206。
也就是说，通过使各存储器栅极电极205上面的角部为锥形或者圆形，来利用蚀刻从各存储器栅极电极205上面的角部(边缘部)开始，除去用于形成逻辑栅极电极212的侧壁绝缘膜213的氧化硅膜。其结果，当形成侧壁绝缘膜213时，没有在各存储器栅极电极205上面的角部(边缘部)形成侧壁绝缘膜206的现象。
接着，在第2活性区域204中，在将逻辑栅极电极212及侧壁绝缘膜213作为掩模，对半导体衬底201注入杂质离子例如砷离子后，进行使注入的杂质离子活性化的规定的热处理，形成成为源极区域或者漏极区域的杂质扩散层214。
其次，如图19(a)、图19(b)及图19(c)所示，通过自对准多晶硅化物技术，在第1活性区域203中，在存储器栅极电极205的突出部分即被锥形化或者圆形化的上面及其角部形成硅化物层209。与此同时，在第2活性区域204中，在逻辑栅极电极212的上面及杂质扩散层214的上面形成硅化物层217。
象这样，能够获得第2实施例所涉及的半导体存储装置。另外，由于在其后的金属布线工序、保护膜形成工序及接合垫形成工序等众所周知，因此在此加以省略。
如上所述，根据第2实施例，通过在存储器区域即第1活性区域203中，在存储器栅极电极205的上部形成其中央部分向上突出的突出部分后，在该突出部分形成硅化物层209，能够很容易地将存储器栅极电极205的硅化物层209的栅极宽度方向的长度，形成为长于栅极宽度自身的宽度尺寸。这样一来，由于能够增大硅化物层209中的栅极电极的每个单位长度的接触面积，降低存储器栅极电极205的每个单位长度的电阻值(条形电阻)，因此能够使存储器晶体管满足更进一步的细微化和高速化。
(第2实施例的第1变形例)
以下，参照图20(a)～图20(c)对第2实施例的第1变形例所涉及的半导体存储装置的制造方法加以说明。
在第2实施例所涉及的制造方法中，对图16(a)～图16(c)所示的将存储器栅极电极205上面的角部选择性地露出的蚀刻方法，使用了含有各向同性蚀刻成分的各向异性干蚀刻法，在第1变形例中，通过进行各向同性蚀刻，来使绝缘膜215中的存储器栅极电极205上面的角部附近的膜厚薄于其中央部分的膜厚。
也就是说，如图20(a)、图20(b)及图20(c)所示，通过对由氧化硅构成的绝缘膜215，进行例如使用了稀释氢氟酸溶液的湿蚀刻，来使绝缘膜215中的存储器栅极电极205上方部分的膜厚为，存储器栅极电极205中央部分的膜厚在其角部(边缘部)上侧变薄的样子。
然后，如图17(a)、图17(b)及图17(c)所示，进行各向异性的干蚀刻，使存储器栅极电极205的上部为锥形或者圆形等突出形状。
(第2实施例的第2变形例)
以下，参照图21(a)～图21(c)对第2实施例的第2变形例所涉及的半导体存储装置的制造方法加以说明。
在第2实施例所涉及的制造方法中，对图15(a)～图15(c)所示的绝缘膜215的成膜方法，使用了等离子体CVD法，在第2变形例中，使用氩溅射法等反向溅射法。
也就是说，如图15(a)、图15(b)及图15(c)所示，在由氧化硅构成的绝缘膜215的成膜中使用溅射法，将由氧化硅构成的靶子表面(靶子面)遮蔽适当的期间也就是进行反向溅射后，能够使绝缘膜215的形状为，存储器栅极电极205上面的中央部分的膜厚在其角部上方变薄的样子。
这样一来，在其次的图16(a)～图16(c)所示的蚀刻工序中，由于能够更容易地使各存储器栅极电极205上面的角部露出，因此如图17(a)～图17(c)所示，能够使各存储器栅极电极205的上面露出且很容易地将其角部蚀刻成锥形或者圆形等。
但是，在第2实施例中，在图16(a)～图16(c)及图17(a)～图17(c)所示的形成存储器栅极间绝缘膜208的蚀刻工序，也就是在存储器栅极205的上部形成突出部分的工序中，该蚀刻条件是在蚀刻由氧化硅构成的绝缘膜215的同时，也能够蚀刻多结晶硅膜，且多结晶硅膜的蚀刻率小于氧化硅膜的蚀刻率的蚀刻条件下进行的。因此，如图16(a)～图16(c)所示，能够在各存储器栅极电极205上面的角部露出后，能够更有效地将各存储器栅极电极205上面的角部形成为锥形。
并且，在第2实施例中，作为形成在第1活性区域203中的存储器元件，以将电荷捕获在存储器栅极绝缘膜208中的类型的存储器元件为例加以了说明，但是可以代替它，可以是在栅极绝缘膜210和栅极电极205之间设置浮栅电极，将电荷捕获在所设置的浮栅电极中的类型的存储器元件。
并且，在第2实施例中，通过多次重复进行图15所示的沉积绝缘膜215的工序到图17所示的除去绝缘膜215使各存储器栅极电极205的上面露出且除去存储器栅极电极205上面的角部的工序，由于能够增大存储器栅极电极205上面的角部的锥形部分或者圆形部分，因此能够更有效地增大硅化物层209的面积。
(实用性)
本发明所涉及的半导体存储装置及其制造方法，由于能够使栅极电极上面的硅化物层中的栅极宽度方向的接触长度大于栅极宽度本身，因此栅极电极剖面中的硅化物层的面积，与栅极电极的上面是平坦的时候相比，增大了，所以，降低了栅极电极的每单位长度的电阻值(条形电阻)，能够满足更进一步的细微化和高速化，作为同时设置有逻辑区域、和具有扩散布线层结构的存储器区域的半导体存储装置及其制造方法特别有用。
Claims (27)
1、一种半导体存储装置，具有：形成在衬底上的、通过相互交叉的多个比特线和多个字线将分别含有存储器晶体管的多个存储器单元呈矩阵状设置而成的存储器区域，其特征在于：
上述各存储器晶体管的栅极电极，具有其上面的中央部从边缘部向上方突出的突出部分；
在上述各存储器晶体管的栅极电极的上述突出部分的上面，分别形成有硅化物层。
2、根据权利要求1所述的半导体存储装置，其特征在于：
上述各存储器晶体管，通过成为源极区域或者漏极区域的杂质扩散层构成上述比特线的一部分，上述栅极电极构成上述字线的一部分。
3、根据权利要求1或者2所述的半导体存储装置，其特征在于：
在上述衬底上的上述多个存储器晶体管的栅极电极之间的区域中，形成有栅极间绝缘膜。
4、根据权利要求1或者2所述的半导体存储装置，其特征在于：
具有在上述衬底上的上述存储器区域之外的区域中形成的、设有逻辑晶体管的逻辑区域，在上述逻辑晶体管的栅极电极的侧面上形成有侧壁绝缘膜。
5、根据权利要求4所述的半导体存储装置，其特征在于：
在上述逻辑晶体管的栅极电极的上面、及成为上述逻辑晶体管的源极区域或者漏极区域的杂质扩散层的各露出部分，分别形成有硅化物层。
6、根据权利要求1或者2所述的半导体存储装置，其特征在于：
在上述各存储器晶体管的栅极电极的下侧形成的存储器栅极绝缘膜，具有电荷积累膜。
7、根据权利要求6所述的半导体存储装置，其特征在于：
上述存储器栅极绝缘膜，由具有下层氧化硅膜和上层氮化硅膜的叠层体构成；
上述电荷积累膜由上述上层氮化硅膜构成。
8、根据权利要求6所述的半导体存储装置，其特征在于：
上述存储器栅极绝缘膜，由具有下层氧化硅膜、中层氮化硅膜和上层氧化硅膜的叠层体构成；
上述电荷积累膜由上述中层氮化硅膜构成。
9、根据权利要求1、2及5中的任意一项所述的半导体存储装置，其特征在于：
在上述各存储器晶体管的栅极电极的下侧形成的存储器栅极绝缘膜，由具有下层氧化硅膜、中层氮化硅膜和上层氧化硅膜的叠层体构成；
上述中层氮化硅膜，形成为被上述多个存储器晶体管共有且连接它们的上述存储器栅极绝缘膜的样子。
10、根据权利要求2或者5所述的半导体存储装置，其特征在于：
上述多个存储器晶体管中的、在上述字线延伸的方向上相邻的一对存储器晶体管的一边的源极区域和另一边的漏极区域，由共同的杂质扩散层构成。
11、根据权利要求5、7及8中的任意一项所述的半导体存储装置，其特征在于：
上述存储器晶体管的栅极电极中的硅化物层、和上述逻辑晶体管的栅极电极中的硅化物层，在与衬底面垂直的方向上的剖面形状互不相同。
12、一种半导体存储装置的制造方法，是具有：形成在衬底上的、通过相互交叉的多个比特线和多个字线将分别含有存储器晶体管的多个存储器单元呈矩阵状设置而成的存储器区域，和设置有逻辑晶体管的逻辑区域的半导体存储装置，其特征在于：
包括：在上述存储器区域中，沿着上述比特线延伸的方向，形成被上述多个存储器单元中的在上述比特线延伸的方向上排列的存储器单元共有，且成为构成它们的晶体管的源极区域或者漏极区域的第1杂质扩散层的工序；
在上述衬底上的上述存储器区域中形成存储器栅极绝缘膜，且在上述衬底上的上述逻辑区域中形成逻辑栅极绝缘膜的工序；
在上述存储器栅极绝缘膜及上述逻辑栅极绝缘膜上沉积硅含有膜的工序；
在上述存储器区域中，将上述硅含有膜图案化，沿着上述字线延伸的方向形成被上述多个存储器晶体管中的在上述字线延伸的方向上排列的存储器晶体管共有的栅极电极，且在上述逻辑区域中，将上述硅含有膜图案化，形成上述逻辑晶体管的栅极电极的工序；
在上述逻辑晶体管的栅极电极的侧面上形成侧壁绝缘膜的工序；
在上述逻辑区域中，形成成为上述逻辑晶体管的源极区域或者漏极区域的第2杂质扩散层的工序；
在上述存储器区域及上述逻辑区域上形成第1绝缘膜后，在所形成的上述第1绝缘膜上形成与该第1绝缘膜的组成不同的第2绝缘膜的工序；
在上述存储器区域中，对上述第2绝缘膜及上述第1绝缘膜依次进行蚀刻，将上述多个存储器晶体管的栅极电极上面的角部露出的工序；
在将上述多个存储器晶体管的栅极电极上面的角部露出后，再进行蚀刻，将上述多个存储器晶体管的栅极电极的上面露出且将上述栅极电极上面的角部除去，同时，在上述比特线延伸的方向上邻接的上述存储器晶体管的栅极电极之间，形成至少由上述第1绝缘膜构成的栅极间绝缘膜的工序；
在上述逻辑区域中，对上述第2绝缘膜及上述第1绝缘膜依次进行蚀刻，将上述逻辑晶体管的栅极电极的上面及上述第2杂质扩散层的上面露出的工序；和
在除去了上述多个存储器晶体管的栅极电极的角部的上面、上述逻辑晶体管的栅极电极的上面及上述第2杂质扩散层的露出部分上，分别形成硅化物层的工序。
13、根据权利要求12所述的半导体存储装置的制造方法，其特征在于：
上述存储器栅极绝缘膜，具有电荷积累膜。
14、根据权利要求13所述的半导体存储装置的制造方法，其特征在于：
上述存储器栅极绝缘膜，由具有下层氧化硅膜和上层氮化硅膜的叠层体构成；
上述电荷积累膜由上述上层氮化硅膜构成。
15、根据权利要求13所述的半导体存储装置的制造方法，其特征在于：
上述存储器栅极绝缘膜，由具有下层氧化硅膜、中层氮化硅膜和上层氮化硅膜的叠层体构成；
上述电荷积累膜由上述中层氮化硅膜构成。
16、根据权利要求12所述的半导体存储装置的制造方法，其特征在于：
在将上述多个存储器晶体管的栅极电极上面的角部露出的工序中，对上述第2绝缘膜及上述第1绝缘膜进行的蚀刻，是各向同性蚀刻。
17、根据权利要求12或者16所述的半导体存储装置的制造方法，其特征在于：
在将上述多个存储器晶体管的栅极电极上面的角部露出后，对上述第2绝缘膜及上述第1绝缘膜进行的蚀刻，是各向异性蚀刻。
18、根据权利要求12或者16所述的半导体存储装置的制造方法，其特征在于：
对于上述第2绝缘膜及上述第1绝缘膜进行的蚀刻，是在上述第1绝缘膜及第2绝缘膜的蚀刻率高于上述硅含有膜的蚀刻率的条件下进行的。
19、根据权利要求12所述的半导体存储装置的制造方法，其特征在于：
上述第2绝缘膜，通过反向溅射法形成。
20、一种半导体存储装置的制造方法，是具有：形成在衬底上的、通过相互交叉的多个比特线和多个字线将分别含有存储器晶体管的多个存储器单元呈矩阵状设置而成的存储器区域，和设置有逻辑晶体管的逻辑区域的半导体存储装置，其特征在于：
包括：在上述存储器区域中，沿着上述比特线延伸的方向，形成被上述多个存储器单元中的在上述比特线延伸的方向上排列的存储器单元共有，且成为构成它们的晶体管的源极区域或者漏极区域的第1杂质扩散层的工序；
在上述衬底上的上述存储器区域中形成存储器栅极绝缘膜，且在上述衬底上的上述逻辑区域中形成逻辑栅极绝缘膜的工序；
在上述存储器栅极绝缘膜及上述逻辑栅极绝缘膜上沉积硅含有膜的工序；
在上述存储器区域中，将上述硅含有膜图案化，沿着上述字线延伸的方向，形成被上述多个存储器晶体管中的在上述字线延伸的方向上排列的存储器晶体管共有的栅极电极的工序；
在上述存储器区域上及上述逻辑区域上形成绝缘膜的工序；
在上述存储器区域中，对上述绝缘膜进行蚀刻，将上述多个存储器晶体管的栅极电极上面的角部露出的工序；
在将上述栅极电极上面的角部露出后，再进行蚀刻，将上述多个存储器晶体管的栅极电极的上面露出且将上述栅极电极上面的角部除去，同时，在上述比特线延伸的方向上邻接的上述存储器晶体管的栅极电极之间，形成由上述绝缘膜构成的栅极间绝缘膜的工序；
在上述逻辑区域中，将上述硅含有膜图案化，形成上述逻辑晶体管的栅极电极的工序；
在上述逻辑晶体管的栅极电极的侧面上形成侧壁绝缘膜的工序；
在上述逻辑区域中，形成成为上述逻辑晶体管的源极区域或者漏极区域的第2杂质扩散层的工序；和
在除去了上述多个存储器晶体管的栅极电极的角部的上面、上述逻辑晶体管的栅极电极的上面及上述第2杂质扩散层的露出部分上，分别形成硅化物层的工序。
21、根据权利要求20所述的半导体存储装置的制造方法，其特征在于：
上述存储器栅极绝缘膜，具有电荷积累膜。
22、根据权利要求21所述的半导体存储装置的制造方法，其特征在于：
上述存储器栅极绝缘膜，由具有下层氧化硅膜和上层氮化硅膜的叠层体构成；
上述电荷积累膜由上述上层氮化硅膜构成。
23、根据权利要求21所述的半导体存储装置的制造方法，其特征在于：
上述存储器栅极绝缘膜，由具有下层氧化硅膜、中层氮化硅膜和上层氮化硅膜的叠层体构成；
上述电荷积累膜由上述中层氮化硅膜构成。
24、根据权利要求20所述的半导体存储装置的制造方法，其特征在于：
在将上述多个存储器晶体管的栅极电极上面的角部露出的工序中，对上述绝缘膜进行的蚀刻，是各向同性蚀刻。
25、根据权利要求20或者24所述的半导体存储装置的制造方法，其特征在于：
在将上述多个存储器晶体管的栅极电极上面的角部露出后，对上述绝缘膜进行的蚀刻，是各向异性蚀刻。
26、根据权利要求20或者24所述的半导体存储装置的制造方法，其特征在于：
对于上述绝缘膜进行的蚀刻，是在上述绝缘膜的蚀刻率比上述硅含有膜的蚀刻率高的条件下进行的。
27、根据权利要求20所述的半导体存储装置的制造方法，其特征在于：
上述绝缘膜，通过反向溅射法形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004219607A JP4841123B2 (ja) | 2004-07-28 | 2004-07-28 | 半導体記憶装置及びその製造方法 |
| JP2004219607 | 2004-07-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1728388A true CN1728388A (zh) | 2006-02-01 |
| CN100466261C CN100466261C (zh) | 2009-03-04 |
Family
ID=35731137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100726387A Expired - Fee Related CN100466261C (zh) | 2004-07-28 | 2005-05-17 | 半导体存储装置及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7446381B2 (zh) |
| JP (1) | JP4841123B2 (zh) |
| CN (1) | CN100466261C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101395717B (zh) * | 2006-03-09 | 2010-07-21 | 松下电器产业株式会社 | 电阻变化型元件、半导体装置、和其制造方法 |
| CN101794790B (zh) * | 2006-09-15 | 2012-03-28 | 株式会社东芝 | 半导体器件及其制造方法 |
| CN110634878A (zh) * | 2019-09-26 | 2019-12-31 | 上海华虹宏力半导体制造有限公司 | 一种闪存及其制备方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5007017B2 (ja) * | 2004-06-30 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4762118B2 (ja) * | 2006-11-17 | 2011-08-31 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2009049230A (ja) * | 2007-08-21 | 2009-03-05 | Panasonic Corp | 半導体記憶装置及びその製造方法 |
| US9349738B1 (en) * | 2008-02-04 | 2016-05-24 | Broadcom Corporation | Content addressable memory (CAM) device having substrate array line structure |
| JP2010050311A (ja) | 2008-08-22 | 2010-03-04 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR20110101967A (ko) * | 2010-03-10 | 2011-09-16 | 삼성전자주식회사 | 반도체 소자 및 이를 제조하는 방법 |
| WO2012144147A1 (ja) * | 2011-04-20 | 2012-10-26 | パナソニック株式会社 | 縦型ゲート半導体装置およびその製造方法 |
| US20140117356A1 (en) * | 2012-10-30 | 2014-05-01 | Macronix International Co., Ltd. | Semiconductor structure for improved oxide fill in |
| KR20200132366A (ko) * | 2019-05-17 | 2020-11-25 | 에스케이하이닉스 주식회사 | 전자 장치 및 전자 장치의 제조 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3242320B2 (ja) * | 1996-04-04 | 2001-12-25 | シャープ株式会社 | 半導体記憶装置の製造方法 |
| US6461951B1 (en) * | 1999-03-29 | 2002-10-08 | Advanced Micro Devices, Inc. | Method of forming a sidewall spacer to prevent gouging of device junctions during interlayer dielectric etching including silicide growth over gate spacers |
| KR100317532B1 (ko) * | 1999-04-22 | 2001-12-22 | 윤종용 | 반도체 소자 및 그 제조방법 |
| TW479364B (en) * | 1999-04-28 | 2002-03-11 | Koninkl Philips Electronics Nv | Method of manufacturing a semiconductor device comprising a field effect transistor |
| JP2001053158A (ja) * | 1999-08-05 | 2001-02-23 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| US6630721B1 (en) * | 2000-05-16 | 2003-10-07 | Advanced Micro Devices, Inc. | Polysilicon sidewall with silicide formation to produce high performance MOSFETS |
| KR100399357B1 (ko) * | 2001-03-19 | 2003-09-26 | 삼성전자주식회사 | 코발트 실리사이드를 이용한 반도체 장치 및 그 형성 방법 |
| JP3674564B2 (ja) * | 2001-09-25 | 2005-07-20 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JP2003224265A (ja) * | 2002-01-31 | 2003-08-08 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| JP2003347511A (ja) * | 2002-05-30 | 2003-12-05 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
| KR100469129B1 (ko) * | 2002-09-30 | 2005-01-29 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그 제조방법 |
| US6803275B1 (en) * | 2002-12-03 | 2004-10-12 | Fasl, Llc | ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices |
-
2004
- 2004-07-28 JP JP2004219607A patent/JP4841123B2/ja not_active Expired - Fee Related
-
2005
- 2005-05-17 CN CNB2005100726387A patent/CN100466261C/zh not_active Expired - Fee Related
- 2005-06-14 US US11/151,542 patent/US7446381B2/en active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101395717B (zh) * | 2006-03-09 | 2010-07-21 | 松下电器产业株式会社 | 电阻变化型元件、半导体装置、和其制造方法 |
| CN101794790B (zh) * | 2006-09-15 | 2012-03-28 | 株式会社东芝 | 半导体器件及其制造方法 |
| CN110634878A (zh) * | 2019-09-26 | 2019-12-31 | 上海华虹宏力半导体制造有限公司 | 一种闪存及其制备方法 |
| CN110634878B (zh) * | 2019-09-26 | 2021-09-17 | 上海华虹宏力半导体制造有限公司 | 一种闪存及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060022243A1 (en) | 2006-02-02 |
| JP2006041215A (ja) | 2006-02-09 |
| US7446381B2 (en) | 2008-11-04 |
| JP4841123B2 (ja) | 2011-12-21 |
| CN100466261C (zh) | 2009-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1728388A (zh) | 半导体存储装置及其制造方法 | |
| CN1205664C (zh) | 半导体装置及其制造方法 | |
| CN1139129C (zh) | 半导体集成电路器件及其制造方法 | |
| CN1253944C (zh) | 半导体器件及其制造方法 | |
| CN100342539C (zh) | 半导体装置和半导体装置的制造方法 | |
| CN1237616C (zh) | 具有浮置栅的半导体存储器及其制造方法 | |
| CN1181554C (zh) | 半导体器件及其制造方法 | |
| CN1303698C (zh) | 半导体器件及其制造方法 | |
| CN1725511A (zh) | 半导体器件及其制造方法 | |
| CN1893114A (zh) | 具有铁电膜作为栅极绝缘膜的半导体器件及其制造方法 | |
| CN1354521A (zh) | 半导体装置及其制造方法 | |
| CN1449585A (zh) | 半导体器件及其制造方法 | |
| CN1292483C (zh) | 半导体器件及其制造方法 | |
| CN101051652A (zh) | 半导体器件及其制造方法 | |
| CN1503364A (zh) | 半导体器件及其制造方法 | |
| CN1426106A (zh) | 半导体装置 | |
| CN1126151C (zh) | 有硅化物层的半导体器件的制造方法 | |
| CN101044615A (zh) | 具有垂直u形晶体管的dram单元 | |
| CN1236981A (zh) | 薄膜晶体管及其制造方法 | |
| CN1297256A (zh) | 半导体装置及其制造方法 | |
| CN1870271A (zh) | 具有凹沟道结构单元晶体管的半导体器件及其制造方法 | |
| CN1430260A (zh) | 槽型元件分离结构 | |
| CN1925161A (zh) | 半导体产品及其制作方法 | |
| CN1277315C (zh) | 半导体器件 | |
| CN1303127A (zh) | 非易失性半导体存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Osaka, Japan Patentee after: Panasonic Holding Co.,Ltd. Address before: Osaka, Japan Patentee before: Matsushita Electric Industrial Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230106 Address after: California, USA Patentee after: Pannovasemec Co.,Ltd. Address before: Osaka, Japan Patentee before: Panasonic Holding Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090304 |