JP4841123B2 - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP4841123B2 JP4841123B2 JP2004219607A JP2004219607A JP4841123B2 JP 4841123 B2 JP4841123 B2 JP 4841123B2 JP 2004219607 A JP2004219607 A JP 2004219607A JP 2004219607 A JP2004219607 A JP 2004219607A JP 4841123 B2 JP4841123 B2 JP 4841123B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- memory
- film
- region
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本発明の第1の実施形態について図面を参照しながら説明する。
以下、第1の実施形態の第1変形例に係る半導体記憶装置の製造方法について図11(a)〜図11(c)を参照しながら説明する。
以下、第1の実施形態の第2変形例に係る半導体記憶装置の製造方法について図12(a)〜図12(c)を参照しながら説明する。
以下、本発明の第2の実施形態について図面を参照しながら説明する。
以下、第2の実施形態の第1変形例に係る半導体記憶装置の製造方法について図20(a)〜図20(c)を参照しながら説明する。
以下、第2の実施形態の第2変形例に係る半導体記憶装置の製造方法について図21(a)〜図21(c)を参照しながら説明する。
102 素子分離絶縁膜
103 第1の活性領域(メモリ領域)
104 第2の活性領域(ロジック領域)
105 メモリゲート電極(ワード線/シリコン含有層)
106 側壁絶縁膜
107 不純物拡散層(ソース領域又はドレイン領域/ビット線)
108 メモリゲート間絶縁膜
109 シリサイド層
110 メモリゲート絶縁膜
110a 下部ゲート絶縁膜
110b 電荷蓄積膜
110c 上部ゲート絶縁膜
111 ロジックゲート絶縁膜
112 ロジックゲート電極(シリコン含有膜)
113 側壁絶縁膜
114 不純物拡散層(ソース領域又はドレイン領域)
115 第1の絶縁膜
116 第2の絶縁膜
117 シリサイド層
118 第1のレジストパターン
119 第2のレジストパターン
201 半導体基板
202 素子分離絶縁膜
203 第1の活性領域(メモリ領域)
204 第2の活性領域(ロジック領域)
205 メモリゲート電極(ワード線/シリコン含有膜)
206 側壁絶縁膜
207 不純物拡散層(ソース領域又はドレイン領域/ビット線)
208 メモリゲート間絶縁膜
209 シリサイド層
210 メモリゲート絶縁膜
210a 下部ゲート絶縁膜
210b 電荷蓄積膜
210c 上部ゲート絶縁膜
211 ロジックゲート絶縁膜
212 ロジックゲート電極(シリコン含有膜)
213 側壁絶縁膜
214 不純物拡散層(ソース領域又はドレイン領域)
215 絶縁膜
217 シリサイド層
Claims (25)
- 基板上に形成され、それぞれがメモリトランジスタを含む複数のメモリセルが互いに交差する複数のビット線と複数のワード線とによってマトリックス状に配置されたメモリ領域を有する半導体記憶装置であって、
前記各メモリトランジスタのゲート電極は、その上面の中央部が縁部から上方に突き出す突き出し部を有し、
前記各メモリトランジスタのゲート電極における前記突き出し部の上面には、それぞれシリサイド層が形成されており、
前記基板上の前記メモリ領域を除く領域に形成され、ロジックトランジスタが配置されたロジック領域を有し、
前記ロジックトランジスタのゲート電極の上面及び前記ロジックトランジスタのソース領域又はドレイン領域となる不純物拡散層の各露出部分には、それぞれシリサイド層が形成されており、
前記メモリトランジスタのゲート電極におけるシリサイド層と、前記ロジックトランジスタのゲート電極におけるシリサイド層とは、基板面に垂直な方向の断面形状が互いに異なることを特徴とする半導体記憶装置。 - 前記各メモリトランジスタは、ソース領域又はドレイン領域となる不純物拡散層によって前記ビット線の一部を構成し、前記ゲート電極が前記ワード線の一部を構成することを特徴とする請求項1に記載の半導体記憶装置。
- 前記基板上における前記複数のメモリトランジスタのゲート電極同士の間の領域にはゲート間絶縁膜が形成されていることを特徴とする請求項1又は2に記載の半導体記憶装置。
- 前記ロジックトランジスタのゲート電極の側面上には側壁絶縁膜が形成されていることを特徴とする請求項1〜3のうちのいずれか1項に記載の半導体記憶装置。
- 前記各メモリトランジスタのゲート電極の下側に形成されているメモリゲート絶縁膜は、電荷蓄積膜を有していることを特徴とする請求項1〜4のうちのいずれか1項に記載の半導体記憶装置。
- 前記メモリゲート絶縁膜は、下層のシリコン酸化膜と上層のシリコン窒化膜とを有する積層体からなり、
前記電荷蓄積膜は前記上層のシリコン窒化膜からなることを特徴とする請求項5に記載の半導体記憶装置。 - 前記メモリゲート絶縁膜は、下層のシリコン酸化膜と中層のシリコン窒化膜と上層のシリコン酸化膜とを有する積層体からなり、
前記電荷蓄積膜は前記中層のシリコン窒化膜からなることを特徴とする請求項5に記載の半導体記憶装置。 - 前記各メモリトランジスタのゲート電極の下側に形成されているメモリゲート絶縁膜は、下層のシリコン酸化膜と中層のシリコン窒化膜と上層のシリコン酸化膜とを有する積層体からなり、
前記中層のシリコン窒化膜は、前記複数のメモリトランジスタの前記メモリゲート絶縁膜同士をつなぐように共通に形成されていることを特徴とする請求項1〜4のうちのいずれか1項に記載の半導体記憶装置。 - 前記複数のメモリトランジスタのうち、前記ワード線が延びる方向に隣り合う一対のメモリトランジスタにおける一方のソース領域と他方のドレイン領域とは共通の不純物拡散層からなることを特徴とする請求項2〜8のうちのいずれか1項に記載の半導体記憶装置。
- 基板上に形成され、それぞれがメモリトランジスタを含む複数のメモリセルが互いに交差する複数のビット線と複数のワード線とによってマトリックス状に配置されたメモリ領域と、ロジックトランジスタが配置されたロジック領域とを有する半導体記憶装置の製造方法であって、
前記メモリ領域に、前記複数のメモリセルのうち前記ビット線が延びる方向に並ぶメモリセルを構成するトランジスタのソース領域又はドレイン領域となる第1の不純物拡散層を前記ビット線が延びる方向に共通に形成する工程と、
前記基板上の前記メモリ領域にメモリゲート絶縁膜を形成すると共に、前記基板上の前記ロジック領域にロジックゲート絶縁膜を形成する工程と、
前記メモリゲート絶縁膜及び前記ロジックゲート絶縁膜の上にシリコン含有膜を堆積する工程と、
前記メモリ領域において、前記シリコン含有膜をパターニングして、前記複数のメモリトランジスタのうち前記ワード線が延びる方向に並ぶメモリトランジスタのゲート電極を前記ワード線が延びる方向に共通に形成すると共に、前記ロジック領域において、前記シリコン含有膜をパターンニングして、前記ロジックトランジスタのゲート電極を形成する工程と、
前記ロジックトランジスタのゲート電極の側面上に側壁絶縁膜を形成する工程と、
前記ロジック領域に、前記ロジックトランジスタのソース領域又はドレイン領域となる第2の不純物拡散層を形成する工程と、
前記メモリ領域及び前記ロジック領域の上に第1の絶縁膜を形成した後、形成した前記第1の絶縁膜の上に該第1の絶縁膜とは組成が異なる第2の絶縁膜を形成する工程と、
前記メモリ領域において、前記第2の絶縁膜及び前記第1の絶縁膜に対して順次エッチングを行なって、前記複数のメモリトランジスタのゲート電極の上面の角部を露出する工程と、
前記複数のメモリトランジスタのゲート電極の上面の角部を露出した後に、さらにエッチングを行なって、前記複数のメモリトランジスタのゲート電極の上面を露出し且つ前記ゲート電極の上面の角部を除去すると共に、前記ビット線が延びる方向に隣接する前記メモリトランジスタのゲート電極同士の間に少なくとも前記第1の絶縁膜からなるゲート間絶縁膜を形成する工程と、
前記ロジック領域において、前記第2の絶縁膜及び前記第1の絶縁膜に対して順次エッチングを行なって、前記ロジックトランジスタのゲート電極の平坦な形状の上面及び前記第2の不純物拡散層の上面を露出する工程と、
前記複数のメモリトランジスタのゲート電極の角部が除去された上面、前記ロジックトランジスタのゲート電極の平坦な形状の上面及び前記第2の不純物拡散層の露出部分の上に、それぞれシリサイド層を形成する工程とを備えていることを特徴とする半導体記憶装置の製造方法。 - 前記メモリゲート絶縁膜は、電荷蓄積膜を有していることを特徴とする請求項10に記載の半導体記憶装置の製造方法。
- 前記メモリゲート絶縁膜は、下層のシリコン酸化膜と上層のシリコン窒化膜とを有する積層体からなり、
前記電荷蓄積膜は前記上層のシリコン窒化膜からなることを特徴とする請求項11に記載の半導体記憶装置の製造方法。 - 前記メモリゲート絶縁膜は、下層のシリコン酸化膜と中層のシリコン窒化膜と上層のシリコン酸化膜とを有する積層体からなり、
前記電荷蓄積膜は前記中層のシリコン窒化膜からなることを特徴とする請求項11に記載の半導体記憶装置の製造方法。 - 前記複数のメモリトランジスタのゲート電極の上面の角部を露出する工程において、前記第2の絶縁膜及び前記第1の絶縁膜に対して行なうエッチングは、等方性のエッチングであることを特徴とする請求項10に記載の半導体記憶装置の製造方法。
- 前記複数のメモリトランジスタのゲート電極の上面の角部を露出した後に、前記第2の絶縁膜及び前記第1の絶縁膜に対して行なうエッチングは、異方性のエッチングであることを特徴とする請求項10又は14に記載の半導体記憶装置の製造方法。
- 前記第2の絶縁膜及び前記第1の絶縁膜に対するエッチングは、前記第1の絶縁膜及び第2の絶縁膜のエッチングレートが前記シリコン含有膜のエッチングレートよりも高くなる条件で行なうことを特徴とする請求項10、14及び15のうちのいずれか1項に記載の半導体記憶装置の製造方法。
- 前記第2の絶縁膜は、逆スパッタ法により形成することを特徴とする請求項10に記載の半導体記憶装置の製造方法。
- 基板上に形成され、それぞれがメモリトランジスタを含む複数のメモリセルが互いに交差する複数のビット線と複数のワード線とによってマトリックス状に配置されたメモリ領域と、ロジックトランジスタが配置されたロジック領域とを有する半導体記憶装置の製造方法であって、
前記メモリ領域に、前記複数のメモリセルのうち前記ビット線が延びる方向に並ぶメモリセルを構成するトランジスタのソース領域又はドレイン領域となる第1の不純物拡散層を前記ビット線が延びる方向に共通に形成する工程と、
前記基板上の前記メモリ領域にメモリゲート絶縁膜を形成すると共に、前記基板上の前記ロジック領域にロジックゲート絶縁膜を形成する工程と、
前記メモリゲート絶縁膜及び前記ロジックゲート絶縁膜の上にシリコン含有膜を堆積する工程と、
前記メモリ領域において、前記シリコン含有膜をパターニングして、前記複数のメモリトランジスタのうち前記ワード線が延びる方向に並ぶメモリトランジスタのゲート電極を前記ワード線が延びる方向に共通に形成する工程と、
前記メモリ領域上及び前記ロジック領域の上に絶縁膜を形成する工程と、
前記メモリ領域において、前記絶縁膜に対してエッチングを行なって、前記複数のメモリトランジスタのゲート電極の上面の角部を露出する工程と、
前記ゲート電極の上面の角部を露出した後に、さらにエッチングを行なって、前記複数のメモリトランジスタのゲート電極の上面を露出し且つ前記ゲート電極の上面の角部を除去すると共に、前記ビット線が延びる方向に隣接する前記メモリトランジスタのゲート電極同士の間に前記絶縁膜からなるゲート間絶縁膜を形成する工程と、
前記ロジック領域において、前記シリコン含有膜をパターンニングして、前記ロジックトランジスタの平坦な形状の上面を有するゲート電極を形成する工程と、
前記ロジックトランジスタのゲート電極の側面上に側壁絶縁膜を形成する工程と、
前記ロジック領域に、前記ロジックトランジスタのソース領域又はドレイン領域となる第2の不純物拡散層を形成する工程と、
前記複数のメモリトランジスタのゲート電極の角部が除去された上面、前記ロジックトランジスタのゲート電極の平坦な形状の上面及び前記第2の不純物拡散層の露出部分の上に、それぞれシリサイド層を形成する工程とを備えていることを特徴とする半導体記憶装置の製造方法。 - 前記メモリゲート絶縁膜は、電荷蓄積膜を有していることを特徴とする請求項18に記載の半導体記憶装置の製造方法。
- 前記メモリゲート絶縁膜は、下層のシリコン酸化膜と上層のシリコン窒化膜とを有する積層体からなり、
前記電荷蓄積膜は前記上層のシリコン窒化膜からなることを特徴とする請求項19に記載の半導体記憶装置の製造方法。 - 前記メモリゲート絶縁膜は、下層のシリコン酸化膜と中層のシリコン窒化膜と上層のシリコン酸化膜とを有する積層体からなり、
前記電荷蓄積膜は前記中層のシリコン窒化膜からなることを特徴とする請求項19に記載の半導体記憶装置の製造方法。 - 前記複数のメモリトランジスタのゲート電極の上面の角部を露出する工程において、前記絶縁膜に対して行なうエッチングは、等方性のエッチングであることを特徴とする請求項18に記載の半導体記憶装置の製造方法。
- 前記複数のメモリトランジスタのゲート電極の上面の角部を露出した後に、前記絶縁膜に対して行なうエッチングは、異方性のエッチングであることを特徴とする請求項18又は22に記載の半導体記憶装置の製造方法。
- 前記絶縁膜に対するエッチングは、前記絶縁膜のエッチングレートが前記シリコン含有膜のエッチングレートよりも高くなる条件で行なうことを特徴とする請求項18、22及び23のうちのいずれか1項に記載の半導体記憶装置の製造方法。
- 前記絶縁膜は、逆スパッタ法により形成することを特徴とする請求項18に記載の半導体記憶装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004219607A JP4841123B2 (ja) | 2004-07-28 | 2004-07-28 | 半導体記憶装置及びその製造方法 |
CNB2005100726387A CN100466261C (zh) | 2004-07-28 | 2005-05-17 | 半导体存储装置及其制造方法 |
US11/151,542 US7446381B2 (en) | 2004-07-28 | 2005-06-14 | Semiconductor memory device and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004219607A JP4841123B2 (ja) | 2004-07-28 | 2004-07-28 | 半導体記憶装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006041215A JP2006041215A (ja) | 2006-02-09 |
JP4841123B2 true JP4841123B2 (ja) | 2011-12-21 |
Family
ID=35731137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004219607A Active JP4841123B2 (ja) | 2004-07-28 | 2004-07-28 | 半導体記憶装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7446381B2 (ja) |
JP (1) | JP4841123B2 (ja) |
CN (1) | CN100466261C (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5007017B2 (ja) * | 2004-06-30 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
WO2007102341A1 (ja) * | 2006-03-09 | 2007-09-13 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化型素子、半導体装置、およびその製造方法 |
JP4364225B2 (ja) * | 2006-09-15 | 2009-11-11 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP4762118B2 (ja) | 2006-11-17 | 2011-08-31 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2009049230A (ja) * | 2007-08-21 | 2009-03-05 | Panasonic Corp | 半導体記憶装置及びその製造方法 |
US9349738B1 (en) * | 2008-02-04 | 2016-05-24 | Broadcom Corporation | Content addressable memory (CAM) device having substrate array line structure |
JP2010050311A (ja) | 2008-08-22 | 2010-03-04 | Elpida Memory Inc | 半導体装置及びその製造方法 |
KR20110101967A (ko) * | 2010-03-10 | 2011-09-16 | 삼성전자주식회사 | 반도체 소자 및 이를 제조하는 방법 |
WO2012144147A1 (ja) * | 2011-04-20 | 2012-10-26 | パナソニック株式会社 | 縦型ゲート半導体装置およびその製造方法 |
US20140117356A1 (en) * | 2012-10-30 | 2014-05-01 | Macronix International Co., Ltd. | Semiconductor structure for improved oxide fill in |
KR20200132366A (ko) * | 2019-05-17 | 2020-11-25 | 에스케이하이닉스 주식회사 | 전자 장치 및 전자 장치의 제조 방법 |
CN110634878B (zh) * | 2019-09-26 | 2021-09-17 | 上海华虹宏力半导体制造有限公司 | 一种闪存及其制备方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3242320B2 (ja) * | 1996-04-04 | 2001-12-25 | シャープ株式会社 | 半導体記憶装置の製造方法 |
US6461951B1 (en) * | 1999-03-29 | 2002-10-08 | Advanced Micro Devices, Inc. | Method of forming a sidewall spacer to prevent gouging of device junctions during interlayer dielectric etching including silicide growth over gate spacers |
KR100317532B1 (ko) * | 1999-04-22 | 2001-12-22 | 윤종용 | 반도체 소자 및 그 제조방법 |
TW479364B (en) * | 1999-04-28 | 2002-03-11 | Koninkl Philips Electronics Nv | Method of manufacturing a semiconductor device comprising a field effect transistor |
JP2001053158A (ja) * | 1999-08-05 | 2001-02-23 | Seiko Epson Corp | 半導体装置及びその製造方法 |
US6630721B1 (en) * | 2000-05-16 | 2003-10-07 | Advanced Micro Devices, Inc. | Polysilicon sidewall with silicide formation to produce high performance MOSFETS |
KR100399357B1 (ko) * | 2001-03-19 | 2003-09-26 | 삼성전자주식회사 | 코발트 실리사이드를 이용한 반도체 장치 및 그 형성 방법 |
JP3674564B2 (ja) * | 2001-09-25 | 2005-07-20 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
JP2003224265A (ja) * | 2002-01-31 | 2003-08-08 | Sony Corp | 半導体装置の製造方法および半導体装置 |
JP2003347511A (ja) * | 2002-05-30 | 2003-12-05 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
KR100469129B1 (ko) * | 2002-09-30 | 2005-01-29 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그 제조방법 |
US6803275B1 (en) * | 2002-12-03 | 2004-10-12 | Fasl, Llc | ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices |
-
2004
- 2004-07-28 JP JP2004219607A patent/JP4841123B2/ja active Active
-
2005
- 2005-05-17 CN CNB2005100726387A patent/CN100466261C/zh not_active Expired - Fee Related
- 2005-06-14 US US11/151,542 patent/US7446381B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN1728388A (zh) | 2006-02-01 |
CN100466261C (zh) | 2009-03-04 |
JP2006041215A (ja) | 2006-02-09 |
US7446381B2 (en) | 2008-11-04 |
US20060022243A1 (en) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7446381B2 (en) | Semiconductor memory device and method for fabricating the same | |
KR100681378B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US6197639B1 (en) | Method for manufacturing NOR-type flash memory device | |
US20050181561A1 (en) | Nonvolatile semiconductor memory and manufacturing method thereof | |
US20060091556A1 (en) | Semiconductor device and its manufacturing method | |
JP2004311947A (ja) | Nandフラッシュメモリ素子の製造方法 | |
JP2009026802A (ja) | 半導体装置の製造方法および半導体装置 | |
US7479427B2 (en) | Semiconductor device and method of fabrication | |
JP3147108B2 (ja) | 半導体記憶装置の製造方法 | |
JP2009094091A (ja) | 半導体記憶装置及びその製造方法 | |
JP5621381B2 (ja) | 半導体装置及びその製造方法 | |
US6867118B2 (en) | Semiconductor memory and method for fabricating the same | |
US6818505B2 (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
KR101603500B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP2007266499A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
US8017990B2 (en) | Nonvolatile semiconductor memory device and method of fabricating the same | |
JP4672197B2 (ja) | 半導体記憶装置の製造方法 | |
JP2007123526A (ja) | 半導体装置及びその製造方法 | |
US7129135B2 (en) | Nonvolatile semiconductor memory device and method for fabricating the same | |
JP2006216857A (ja) | 半導体装置の製造方法 | |
JP2013191680A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2001007224A (ja) | 半導体装置及びその製造方法 | |
JP3678340B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2001284557A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JPH06291328A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111004 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4841123 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |