CN1893114A - 具有铁电膜作为栅极绝缘膜的半导体器件及其制造方法 - Google Patents
具有铁电膜作为栅极绝缘膜的半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1893114A CN1893114A CNA2006100998352A CN200610099835A CN1893114A CN 1893114 A CN1893114 A CN 1893114A CN A2006100998352 A CNA2006100998352 A CN A2006100998352A CN 200610099835 A CN200610099835 A CN 200610099835A CN 1893114 A CN1893114 A CN 1893114A
- Authority
- CN
- China
- Prior art keywords
- film
- dielectric film
- sept
- dielectric
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 238000004519 manufacturing process Methods 0.000 title claims description 64
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 32
- 150000001875 compounds Chemical class 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 81
- 238000000034 method Methods 0.000 claims description 64
- 238000010438 heat treatment Methods 0.000 claims description 30
- 238000006243 chemical reaction Methods 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 238000007667 floating Methods 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 13
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052748 manganese Inorganic materials 0.000 claims description 3
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- 229910052702 rhenium Inorganic materials 0.000 claims description 3
- 229910052713 technetium Inorganic materials 0.000 claims description 3
- 229910052720 vanadium Inorganic materials 0.000 claims description 3
- 229910052727 yttrium Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims 4
- MYSWGUAQZAJSOK-UHFFFAOYSA-N ciprofloxacin Chemical compound C12=CC(N3CCNCC3)=C(F)C=C2C(=O)C(C(=O)O)=CN1C1CC1 MYSWGUAQZAJSOK-UHFFFAOYSA-N 0.000 claims 2
- 239000000470 constituent Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 347
- 239000011572 manganese Substances 0.000 description 51
- 239000010949 copper Substances 0.000 description 36
- 230000004048 modification Effects 0.000 description 24
- 238000012986 modification Methods 0.000 description 24
- 229910052581 Si3N4 Inorganic materials 0.000 description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 21
- 238000005229 chemical vapour deposition Methods 0.000 description 20
- 230000004888 barrier function Effects 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 230000008569 process Effects 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 13
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 8
- 230000002349 favourable effect Effects 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- HPDFFVBPXCTEDN-UHFFFAOYSA-N copper manganese Chemical compound [Mn].[Cu] HPDFFVBPXCTEDN-UHFFFAOYSA-N 0.000 description 3
- 230000005621 ferroelectricity Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 101150064138 MAP1 gene Proteins 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
一种半导体器件，包括栅极绝缘膜，栅极电极以及源极和漏极区域，所述栅极绝缘膜至少包括形成在半导体衬底的主表面上的第一绝缘膜和形成在第一绝缘膜上的第一铁电膜，第一铁电膜含有预定金属元素与第一绝缘膜的组成元素的化合物作为主要成分，并且介电常数大于第一绝缘膜的介电常数；所述栅极电极形成在栅极绝缘膜上，并由Cu和含有Cu作为主要成分的材料中的一种形成；所述源极和漏极区域分开地形成在半导体衬底中，中间夹着栅极电极。
Description
相关申请的交叉引用
本发明是以2005年6月30日提交的日本专利申请No.2005-192652为基础并要求其优先权，其全部内容以引用方式并入本文。
技术领域
本发明涉及一种半导体器件及其制造方法，并且例如用于MOSFET(金属氧化物半导体场效应晶体管)的栅极绝缘膜等。此外，本发明不限于上述情况，例如其可用于诸如闪存的非易失性半导体存储器的存储单元晶体管及其制造方法。
背景技术
近来，为了实现高性能(例如在高频下工作等，开关电压经历较少的变化)的LSI(大规模集成电路)，更加迫切地需要使MOSFET小型化。
为了满足小型化的需要，必须和绝对必要的使用具有形成得较薄并且均匀的铁电膜(所谓的高k膜)的栅极绝缘膜，以获得稳定和大的静电电容。
但是，传统的铁电膜是通过使用(薄)膜形成方法，例如溅射法或CVD(化学气相淀积)法由诸如SiN(氮化硅)的铁电材料形成。因此，在小于10nm的极薄的区域中不可能获得均匀性，并且不能形成薄且均匀的铁电膜(例如，见日本专利申请KOKAI公开No.2003-258242)。结果，不能形成具有预期铁电膜(高k膜)的栅极绝缘膜，这在MOSFET的小型化中是不利的。
发明内容
按照本发明一个方面的一种半导体器件，包括：栅极绝缘膜，其至少包括形成在半导体衬底的主表面上的第一绝缘膜和形成在第一绝缘膜上的第一铁电膜，第一铁电膜含有预定金属元素与第一绝缘膜的组成元素的化合物作为主要成分，并且介电常数大于第一绝缘膜的介电常数；栅极电极，其形成在栅极绝缘膜上，并由Cu和含有Cu作为主要成分的材料中的一种形成；以及源极和漏极区域，其分开地形成在半导体衬底中，中间夹着栅极电极。
按照本发明另一方面的一种半导体器件，包括：栅极绝缘膜，其至少包括形成在半导体衬底的主表面上的第一绝缘膜和形成在第一绝缘膜上的第一铁电膜，第一铁电膜含有预定金属元素与第一绝缘膜的组成元素的化合物作为主要成分，并且介电常数大于第一绝缘膜的介电常数；浮动电极，其形成在栅极绝缘膜上，并且由Cu和含有Cu作为主要成分的材料中的一种形成；源极和漏极区域，其分开地形成在半导体衬底中，中间夹着浮动电极；栅极-栅极绝缘膜，其至少包括形成在浮动电极上的第二绝缘膜和形成在第二绝缘膜上的第二铁电膜，第二铁电膜含有预定金属元素与第二绝缘膜的组成元素的化合物作为主要成分，并且介电常数大于第二绝缘膜的介电常数；以及控制电极，其形成在栅极-栅极绝缘膜上，并且由Cu和含有Cu作为主要成分的材料中的一种形成。
按照本发明另一方面的一种制造半导体器件的方法，包括：在半导体衬底的主表面上形成第一绝缘膜；在绝缘膜上形成伪栅极；通过使用伪栅极作为掩模将杂质掺入半导体衬底中来形成源极和漏极区域；在伪栅极的侧壁上形成间隔物绝缘膜；去除伪栅极，形成露出第一绝缘膜的表面的开口；在开口中形成电极层，其含有预定金属元素并含有Cu作为主要成分；以及执行热处理，以在第一绝缘膜与电极层之间的界面上以自对准方式形成第一铁电膜，其含有预定金属元素与第一绝缘膜的组成元素的化合物作为主要成分，并且介电常数大于第一绝缘膜的介电常数。
附图说明
图1是显示按照本发明第一实施例的半导体器件的剖视图；
图2是显示图1所示的沟道区附近部分的剖视TEM图像的缩影照片的视图；
图3是显示按照本发明第一实施例的半导体器件的一个制造步骤的剖视图；
图4是显示按照本发明第一实施例的半导体器件的一个制造步骤的剖视图；
图5是显示按照本发明第一实施例的半导体器件的一个制造步骤的剖视图；
图6是显示按照本发明第一实施例的半导体器件的一个制造步骤的剖视图；
图7是显示按照本发明第一实施例的半导体器件的一个制造步骤的剖视图；
图8是显示按照本发明第一实施例的半导体器件的一个制造步骤的剖视图；
图9是显示按照本发明第一实施例的半导体器件的一个制造步骤的剖视图；
图10是显示按照本发明第一实施例的半导体器件的一个制造步骤的剖视图；
图11是显示按照本发明第一实施例的半导体器件的一个制造步骤的剖视图；
图12是显示按照本发明第一实施例的半导体器件的一个制造步骤的剖视图；
图13是显示按照本发明第二实施例的半导体器件的剖视图；
图14是显示按照本发明第二实施例的半导体器件的一个制造步骤的剖视图；
图15是显示按照本发明第二实施例的半导体器件的一个制造步骤的剖视图；
图16是显示按照本发明第二实施例的半导体器件的一个制造步骤的剖视图；
图17是显示按照本发明第二实施例的半导体器件的一个制造步骤的剖视图；
图18是显示按照本发明第二实施例的半导体器件的一个制造步骤的剖视图；
图19是显示按照本发明第二实施例的半导体器件的一个制造步骤的剖视图；
图20是显示按照本发明第二实施例的半导体器件的一个制造步骤的剖视图；
图21是显示按照本发明实施例的修改1的在半导体器件的沟道区附近的部分的剖视图；
图22是显示按照本发明实施例的修改2的在半导体器件的沟道区附近的部分的剖视图；
图23是显示按照本发明实施例的修改3的在半导体器件的沟道区附近的部分的剖视图；
图24是显示按照本发明第三实施例的半导体器件的剖视图；
图25是显示按照本发明第三实施例的半导体器件的一个制造步骤的剖视图；
图26是显示按照本发明第三实施例的半导体器件的一个制造步骤的剖视图；
图27是显示按照本发明第三实施例的半导体器件的一个制造步骤的剖视图；
图28是显示按照本发明第四实施例的半导体器件的剖视图；
图29是显示按照本发明第四实施例的半导体器件的一个制造步骤的剖视图；
图30是显示按照本发明第四实施例的半导体器件的一个制造步骤的剖视图；
图31是显示按照本发明第四实施例的半导体器件的一个制造步骤的剖视图；
图32是显示按照本发明第四实施例的半导体器件的一个制造步骤的剖视图。
具体实施方式
将参照附图说明本发明的实施例。在此实施例中，整个附图中公共的参考符号表示类似的部分。
(第一实施例)
首先，参照图1和2说明本发明的第一实施例的半导体器件。该实施例涉及金属栅极结构，其中含有Cu(铜)作为主要成分(即，50％或更高)的CuMn合金用于MOSFET(金属氧化物半导体场效应晶体管)的栅极电极。图1是显示按照本发明第一实施例的半导体器件的剖视图。图2是显示图1中虚线25所示部分附近(沟道区附近)部分的剖视TEM图像的缩影照片的视图。
如图1所示，在硅衬底11的主表面中形成绝缘栅型场效应晶体管TR1。晶体管TR1包括形成在硅衬底11上的栅极绝缘膜12，形成在栅极绝缘膜12上的栅极电极13，形成在栅极电极13的侧壁上的间隔物14，分开地形成在衬底11中以便中间夹着栅极电极13的源极、漏极区域15，形成在源极/漏极区域15上的硅化物层16，和经过层间绝缘膜17形成在源极/漏极区域15上的接触布线19。
栅极绝缘膜12包括形成在衬底11的主表面上的绝缘膜21和形成在绝缘膜21上并含有预定金属元素与绝缘膜21的组成元素的化合物作为主要成分的铁电膜22-1。
在此示例中，绝缘膜21由SiO2(氧化硅)膜形成。在此示例中，铁电膜22-1由MnxSiyOz(锰硅氧化物)膜形成。MnxSiyOz膜的组成具体地由1∶1∶3至1∶3∶5作为MnxSiyOz的x∶y∶z来表示。
栅极电极13由Cu或含有Cu作为主要成分(即，50％或更多)的CuMn(铜-锰)合金形成。
间隔物14由形成在衬底11上方的栅极电极13的侧壁上的间隔物绝缘膜14-1和形成在间隔物绝缘膜14-1上的间隔物绝缘膜14-2构成。
例如，间隔物绝缘膜14-1由TEOS(四乙基原硅酸酯)膜等形成。例如，间隔物绝缘膜14-2由SiN膜等形成。
如图2所示，绝缘膜21上的铁电膜22-1的介电常数大于绝缘膜21的介电常数，并且铁电膜22-1由薄且均匀的MnxSiyOz膜形成。铁电膜22-1的膜厚度D1大约为2nm至3nm。因此，其与绝缘膜21一起用作优选的栅极绝缘膜。
铁电膜22-1、22-2形成在栅极电极13与绝缘膜21之间的界面上以及栅极电极13与间隔物绝缘膜14-1之间的界面上。在此情况下，铁电膜22-1、22-2用作防止Cu元素扩散进入栅极电极13的屏障。
铁电膜22-1含有预定金属元素a与绝缘膜21的组成元素的化合物作为主要成分并且以自对准方式形成。铁电膜22-2的介电常数大于间隔物绝缘膜14-1的介电常数，铁电膜22-2含有预定金属元素a与间隔物绝缘膜14-1的组成元素的化合物作为主要成分并且以自对准方式形成。
预定金属元素不限于本实施例中的Mn，其可以是选自于由Nb、Zr、Cr、V、Y、Tc和Re构成的组的元素。上述的每种金属元素是在含有Cu的层中扩散速度高于Cu、并倾向于比Cu更容易地与氧反应以形成热稳定的氧化物的金属元素。
绝缘膜21和间隔物绝缘膜14-1能够含有O和选自于由Si、C和F构成的组的至少一种元素。作为具体的元素，能够提供例如SiO2、SiOxCy、SiOxCyHz、SiOxFy等。
此外，铁电膜22-1、22-2能够含有选自于由axOy、axSiyOz、axCyOz和axFyOz构成的组的材料作为主要成分。在此情况下，由a表示预定金属元素a。
(制造方法)
接下来，通过采用图1和2中所示的半导体器件作为示例，参照图3至12说明按照本实施例的半导体器件的制造方法。
首先，如图3所示，例如通过使用热氧化方法来加热硅衬底11，以在衬底11的主表面上形成氧化硅膜(绝缘膜)12。
然后，如图4所示，例如通过使用CVD法在氧化硅膜12上形成多晶硅膜28。之后，在多晶硅膜28上涂覆光刻胶26，并且使由此形成的光刻胶膜26经过曝光和显影处理以便在对应于栅极电极的区域中形成开口，用于露出多晶硅膜28。
然后，如图5所示，例如在使用具有开口的光刻胶膜26作为掩模时，执行诸如RIE(反应离子蚀刻)工艺的各向异性蚀刻工艺，以便蚀刻到达衬底11的表面的部分。因此，形成了伪栅极29。
接下来，如图6所示，例如通过使用离子注入法，使用伪栅极29作为掩模在衬底11中掺杂与衬底11的导电类型不同的杂质，例如硼(B)或磷(P)。之后，加热衬底11以便热扩散掺入的杂质，形成LDD 30。
然后，如图7所示，例如通过使用CVD法沿着衬底11和伪栅极29形成TEOS膜。此外，通过使用CVD法在TEOS膜上形成SiN膜。之后，例如执行各向异性蚀刻工艺，例如RIE工艺，来蚀刻到达衬底11表面的一部分。因此，形成间隔物14，每个间隔物14由间隔物绝缘膜14-1、14-2形成。此外，使用伪栅极29和间隔物14作为掩模，通过与形成LDD 30的相同制造方法来形成源极/漏极区域15。
接下来，如图8所示，通过使用硅化工艺使源极/漏极区域15与难熔金属反应，在源极/漏极区域15上形成硅化物层16。
然后，如图9所示，例如通过使用CVD法在硅化物层16、间隔物14和伪栅极29上淀积氧化硅膜，以形成层间绝缘膜17。之后，例如通过使用湿法蚀刻法去除伪栅极29来形成开口，该开口露出了间隔物绝缘膜14-1的侧壁和绝缘膜12的上表面。
如图10所示，例如通过使用溅射法或CVD法在开口31中且在层间绝缘膜上形成CuMn(铜锰)合金层32。
接下来，如图11所示，例如在200℃至600℃的温度下进行30分钟至60分钟的热处理，同时CnMn合金层32与绝缘层12和间隔物绝缘膜14-1保持接触。通过热处理，CuMn合金层32中的Mn元素扩散，与绝缘层12和间隔物绝缘膜14-1中的Si元素和O元素反应，在界面上以自对准方式形成厚度极薄(2nm至3nm)的均匀的MnxSiyOz膜(铁电膜)22-1、22-2。此外，在上述过程中，通过在含有氧的气氛中进行热处理，多余的Mn与氧O反应，在CuMn合金层32的表面上形成MnO层(氧化反应膜)33。
在上述过程中形成的MnxSiyOz膜(铁电膜)22-1、22-2具有不管CuMn合金层32中Mn浓度是多少，其膜厚度都能够保持恒定的优点。这是因为CuMn合金层32中的Mn不能够从绝缘膜(SiO2膜)12接受更多的氧(O)，并且如果均匀地形成MnxSiyOz膜22-1、22-2，则反应过程停止。
此外，在上述反应过程中，没有用于形成MnxSiyOz膜22-1、22-2的多余的Mn，在热处理炉中与氧反应。然后，大部分的Mn沉淀在CuMn合金层32的表面上，而不会以固态溶解在CuMn合金层32中，以形成MnO层33。当考虑形成晶体管TR1的栅极时，MnO层33将不会对栅极的特征产生影响，因为其在稍后的步骤中被去除。此外，即使小量的Mn以固态溶解在CuMn合金层32中，栅极电极的电阻将不会明显地增加。因此，能够获得足够好特性的晶体管TR1的栅极电极。
通过适当地选择Mn元素的浓度和热处理的反应条件，能够沉淀CuMn合金层32中几乎所有的Mn元素。在此情况下，能够由纯Cu形成栅极电极13。
接下来，如图12所示，例如通过使用CMP(化学机械抛光)法去除额外的MnO层33并抛光CuMn合金层32，使得层间绝缘层17的表面平坦，以形成栅极电极13。
之后，通过使用已知的制造工艺在源极、漏极区域15上形成接触布线19来制造图1和2所示的半导体器件。
按照本实施例的半导体器件及其制造方法，获得了下面的效果(1)至(5)。
(1)在小型化方面是有利的：
如上所述，铁电膜(MnxSiyOz膜)22-1、22-2是反应形成的膜，是通过执行热处理来扩散CuMn合金层32中的Mn元素并使Mn元素与绝缘层12和间隔物绝缘膜14-1中的Si元素和O元素反应形成的，并且以自对准方式形成在界面上。
因此，能够形成很难在传统的溅射法等膜形成工艺中形成的极薄的(2nm至3nm)和均匀的铁电膜22-1、22-2。结果，由于具有预期的铁电膜22-1的栅极绝缘膜12能够与绝缘膜21一起形成并且能够增加其有效厚度，所以在小型化方面是有利的。
已经确认在上述步骤中形成的铁电膜22-1、22-2一直具有恒定的膜厚度，而不管CuMn合金层32(图2)中Mn浓度。这是因为CuMn合金层32中的Mn不能够从绝缘膜(SiO2膜)12接受更多的氧(O)，并且如果均匀地形成MnxSiyOz膜22-1、22-2，则反应过程停止。
因此，铁电膜22-1、22-2有效的作为栅极绝缘膜12，因为它们能够形成有薄的膜厚度，均匀的膜质量和铁电性。
(2)在制造成本方面是有利的：
按照高性能LSI的要求，栅极绝缘膜需要具有薄的膜厚度和铁电性，但是栅极绝缘膜形成的越薄，则选择材料以及选择膜形成方法就越困难。但是，如上所述，仅通过使用热处理而不使用膜形成工艺(例如溅射法或CVD法)，能够形成铁电膜22-1、22-2。
此外，当形成铁电膜22-1、22-2时，能够使用CuMn合金作为溅射工艺中的靶。因此，能够使用溅射工艺的传统的制造装置，而没有必要为新的制造装置增加设备投资。因此，在制造成本方面是有利的。
(3)在降低栅极电极13的电阻方面是有利的：
在用于形成铁电膜(MnxSiyOz膜)22-1、22-2的热处理时，在CuMn合金层32的表面上形成MnO层33。通过使没有用于形成MnxSiyOz膜22-1、22-2的多余的Mn在热处理炉中与氧反应并沉淀在CuMn合金层32的表面上而不会以固态溶解在CuMn合金层32中，形成MnO膜33。
因此，提高了留在开口31中并用作栅极13之材料的CuMn合金层32中的Cu的纯度，与热处理之前相比能够降低其电阻。结果，能够降低栅极电极13的电阻，并且在降低电阻方面是有利的。
通过充分地选择Mn元素的浓度、反应条件和热处理的时间能够沉淀CuMn合金层32中几乎所有的Mn元素。在此情况下，能够形成纯Cu的栅极电极13。
此外，由于能够在形成铁电膜22的同时形成MnO层33，所以将不会增加制造步骤的数量和制造成本。
(4)能够提高由Cu形成的或含有Cu作为主要成分的栅极电极13的可靠性：
如上所述，由Cu或含有Cu作为主要成分的CuMn合金层32形成栅极电极13。
在此情况下，Cu倾向于在周围的绝缘膜之间相互扩散，并且容易与氧气氛中的氧反应形成氧化铜膜。因此，在形成含有Cu作为主要成分的金属层之前，必须形成钽(Ta)或氮化钽(TaN)的扩散屏障膜。特别地，当在本实施例的镶嵌结构的层间绝缘膜中形成掩埋的Cu层时，Cu扩散进入绝缘膜变得更加重要，通常必须形成针对扩散的屏障膜。
但是，在本实施例的情况下，通过执行热处理使CuMn合金层32与绝缘层12和间隔物绝缘膜14-1反应，在界面上以自对准方式形成铁电膜(MnxSiyOz膜)22-1、22-2。因此，能够同时形成铁电膜22-1、22-2，其用作防止Cu扩散进入栅极电极13的屏障膜。结果，能够防止Cu在栅极电极13中的扩散，能够防止界面扩散的电迁移，并且能够提高可靠性。
(5)在使由Cu形成的或含有Cu作为主要成分的栅极电极13小型化方面是有效的：
如项(4)所述，在现有技术中，对于扩散屏障膜必须具有10nm或更大的膜厚度，以便实现含有Cu作为主要成分的栅极电极的可靠性。因此，如果尝试形成含有Cu作为主要成分的栅极电极，则增加了栅极电极的面积。
但是，由于能够形成用作防止Cu扩散进入栅极电极13的屏障膜的铁电膜22-1、22-2，所以能够减小屏障膜的面积或者能够消除屏障膜(无屏障)。因此，能够减小屏障膜的占用面积，对于使栅极电极13小型化是有效的。
如果省略屏障膜，则能够考虑无屏障结构的含有Cu作为主要成分的栅极电极13，其中完全省略了屏障膜形成工艺。
(第二实施例(通过蚀刻形成栅极电极的一个示例))
接下来，参照图13说明按照本发明第二实施例的半导体器件。图13是显示按照本发明第二实施例的半导体器件的剖视图。按照本发明第二实施例的半导体器件涉及在形成栅极电极13时使用蚀刻工艺的情况。在说明中，省略了对于与第一实施例中相同的部分的说明。
如图13所示，第二实施例与第一实施例不同之处在于，除了间隔物绝缘膜14-1、14-2之外，晶体管TR2还包括间隔物绝缘膜14-3、14-4，并具有四层结构的间隔物14。
例如，间隔物绝缘膜14-3由TEOS膜形成。间隔物绝缘膜14-4例如由SiN膜形成。
(制造方法)
接下来，通过采用图13中所示的半导体器件作为示例，参照图14至20说明按照第二实施例的半导体器件的制造方法。
首先，如图14所示，例如通过使用热氧化方法来加热硅衬底11，在衬底11的主表面上形成氧化硅膜(绝缘膜)12。
然后，如图15所示，例如通过使用溅射法或CVD法在氧化硅膜12上形成CuMn(铜-锰)合金层35。之后，涂覆光刻胶26，并且使由此形成的光刻胶膜26经过曝光和显影处理以便形成用于露出CuMn合金层35的开口。
接下来，如图16所示，例如使用具有开口的光刻胶膜26作为掩模，执行诸如RIE工艺的各向异性蚀刻工艺，以便蚀刻到达衬底11的表面的部分。因此，在衬底11上留下了构成栅极结构的CuMn合金层35和绝缘膜12。
接下来，如图17所示，例如通过使用离子注入法，使用由此形成的栅极结构作为掩模，在衬底11中掺杂与衬底11的导电类型不同的杂质，例如硼(B)或磷(P)。之后，加热衬底11以便热扩散掺入的杂质，形成LDD 30。
然后，如图18所示，例如通过使用CVD法在衬底11和栅极结构上形成TEOS膜。接下来，通过使用CVD法在TEOS膜上形成SiN膜。此外，通过使用CVD法在SiN膜上形成TEOS膜。此外，通过使用CVD法在TEOS膜上形成SiN膜。之后，例如执行各向异性蚀刻工艺，例如RIE工艺，来蚀刻到达衬底11表面的一部分。因此，形成间隔物14，每个间隔物14由SiN膜14-4/TEOS膜14-3/SiN膜14-2/TEOS膜14-1形成。
此外，使用栅极结构和间隔物14作为掩模，通过与形成LDD 30相同的制造方法来形成源极/漏极区域15。
接下来，如图19所示，通过使用硅化工艺使源极/漏极区域15与难熔金属反应，在源极/漏极区域15上形成硅化物层16。
然后，如图20所示，例如在200℃至600℃的温度下进行30分钟至60分钟的热处理，同时CnMn合金层32与绝缘层12和间隔物绝缘膜14-1保持接触。通过热处理，CuMn合金层32中的Mn元素扩散，与绝缘层12和间隔物绝缘膜14-1中的Si元素和O元素反应，在界面上以自对准方式形成均匀的且厚度极薄(2nm至3nm)的MnxSiyOz膜(铁电膜)22-1、22-2。此外，类似于上述的情况，在上述过程中，在CuMn合金层32面对绝缘膜12的表面上形成额外的MnO层(没有显示)。
在上述过程中形成的MnxSiyOz膜(铁电膜)22-1、22-2具有不管CuMn合金层35中Mn浓度是多少，其膜厚度都能够保持恒定的优点。这是因为CuMn合金层中的Mn不能够从绝缘膜(SiO2膜)12接受更多的氧(O)，并且如果均匀地形成MnxSiyOz膜22，则反应过程停止。
在此情况下，能够在图20所示的步骤之前的步骤中执行上述的热处理。例如，在某些情况下，通过在形成源极/漏极区域15时或者在形成硅化物层16时执行热处理来顺便地形成MnxSiyOz膜(铁电膜)22-1、22-2。
接下来，例如通过使用CMP法等去除额外的MnO层来形成栅极电极13。
之后，通过使用已知的工艺形成层间绝缘膜17，用于覆盖栅极电极13和间隔物14。此外，在源极/漏极区域15上形成接触布线19来制造图13所示的半导体器件。
按照本实施例的半导体器件及其制造方法，能够获得与第一实施例中所述的效果(1)至(5)相同的效果。
此外，本实施例中的晶体管TR2还包括间隔物绝缘膜14-3、14-4、，并具有由SiN膜14-4/TEOS膜14-3/SiN膜14-2/TEOS膜14-1形成的4层结构的间隔物14。
因此，间隔物14能够防止在形成接触布线19时被过度蚀刻，并且能够提高间隔物14的绝缘特性。
(修改例1)
接下来，参照图21说明按照本发明修改例1的半导体器件。图21是显示按照修改例1的半导体器件的沟道区25附近部分的剖视图。在此说明中，省略了对与第一实施例中相同的部分的说明。
如图21所示，修改例与第一实施例的不同之处在于，MnxSiyOz膜(铁电膜)22-1形成在半导体衬底11与栅极电极13之间的界面上，并且只有铁电膜22-1用作栅极绝缘膜。
在与制造方法相关的下面各点，修改例与第一实施例不同。也就是，例如，通过使用热氧化法加热硅衬底11，以便在衬底11的主表面上形成氧化硅膜(绝缘膜)。在此过程中，通过适当地选择加热衬底11的时间和温度，能够控制氧化硅膜的膜厚度，并将其设置为与铁电膜22-1的膜厚度相同(大约2nm至3nm)。
然后，通过与第一实施例相同的制造工艺在氧化硅膜上形成CuMn合金层。
之后，例如在200℃至600℃的温度下进行30分钟至60分钟的热处理，同时CuMn合金层与氧化硅膜保持接触。因此，CuMn合金层中的Mn元素扩散，与氧化硅膜中的Si元素和O元素反应，在界面上以自对准方式形成厚度极薄(2nm至3nm)的均匀的MnxSiyOz膜(铁电膜)22-1。
在热处理过程中，控制氧化硅膜的膜厚度，使其基本上与铁电膜22-1具有相同的膜厚度(大约2nm至3nm)。因此，从氧化硅膜的表面开始的反应过程进行到衬底11的表面，并且能够形成与氧化硅膜整体形成的铁电膜22-1。其它的形成方法基本上与第一实施例的形成方法相同。
按照修改例1的半导体器件及其制造方法，能够获得与第一实施例中所述的效果(1)至(5)相同的效果。
此外，在修改例1的半导体器件中，只在半导体衬底11与栅极电极13之间的界面上形成铁电膜22-1，而不形成绝缘膜21。然后，只有铁电膜22-1作为栅极绝缘膜12。因此，能够降低栅极绝缘膜12的膜厚度，这在小型化方面是有利的。
(修改例2)
接下来，参照图22说明按照本发明修改例2的半导体器件。图22是显示按照修改例2的半导体器件的沟道区25附近部分的剖视图。在此说明中，省略了对与第一实施例中相同的部分的说明。
如图22所示，修改例与第一实施例的不同之处在于，栅极绝缘膜12包括形成在硅衬底11与绝缘膜(SiO2膜)21之间的铁电膜38。铁电膜38例如由SiN膜(氮化硅膜)形成。
修改例在与制造方法相关的下面各点与第一实施例不同。也就是，例如，通过使用诸如溅射法或CVD法的膜形成方法在衬底11上淀积诸如SiN的铁电材料，以形成铁电膜38。其它的形成方法基本上与第一实施例的形成方法相同。
按照修改例2的半导体器件及其制造方法，能够获得与第一实施例中所述的效果(1)至(5)相同的效果。
栅极绝缘膜12进一步包括形成在硅衬底11与绝缘膜21之间的铁电膜38。因此，能够降低栅极绝缘膜12的整个部分的介电常数。
(修改例3)
接下来，参照图23说明按照本发明修改例3的半导体器件。图23是显示按照修改例3的半导体器件的沟道区25附近部分的剖视图。在此说明中，省略了对与第一实施例中相同的部分的说明。
如图23所示，修改例与第一实施例的不同之处在于，栅极绝缘膜12进一步包括形成在硅衬底11与绝缘膜21之间的铁电膜38和绝缘膜40。
修改例在与制造方法相关的下面各点与第一实施例不同。也就是，例如，通过使用热氧化法等加热硅衬底11，以便在衬底11的主表面上形成氧化硅膜(绝缘膜)40。
然后，例如通过使用诸如溅射法或CVD法的膜形成方法在绝缘膜膜40上淀积诸如SiN的铁电材料，以形成铁电膜38。其它的形成方法基本上与第一实施例的形成方法相同。
按照修改例3的半导体器件及其制造方法，能够获得与第一实施例中所述的效果(1)至(5)相同的效果。
此外，栅极绝缘膜12进一步包括形成在硅衬底11与绝缘膜21之间的铁电膜38和绝缘膜40。因此，能够降低栅极绝缘膜12的整个部分的介电常数。
(第三实施例(非易失性半导体存储器的一个示例))
接下来，参照图24说明按照本发明第三实施例的半导体器件。图24是显示按照此实施例的半导体器件的剖视图。此实施例涉及将铁电膜22-1、22-2用于非易失性半导体存储单元晶体管MT1的所谓的栅极-栅极绝缘膜的情况。在此说明中，省略了对于与第一实施例中相同的部分的说明。
如图24所示，第三实施例与第一实施例不同之处在于，浮动栅极(浮动电极)FG形成在栅极绝缘膜12上，栅极-栅极绝缘膜(内部栅极绝缘膜)45形成在浮动栅极FG上，控制栅极(控制电极)CG形成在栅极-栅极绝缘膜45上。
浮动栅极FG和控制栅极CG具有由含有Cu作为主要成分的CuMn合金形成的金属栅极结构。
栅极-栅极绝缘膜45具有三层结构，包括形成在控制栅极CG上的铁电膜41，形成在铁电膜41上的绝缘膜42和形成在绝缘膜42上的铁电膜43。
铁电膜41和43由MnxSiyOz膜形成。绝缘膜42由SiO2膜形成。
接下来，通过采用图24中所示的半导体器件作为示例，参照图25至27说明按照此实施例的半导体器件的制造方法。
首先，如图25所示，例如通过使用与第一实施例相同的制造方法(图3至图9)形成栅极绝缘膜12、伪栅极(没有显示)、间隔物14、源极、漏极区域15、硅化物层16和层间绝缘膜17。然后，去除伪栅极，并在层间绝缘膜17中形成用于形成栅极结构的开口。
之后，通过使用与第一实施例相同的制造方法在开口中顺序地淀积CuMn合金层46、SiO2膜47和CuMn合金层48。
接下来，如图26所示，例如通过使用CMP法抛光该结构，以便露出层间绝缘膜17并使其平坦。因此，在开口中嵌入了CuMn合金层46、SiO2膜47和CuMn合金层48。
然后，如图27所示，例如在200℃至600℃的温度下对淀积在CuMn合金层46与48之间的SiO2膜47进行30分钟至60分钟的热处理。通过热处理，CuMn合金层46中的Mn元素扩散，与SiO2膜47中的Si元素和O元素反应。同时，CuMn合金层48中的Mn元素扩散，与SiO2膜47中的Si元素和O元素反应。因此，在各自的界面上以自对准方式形成均匀的且极薄(2nm至3nm)的铁电膜(MnxSiyOz膜)41、43，以便形成栅极-栅极绝缘膜45。
此外，通过上述的热处理，形成铁电膜22-1，用于形成栅极绝缘膜12，栅极绝缘膜12与绝缘膜21一起发生作用。其它的形成方法基本上与第一实施例的形成方法相同。
按照本实施例的半导体器件及其制造方法，能够获得与第一实施例中所述的效果(1)至(5)相同的效果。
栅极-栅极绝缘膜45具有三层结构，包括形成在控制栅极CG上的铁电膜41，形成在铁电膜41上的绝缘膜42和形成在绝缘膜42上的铁电膜43。如上所述，由于铁电膜41、43是由MnxSiyOz膜形成的，所以它们能够形成薄的膜厚度、均匀的膜质量和铁电性。因此，当在读取/写入操作时向控制栅极CG施加电压时，能够提高栅极-栅极绝缘膜45的电介质强度。
此外，铁电膜41、43是反应形成的膜，是通过使其与SiO2膜42的表面反应以自对准方式形成的，SiO2膜42的表面设置成与铁电膜41、43接触，即，与它们的上和下表面接触。因此，栅极-栅极绝缘膜45的膜厚度不增加，就是因为形成了铁电膜41、43。
此外，通过热处理能够同时形成栅极-栅极绝缘膜45和栅极绝缘膜12。因此，能够减少制造步骤的数量。
(第四实施例(非易失性半导体存储器的一个示例))
接下来，参照图28说明按照本发明第四实施例的半导体器件。图28是显示按照此实施例的半导体器件的剖视图。此实施例涉及一种蚀刻栅极结构，该结构中将铁电膜22-1、22-2用于非易失性半导体存储单元晶体管MT2的所谓的栅极-栅极绝缘膜。在此说明中，省略了对于与第三实施例中相同的部分的说明。
如图28所示，本实施例与第三实施例不同之处在于以下各点。
也就是，沿着浮动栅极FG的外围形成铁电膜(MnxSiyOz膜)55(在浮动栅极FG与绝缘膜12、间隔物绝缘膜14-1和绝缘膜58之间的界面上)。
此外，沿着控制栅极CG的底表面和侧表面形成铁电膜(MnxSiyOz膜)57(在控制栅极CG与绝缘膜58和间隔物绝缘膜14-1之间的界面上)。
接下来，通过采用图28中所示的半导体器件作为示例，参照图29至32说明按照此实施例的半导体器件的制造方法。
首先，如图29所示，例如通过使用热氧化方法等来加热硅衬底11，以在衬底11的主表面上形成氧化硅膜(绝缘膜)61。然后，例如通过使用电镀法在氧化硅膜61上形成CuMn合金层62。之后，例如通过使用CVD法在CuMn合金层62上形成氧化硅膜63。此外，例如通过使用电镀法在氧化硅膜63上形成CuMn合金层64。
接下来，在CuMn合金层64上涂覆光刻胶26，并且使由此形成的光刻胶膜26经过曝光和显影处理，以便形成用于露出栅极结构形成区域的开口。
然后，如图30所示，例如通过使用光刻胶膜26作为掩模执行诸如RIE工艺的蚀刻工艺，在硅衬底11上形成具有硅绝缘膜61、63和CuMn合金层62、64的层叠结构的栅极结构66。
之后，如图31所示，例如通过使用CVD法等在衬底11和栅极结构66上形成TEOS膜。此外，通过使用CVD法等在TEOS膜上形成SiN膜。然后，通过使用CVD法在SiN膜上形成TEOS膜。此外，例如通过使用CVD法等在TEOS膜上形成SiN膜。接下来，例如执行各向异性蚀刻工艺，例如RIE工艺，来蚀刻到达衬底11表面的一部分，以便形成间隔物14，每个间隔物14由SiN膜14-4/TEOS膜14-3/SiN膜14-2/TEOS膜14-1形成。
之后，通过使用栅极结构66和间隔物14作为掩模来执行相同的制造工艺，形成源极/漏极区域15。
然后，执行硅化工艺使源极/漏极区域15与难熔金属层反应，以便在源极/漏极区域15上形成硅化物层16。
接下来，如图32所示，在200℃至600℃的温度下进行30分钟至60分钟的热处理，同时CnMn合金层62与绝缘膜61、间隔物绝缘膜14-1和绝缘膜63保持接触，CnMn合金层64与绝缘膜63和间隔物绝缘膜14-1保持接触。通过热处理，CuMn合金层62中的Mn元素扩散，与绝缘膜61、间隔物绝缘膜14-1和绝缘膜63中的Si元素和O元素反应，以便在界面上以自对准方式形成厚度极薄(2nm至3nm)的均匀的MnxSiyOz膜(铁电膜)55。同时，通过上述的热处理，CuMn合金层64中的Mn元素扩散，与绝缘膜63和间隔物绝缘膜14-1中的Si元素和O元素反应，以便在界面上以自对准方式形成厚度极薄(2nm至3nm)的均匀的MnxSiyOz膜(铁电膜)57。其它的形成方法基本上与第一实施例的形成方法相同。
按照本实施例的半导体器件及其制造方法，能够获得与第一实施例中所述的效果(1)至(5)相同的效果。
此外，能够按照需要来应用本实施例的配置与制造方法。
其它的优点和修改对于本领域技术人员将是很容易实现的。因此，本发明在其较宽的方面不限于此处显示和说明的具体细节和代表性实施例。因此，在不脱离由后附权利要求及其等价物所限定的一般发明概念的实质或范围的情况下，可以进行各种修改。
Claims (17)
1.一种半导体器件，包括：
栅极绝缘膜，至少包括形成在半导体衬底的主表面上的第一绝缘膜和形成在第一绝缘膜上的第一铁电膜，第一铁电膜含有预定金属元素与第一绝缘膜的组成元素的化合物作为主要成分，并且第一铁电膜的介电常数大于第一绝缘膜的介电常数，
栅极电极，形成在所述栅极绝缘膜上，并由Cu和含有Cu作为主要成分的材料中的一种形成，以及
源极和漏极区域，分开地形成在所述半导体衬底中，中间夹着所述栅极电极。
2.如权利要求1所述的半导体器件，其中栅极绝缘膜进一步包括在所述半导体衬底与第一绝缘膜之间的第二绝缘膜。
3.如权利要求1所述的半导体器件，其中进一步包括形成在所述栅极电极侧壁上的间隔物以及第二铁电膜，所述间隔物包括形成在半导体衬底和栅极电极侧壁上的第一间隔物绝缘膜，第二铁电膜形成在栅极电极与第一间隔物绝缘膜之间的界面上，含有预定金属元素与第一间隔物绝缘膜的组成元素的化合物作为主要成分，并且第二铁电膜的介电常数大于第一间隔物绝缘膜的介电常数。
4.如权利要求3所述的半导体器件，其中每个间隔物进一步包括形成在第一间隔物绝缘膜上的第二间隔物绝缘膜，形成在第二间隔物绝缘膜上并由与第一间隔物绝缘膜相同的绝缘材料形成的第三间隔物绝缘膜，和形成在第三间隔物绝缘膜上并由与第二间隔物绝缘膜相同的绝缘材料形成的第四间隔物绝缘膜。
5.如权利要求1所述的半导体器件，进一步包括形成在所述源极和漏极区域上的硅化物层，用于覆盖所述栅极电极、间隔物和硅化物层的层间绝缘膜，以及形成在所述层间绝缘膜中并且电连接到所述源极和漏极区域之一的接触布线。
6.如权利要求3所述的半导体器件，其中所述预定金属元素含有选自于由Mn、Nb、Zr、Cr、V、Y、Tc和Re构成的组的至少一种元素，第一绝缘膜和第一间隔物绝缘膜含有O元素和选自于由Si、C和F构成的组的至少一种元素，第一和第二铁电膜含有选自于由axOy、axSiyOz、axCyOz和axFyOz构成的组的材料作为主要成分，a表示所述预定金属元素。
7.一种半导体器件，包括：
栅极绝缘膜，其至少包括形成在半导体衬底的主表面上的第一绝缘膜和形成在第一绝缘膜上的第一铁电膜，第一铁电膜含有预定金属元素与第一绝缘膜的组成元素的化合物作为主要成分，并且第一铁电膜的介电常数大于第一绝缘膜的介电常数，
浮动电极，形成在所述栅极绝缘膜上，并且由Cu和含有Cu作为主要成分的材料中的一种形成，
源极和漏极区域，分开地形成在所述半导体衬底中，中间夹着所述浮动电极，
栅极-栅极绝缘膜，其至少包括形成在所述浮动电极上的第二绝缘膜和形成在第二绝缘膜上的第二铁电膜，第二铁电膜含有预定金属元素与第二绝缘膜的组成元素的化合物作为主要成分，并且第二铁电膜的介电常数大于第二绝缘膜的介电常数，以及
控制电极，形成在所述栅极-栅极绝缘膜上，并且由Cu和含有Cu作为主要成分的材料中的一种形成。
8.如权利要求7所述的半导体器件，其中栅极-栅极绝缘膜进一步包括形成在所述浮动电极与第二绝缘膜之间界面上的第三铁电膜，第三铁电膜含有预定金属元素与第一间隔物绝缘膜的组成元素的化合物作为主要成分，并且第三铁电膜的介电常数大于第二绝缘膜的介电常数。
9.如权利要求7所述的半导体器件，进一步包括形成在所述浮动电极上和控制电极侧壁上的间隔物以及第三铁电膜，这些间隔物包括形成在半导体衬底、所述浮动电极和所述控制电极侧壁上的第一间隔物绝缘膜，第三铁电膜形成在所述浮动电极与第一间隔物绝缘膜之间的界面上，含有预定金属元素与第一间隔物绝缘膜的组成元素的化合物作为主要成分，并且第三铁电膜的介电常数大于第一间隔物绝缘膜的介电常数。
10.如权利要求9所述的半导体器件，进一步包括形成在所述控制电极与第一间隔物绝缘膜之间界面上的第四铁电膜，第四铁电膜含有预定金属元素与第一间隔物绝缘膜的组成元素的化合物作为主要成分，并且第四铁电膜的介电常数大于第一间隔物绝缘膜的介电常数。
11.如权利要求9所述的半导体器件，其中每个间隔物进一步包括形成在第一间隔物绝缘膜上的第二间隔物绝缘膜，形成在第二间隔物绝缘膜上并由与第一间隔物绝缘膜相同的绝缘材料形成的第三间隔物绝缘膜，和形成在第三间隔物绝缘膜上并由与第二间隔物绝缘膜相同的绝缘材料形成的第四间隔物绝缘膜。
12.如权利要求7所述的半导体器件，进一步包括形成在所述源极和漏极区域上的硅化物层，用于覆盖所述栅极电极、间隔物和硅化物层的层间绝缘膜，以及形成在所述层间绝缘膜中并且电连接到所述源极和漏极区域之一的接触布线。
13.如权利要求10所述的半导体器件，其中预定金属元素含有选自于由Mn、Nb、Zr、Cr、V、Y、Tc和Re构成的组的至少一种元素，第一和第二绝缘膜以及第一间隔物绝缘膜含有O元素和选自于由Si、C和F构成的组的至少一种元素，第一至第五铁电膜含有选自于由axOy、axSiyOz、axCyOz和axFyOz构成的组的材料作为主要成分，a表示预定金属元素。
14.一种制造半导体器件的方法，包括：
在半导体衬底的主表面上形成第一绝缘膜，
在所述绝缘膜上形成伪栅极，
通过使用所述伪栅极作为掩模将杂质掺入所述半导体衬底中来形成源极和漏极区域，
在所述伪栅极的侧壁上形成间隔物绝缘膜，
去除所述伪栅极，形成露出第一绝缘膜的表面的开口，
在所述开口中形成电极层，该电极层含有预定金属元素并含有Cu作为主要成分，以及
执行热处理，以在第一绝缘膜与所述电极层之间的界面上以自对准方式形成第一铁电膜，该第一铁电膜含有预定金属元素与第一绝缘膜的组成元素的化合物作为主要成分，并且该第一铁电膜的介电常数大于第一绝缘膜的介电常数。
15.如权利要求14所述的制造半导体器件的方法，其中形成电极层的步骤包括：
在所述开口中沿着所述电极层形成第二绝缘膜，以及
在所述开口中沿着第二绝缘膜形成合金膜，其含有预定金属元素并含有Cu作为主要成分，
热处理包括在第二绝缘膜与合金膜之间的界面上以自对准方式形成第二铁电膜，该第二铁电膜含有预定金属元素与第二绝缘膜的组成元素的化合物作为主要成分，并且该第二铁电膜的介电常数大于第二绝缘膜的介电常数。
16.如权利要求14所述的制造半导体器件的方法，其中热处理步骤包括在所述间隔物绝缘膜与电极层之间的界面上以自对准方式形成第二铁电膜，该第二铁电膜含有预定金属元素与间隔物绝缘膜的组成元素的化合物作为主要成分，并且该第二铁电膜的介电常数大于间隔物绝缘膜的介电常数。
17.如权利要求14所述的制造半导体器件的方法，其中热处理步骤包括在所述电极层的表面上形成作为所述预定金属元素的过量部分与外部空气的反应结果所获得的反应膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005192652A JP4851740B2 (ja) | 2005-06-30 | 2005-06-30 | 半導体装置およびその製造方法 |
| JP2005192652 | 2005-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1893114A true CN1893114A (zh) | 2007-01-10 |
| CN100466288C CN100466288C (zh) | 2009-03-04 |
Family
ID=37590067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100998352A Expired - Fee Related CN100466288C (zh) | 2005-06-30 | 2006-06-30 | 具有铁电膜作为栅极绝缘膜的半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20070004049A1 (zh) |
| JP (1) | JP4851740B2 (zh) |
| CN (1) | CN100466288C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013006992A1 (zh) * | 2011-07-11 | 2013-01-17 | 中国科学院微电子研究所 | 一种晶体管和半导体器件及其制作方法 |
| WO2017133169A1 (zh) * | 2016-02-05 | 2017-08-10 | 中国科学院微电子研究所 | 连接有负电容的多栅FinFET及其制造方法及电子设备 |
| CN109728089A (zh) * | 2017-10-30 | 2019-05-07 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4282646B2 (ja) * | 2005-09-09 | 2009-06-24 | 株式会社東芝 | 半導体装置の製造方法 |
| EP1990432B1 (en) * | 2006-02-28 | 2012-04-11 | Advanced Interconnect Materials, LLC | Semiconductor device, its manufacturing method, and sputtering target material for use in the method |
| US20080054466A1 (en) * | 2006-08-31 | 2008-03-06 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing semiconductor device |
| JP4740083B2 (ja) * | 2006-10-05 | 2011-08-03 | 株式会社東芝 | 半導体装置、およびその製造方法 |
| WO2008072692A1 (ja) * | 2006-12-15 | 2008-06-19 | Nec Corporation | 不揮発性記憶装置及びその製造方法 |
| US8178436B2 (en) * | 2006-12-21 | 2012-05-15 | Intel Corporation | Adhesion and electromigration performance at an interface between a dielectric and metal |
| WO2009001733A1 (en) * | 2007-06-25 | 2008-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8168532B2 (en) * | 2007-11-14 | 2012-05-01 | Fujitsu Limited | Method of manufacturing a multilayer interconnection structure in a semiconductor device |
| JP5132330B2 (ja) * | 2008-01-17 | 2013-01-30 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
| JP2009152498A (ja) | 2007-12-21 | 2009-07-09 | Toshiba Corp | 不揮発性半導体メモリ |
| JP5441362B2 (ja) | 2008-05-30 | 2014-03-12 | 富士フイルム株式会社 | 研磨液及び研磨方法 |
| KR101435588B1 (ko) | 2008-06-23 | 2014-09-25 | 삼성전자주식회사 | 불휘발성 메모리 소자 및 그 제조방법 |
| JP5467804B2 (ja) | 2008-07-11 | 2014-04-09 | 富士フイルム株式会社 | 窒化ケイ素用研磨液及び研磨方法 |
| US20100163952A1 (en) * | 2008-12-31 | 2010-07-01 | Chia-Hong Jan | Flash Cell with Integrated High-K Dielectric and Metal-Based Control Gate |
| JP5466859B2 (ja) * | 2009-02-19 | 2014-04-09 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP5554121B2 (ja) | 2010-03-31 | 2014-07-23 | 富士フイルム株式会社 | 研磨液及び研磨方法 |
| JP5601922B2 (ja) | 2010-07-29 | 2014-10-08 | 富士フイルム株式会社 | 研磨液及び研磨方法 |
| US8461683B2 (en) * | 2011-04-01 | 2013-06-11 | Intel Corporation | Self-forming, self-aligned barriers for back-end interconnects and methods of making same |
| KR20130051239A (ko) * | 2011-11-09 | 2013-05-20 | 삼성디스플레이 주식회사 | 식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법 |
| JP6376438B2 (ja) * | 2013-05-31 | 2018-08-22 | 日立金属株式会社 | Ｃｕ−Ｍｎ合金スパッタリングターゲット材およびその製造方法 |
| KR20150091895A (ko) * | 2014-02-04 | 2015-08-12 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 동작방법 |
| US9337045B2 (en) * | 2014-08-13 | 2016-05-10 | Globalfoundries Inc. | Methods of forming a semiconductor circuit element and semiconductor circuit element |
| US10475642B2 (en) | 2016-04-21 | 2019-11-12 | Applied Materials, Inc. | Doped and undoped vanadium oxides for low-k spacer applications |
| US10937783B2 (en) * | 2016-11-29 | 2021-03-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US20190103474A1 (en) * | 2017-10-03 | 2019-04-04 | Globalfoundries Singapore Pte. Ltd. | Sidewall engineering for enhanced device performance in advanced devices |
| US10374052B2 (en) | 2017-10-12 | 2019-08-06 | Globalfoundries Singapore Pte. Ltd. | Reduced capacitance coupling effects in devices |
| US10522614B2 (en) * | 2018-02-23 | 2019-12-31 | Globalfoundries Singapore Pte. Ltd. | Method to fabricate capacitance-matching FET and related device |
| US11349008B2 (en) * | 2018-09-27 | 2022-05-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Negative capacitance transistor having a multilayer ferroelectric structure or a ferroelectric layer with a gradient doping profile |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2656986B2 (ja) * | 1989-10-02 | 1997-09-24 | 松下電子工業株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JPH05503609A (ja) * | 1990-02-26 | 1993-06-10 | シンメトリックス・コーポレーション | 電子デバイス、それらの製造法および利用法 |
| KR100238210B1 (ko) * | 1996-10-28 | 2000-01-15 | 윤종용 | 산화티탄마그네슘 박막을 이용한 fram 및 ffram 소자 |
| KR100238170B1 (ko) * | 1997-07-28 | 2000-01-15 | 윤종용 | 커패시터 제조방법 |
| US6008091A (en) * | 1998-01-27 | 1999-12-28 | Lucent Technologies Inc. | Floating gate avalanche injection MOS transistors with high K dielectric control gates |
| JP2000077658A (ja) * | 1998-08-28 | 2000-03-14 | Toshiba Corp | 半導体装置の製造方法 |
| JP2000269162A (ja) * | 1999-03-13 | 2000-09-29 | Tamon Miyakai | 集積回路用部材及びその製造方法 |
| EP1220318A4 (en) * | 1999-09-30 | 2007-06-06 | Rohm Co Ltd | NON-VOLATILE MEMORY |
| JP3859439B2 (ja) * | 1999-09-30 | 2006-12-20 | シャープ株式会社 | Ｍｏｓｆｅｔ構造の製造方法 |
| JP2001257344A (ja) * | 2000-03-10 | 2001-09-21 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP3851752B2 (ja) * | 2000-03-27 | 2006-11-29 | 株式会社東芝 | 半導体装置の製造方法 |
| FR2810161B1 (fr) * | 2000-06-09 | 2005-03-11 | Commissariat Energie Atomique | Memoire electronique a architecture damascene et procede de realisation d'une telle memoire |
| US6713846B1 (en) * | 2001-01-26 | 2004-03-30 | Aviza Technology, Inc. | Multilayer high κ dielectric films |
| JP3639812B2 (ja) * | 2001-12-04 | 2005-04-20 | 大日本スクリーン製造株式会社 | エッチング方法およびエッチング装置 |
| US6864163B1 (en) * | 2002-10-30 | 2005-03-08 | Advanced Micro Devices, Inc. | Fabrication of dual work-function metal gate structure for complementary field effect transistors |
| JP2004296876A (ja) * | 2003-03-27 | 2004-10-21 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法及び半導体装置及び半導体製造装置 |
| JP2005079310A (ja) * | 2003-08-29 | 2005-03-24 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
| JP2005150543A (ja) * | 2003-11-18 | 2005-06-09 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
| JP4478038B2 (ja) * | 2004-02-27 | 2010-06-09 | 株式会社半導体理工学研究センター | 半導体装置及びその製造方法 |
| US7564108B2 (en) * | 2004-12-20 | 2009-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitrogen treatment to improve high-k gate dielectrics |
-
2005
- 2005-06-30 JP JP2005192652A patent/JP4851740B2/ja not_active Expired - Fee Related
-
2006
- 2006-06-29 US US11/476,596 patent/US20070004049A1/en not_active Abandoned
- 2006-06-30 CN CNB2006100998352A patent/CN100466288C/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013006992A1 (zh) * | 2011-07-11 | 2013-01-17 | 中国科学院微电子研究所 | 一种晶体管和半导体器件及其制作方法 |
| WO2017133169A1 (zh) * | 2016-02-05 | 2017-08-10 | 中国科学院微电子研究所 | 连接有负电容的多栅FinFET及其制造方法及电子设备 |
| US10797178B2 (en) | 2016-02-05 | 2020-10-06 | Institute of Microelectronics Chinese Academy of Sciences | Multi-gate FinFET including negative capacitor, method of manufacturing the same, and electronic device |
| US11245035B2 (en) | 2016-02-05 | 2022-02-08 | Institute of Microelectronics, Chinese Academy of Sciences | Multi-gate FinFET including negative capacitor, method of manufacturing the same, and electronic device |
| US11569388B2 (en) | 2016-02-05 | 2023-01-31 | Institute of Microelectronics, Chinese Academy of Sciences | Multi-gate FinFET including negative capacitor, method of manufacturing the same, and electronic device |
| CN109728089A (zh) * | 2017-10-30 | 2019-05-07 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| CN109728089B (zh) * | 2017-10-30 | 2022-03-29 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| US11631755B2 (en) | 2017-10-30 | 2023-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070004049A1 (en) | 2007-01-04 |
| CN100466288C (zh) | 2009-03-04 |
| JP2007012922A (ja) | 2007-01-18 |
| JP4851740B2 (ja) | 2012-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1893114A (zh) | 具有铁电膜作为栅极绝缘膜的半导体器件及其制造方法 | |
| CN1206736C (zh) | 半导体装置、互补型半导体装置 | |
| CN1293647C (zh) | 半导体器件及其制造方法 | |
| CN1231970C (zh) | 半导体器件 | |
| CN1246909C (zh) | 半导体器件及其制造方法 | |
| CN101051652A (zh) | 半导体器件及其制造方法 | |
| CN1139129C (zh) | 半导体集成电路器件及其制造方法 | |
| CN1819200A (zh) | 半导体器件和用于制造半导体器件的方法 | |
| CN1933158A (zh) | 半导体装置及其制造方法 | |
| CN1893070A (zh) | 有利于提高抗水性和抗氧化性的半导体器件 | |
| CN1725511A (zh) | 半导体器件及其制造方法 | |
| CN1126151C (zh) | 有硅化物层的半导体器件的制造方法 | |
| CN1449585A (zh) | 半导体器件及其制造方法 | |
| CN1893080A (zh) | 具有mim电容器的半导体装置及其制造方法 | |
| CN1599961A (zh) | 半导体装置及其制造方法 | |
| CN1277315C (zh) | 半导体器件 | |
| CN1881611A (zh) | 具有槽型结构的半导体器件及其制造方法 | |
| CN1786801A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1487599A (zh) | 具有多个叠置沟道的场效应晶体管 | |
| CN1236981A (zh) | 薄膜晶体管及其制造方法 | |
| CN1504820A (zh) | 有源矩阵显示装置 | |
| CN1669153A (zh) | 半导体器件及其制造方法和制造设备 | |
| CN1828901A (zh) | 半导体大规模集成电路及半导体大规模集成电路制造方法 | |
| CN1728388A (zh) | 半导体存储装置及其制造方法 | |
| CN1855495A (zh) | 具有垂直定向的栅电极的场效应晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090304 Termination date: 20130630 |