KR100238170B1 - 커패시터 제조방법 - Google Patents
커패시터 제조방법 Download PDFInfo
- Publication number
- KR100238170B1 KR100238170B1 KR1019970035599A KR19970035599A KR100238170B1 KR 100238170 B1 KR100238170 B1 KR 100238170B1 KR 1019970035599 A KR1019970035599 A KR 1019970035599A KR 19970035599 A KR19970035599 A KR 19970035599A KR 100238170 B1 KR100238170 B1 KR 100238170B1
- Authority
- KR
- South Korea
- Prior art keywords
- ferroelectric
- sacrificial layer
- thin film
- capacitor
- mfis
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000010409 thin film Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 12
- 230000008021 deposition Effects 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 12
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims 1
- 238000010521 absorption reaction Methods 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 8
- 238000005530 etching Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011554 ferrofluid Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
Abstract
본 발명에 따른 커패시터 제조방법은 MFS 혹은 MFIS 구조의 커패시터를 제조함에 있어서, 기판 위에 희생층 박막을 형성하는 단계; 상기 희생층 박막 위에 강유전체 박막을 형성하여, 희생층의 물질이 강유전체 물질로 확산 및 흡수되도록 하는 단계; 및 상기 강유전체 박막 위에 전극을 형성하는 단계를 포함하는 점에 그 특징이 있다.
이와 같은 본 발명에 의하면, 기판과 강유전체 사이에 산화물로 된 희생층 박막이 존재하므로 종래와 같은 이물질의 생성이 억제되며, 강유전체 박막의 증착도중에 확산작용에 의해 상기 희생층이 강유전체 박막에 흡수되므로 MFS 구조를 이루게 된다. 만일, 이 희생층의 흡수가 완전치 못하여 이 층이 잔존하게 될 경우는 MFS 구조가 아닌 MFIS 구조가 되지만, 잔존 희생층(MFIS 구조의 절연층에 해당)의 두께가 초기에 비해 얇게 되므로 MFIS 구조의 커패시터에서의 절연층의 두께를 감소시키는 결과가 되어 MFIS 구조의 커패시터의 특성을 향상시키는 효과를 얻을 수 있다.
Description
본 발명은 커패시터 제조방법에 관한 것으로서, 더 상세히는 기판 위에 희생층 및 강유전체 적층 형성하여 희생층이 강유체로 확산 및 흡수되는 것을 적절히 조절함으로써 MFS(metal/ferroelectric/semiconductor) 또는 MFIS(metal/ferro- electric/insulator/semiconductor) 구조를 가지면서 강유전체와 실리콘 기판의 계면에 이물질이 생성되는 것을 방지할 수 있는 커패시터 제조방법에 관한 것이다.
강유전체를 이용하여 제작하고자 하는 반도체 소자의 최종 목표는 1Tr 소자로 알려져 있다. 즉, 실리콘(silicon) 위에 강유전체 박막을 증착하고, 이 강유전체의 분극 현상을 이용하여 채널(channel)을 온/오프(on/off)하는 방식의 소자를 개발하는 것이다.
도 1은 종래 MFS 구조의 커패시터의 개략적인 단면구조도이다.
도 1을 참조하면, 종래 MFS 구조의 커패시터는 실리콘(silicon) 기판(11) 위에 강유전체(12) 박막이 증착되고, 그 위에 금속 전극(13)이 마련되어 있다.
이와 같은 종래 MFS 구조의 커패시터에 있어서, 일반적으로 상기 강유전체(12) 박막의 증착은 고온에서 행해지기 때문에 강유전체(12) 박막과 기판(11) 간에 화학반응이 일어나 강유전체/실리콘 계면에 이물질(예컨대, silicate)이 생성되어 강유전체의 특성을 저하시키게 된다. 종래에는 이와 같은 이물질의 생성을 방지하기 위하여 도 2에 도시된 바와 같이 기판(21)과 강유전체(23) 박막 사이에 절연층(22)을 삽입하는 MFIS(metal/ferroelectric/insulator/semiconductor) 구조를 개발하였다. 그러나, 이와 같은 MFIS 구조는 두 개의 절연층을 직렬 연결한 것과 같은 구조로서 커패시터의 특성상 전압강하를 피할 수 없게 된다. 따라서, MFIS 구조가 성공적으로 동작하기 위해서는 상기 절연층(22)의 두께를 얇게 하여 절연층(22)에 의한 전압강하를 최소화하고 최대 전압이 강유전체(23) 박막에 인가되도록 해야 한다. 도 2에서 참조 번호 24는 금속 전극을 나타낸다.
본 발명은 상기와 같은 문제점을 감안하여 창출된 것으로서, 실리콘 기판과 강유전체 사이에 이물질의 생성을 방지할 수 있는 MFS 구조의 커패시터 제조방법을 제공함에 그 목적이 있다.
또한, 실리콘 기판과 강유전체 사이에 절연층이 사용될 경우, 이 절연층의 두께를 줄여 전압강하를 최소화하는 MFIS 구조의 커패시터 제조방법을 제공함에 다른 목적이 있다.
도 1은 종래 MFS 구조의 커패시터의 개략적인 단면구조도.
도 2는 종래 MFIS 구조의 커패시터의 개략적인 단면구조도.
도 3a는 본 발명에 따른 커패시터 제조방법에 의한 MFS 구조의 커패시터 제조에 있어서, 기판 위에 희생층을 증착한 후의 단면구조도.
도 3b는 도 3a의 희생층 위에 강유전체 박막을 증착한 후의 단면구조도.
(강유전체 박막이 증착되면서 희생층이 완전 소멸되어 강유전체만이 최종 박막으로 존재)
도 3c는 도 3b의 강유전체 박막 위에 전극을 마련한 후의 단면구조도.
도 3d는 도 3c의 식각 후의 단면구조도.
도 4a는 본 발명에 따른 커패시터 제조방법에 의한 MFIS 구조의 커패시터 제조에 있어서, 기판 위에 희생층을 증착한 후의 단면구조도.
도 4b는 도 4a의 희생층 위에 강유전체 박막을 증착한 후의 단면구조도.
(강유전체 박막이 증착되면서 희생층이 점차 감소되어 두꺼운 강유전체와 매우 얇은 희생층 박막이 존재)
도 4c는 도 4b의 강유전체 박막 위에 전극을 마련한 후의 단면구조도.
도 4d는 도 4c의 강유전체와 전극의 성장 및 식각 후의 단면구조도.
<도면의 주요 부분에 대한 부호의 설명>
11,21,31,41...기판 12,23,33,43...강유전체
13,24,34,44...전극 22...절연층
32,42...희생층(절연체 혹은 유전체)
상기의 목적을 달성하기 위하여 본 발명에 따른 커패시터 제조방법은, MFS 혹은 MFIS 구조의 커패시터를 제조함에 있어서, 기판 위에 희생층 박막을 형성하는 단계;
상기 희생층 박막 위에 강유전체 박막을 형성하여, 희생층의 물질이 강유전체 물질로 확산 및 흡수되도록 하는 단계; 및
상기 강유전체 박막 위에 전극을 형성하는 단계를 포함하는 점에 그 특징이 있다.
이와 같은 본 발명에 의하면, 기판과 강유전체 사이에 박막 희생층이 존재하므로 종래와 같은 이물질의 생성이 억제되며, 강유전체 박막의 증착도중에 확산작용에 의해 상기 희생층이 강유전체 박막에 흡수되므로 MFS 구조를 이루게 된다. 만일, 희생층이 잔존할 경우 MFIS 구조가 되지만 잔존 희생층의 두께가 매우 얇아 MFIS 구조의 커패시터에서의 절연층의 두께를 감소시키는 결과가 되므로 MFIS 구조의 커패시터의 특성을 향상시키는 효과를 얻을 수 있다.
이하 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.
도 3a 내지 도 3d는 본 발명에 따른 커패시터 제조방법에 의한 MFS 구조의 커패시터의 제조과정을 단계별로 나타내 보인 것으로서, 도 3a는 기판 위에 희생층을 증착한 후의 단면구조도, 도 3b는 희생층 위에 강유전체 박막을 증착한 후의 단면구조도, 도 3c는 강유전체의 성장 후 그 위에 전극을 마련한 후의 단면구조도, 그리고 도 3d는 강유전체와 전극을 식각한 후의 단면구조도이다.
도 3a를 참조하면, 본 발명에 따른 커패시터 제조방법에 따라 먼저 실리콘 기판(31) 위에 희생층(32) 박막을 형성하게 된다. 여기서, 이와 같은 희생층(32)은 MOCVD(metal organic chemical vapor deposition) 또는 스퍼터링(sputtering) 방식에 의해 50∼400Å의 두께로 증착 형성된다. 그리고, 이때 희생층(32)으로는 Ti, Ta, Ta2O5, Zr, ZrO2, TiO2, PbTiO3등이 사용될 수 있다.
이와 같이 해서 상기 희생층(32)의 형성이 완료되면, 그 희생층(32) 박막 위에 강유전체(33) 박막을 형성한다. 이때, 강유전체(33) 박막이 증착되면서 상기 희생층(32)이 완전 소멸되어 도 3b에 도시된 바와 같이 최종적으로 강유전체(33) 박막만이 존재하게 된다. 여기서, 이와 같은 강유전체(33)의 증착을 위해 MOCVD, 스퍼터링, MOD 혹은 졸-겔(sol-gel) 방식 등이 이용될 수 있다. 그리고, 강유전체(33)로는 PZT(Lead Zirconate Titanate:PbZrxTi1-xO3)나 적층 구조체(layered structure) 계열의 물질(예컨대, SrBi2Ta2O9)이 사용될 수 있다.
여기서, 이와 같은 강유전체(33)로 PZT가, 그리고 희생층(32)으로 TiO2(혹은 Ti)가 사용되는 경우를 예로 들어 상기 강유전체(33)의 증착과정에 대해 더 상세히 설명해 보기로 한다.
강유전체(33)가 성장하면서 희생층(32)의 TiO2의 Ti(티타늄)와 O(산소) 성분이 PZT로 흡수되어 희생층(32)은 점차적으로 감소하게 된다. 이때, 강유전체(33)의 증착 조건과 희생층(32)의 두께를 적절히 선택하면, 강유전체(33)가 성장하는 동안에 희생층(32)이 완전히 소멸되어 도 3b에 도시된 것처럼, 실리콘 기판(31) 위에 강유전체(33)를 직접 성장한 것처럼 된다. 즉, 전극/강유전체/기판의 MFS 구조가 된다. 만일, 희생층(32)으로 Ti가 사용된 경우는 Ti가 산소와 결합하여 TiO2로 변하는 과정이 더 추가된다.
이렇게 하여 상기 강유전체(33) 박막의 성장이 완료되면, 도 3c와 같이 강유전체(33) 박막 위에 전극(34)을 성장하고, 소정 패턴을 이용하여 선택적으로 강유전체(33)와 전극(34) 박막을 식각하면 도 3d와 같은 MFS 구조의 커패시터가 이루어진다.
한편, 도 4a 내지 도 4d는 본 발명에 따른 커패시터 제조방법에 의한 MFIS 구조의 커패시터 제조과정을 단계별로 나타내 보인 것으로서, 도 4a는 기판 위에 희생층을 증착한 후의 단면구조도, 도 4b는 희생층 위에 강유전체 박막을 증착한 후의 단면구조도, 도 4c는 강유전체의 성장 후 그 위에 전극을 마련한 후의 단면구조도, 그리고 도 4d는 강유전체와 전극을 식각한 후의 단면구조도이다.
도 4a를 참조하면, 본 발명의 커패시터 제조방법에 따라 먼저 실리콘 기판(41) 위에 희생층(42) 박막을 형성하게 된다. 여기서, 이와 같은 희생층(42)은 MOCVD 또는 스퍼터링 방식에 의해 50∼400Å의 두께로 증착 형성된다. 이때, 희생층(42)으로는 정질 및 비정질 모두가 사용될 수 있으나, 박막의 조직을 치밀하게 하기 위해 비정질이 사용되는 것이 바람직하다. 그리고, 이때도 물론 희생층(42)으로 Ti, Ta, Ta2O5, Zr, ZrO2, TiO2, PbTiO3등이 사용될 수 있다. 또한, 희생층(42)의 강유전체(43)(후술됨)로의 확산을 돕기 위해 후속 열처리 공정이 추가될 수 있다.
이와 같이 해서 상기 희생층(42)의 형성이 완료되면, 그 희생층(42) 박막 위에 강유전체(43) 박막을 형성한다. 여기서, 이와 같은 강유전체(43)의 증착을 위해 MOCVD, 스퍼터링, MOD 혹은 졸-겔(sol-gel) 방식 등이 이용될 수 있다. 그리고, 이때도 강유전체(33)로는 PZT나 적층 구조체 계열의 물질(예컨대, SrBi2Ta2O9)이 사용될 수 있다.
한편, 이와 같은 강유전체(43)로 PZT가, 그리고 희생층(42)으로 TiO2(혹은 Ti)가 사용되는 경우를 예로 들어 상기 강유전체(43)의 증착과정에 대해 구체적으로 다시 상세히 설명해 보기로 한다.
강유전체(43)가 성장하면서 희생층(42)의 TiO2의 Ti와 O 성분이 PZT로 흡수되어 희생층(42)은 점차적으로 감소하게 된다. 이때, 희생층(42)의 TiO2의 두께와 강유전체(43)의 PZT의 증착 조건을 조절하여 희생층(42)이 완전히 소멸되기 전에 강유전체(43)의 증착을 완료하면, 강유전체(43)와 기판(41) 사이에 희생층(42)이 잔존하게 되어 도 4b에 도시된 바와 같은 구조를 이루게 된다. 즉, 강유전체/희생층(절연막)/실리콘으로 구성되는 MFIS 구조의 커패시터를 이루게 된다.
이렇게 하여 상기 강유전체(43) 박막의 성장이 완료되면, 도 4c와 같이 강유전체(43) 박막 위에 전극(44)을 성장하고, 소정 패턴을 이용하여 선택적으로 강유전체(43)와 전극(44) 박막을 식각하면 도 4d와 같은 MFIS 구조의 커패시터가 이루어진다. 이 경우, 잔존하는 희생층(42)의 두께가 매우 얇아, 도 2의 MFIS 구조의 커패시터에서의 절연층(22)의 두께를 감소시키는 결과가 되며, 그에 따라 MFIS 구조의 커패시터의 특성을 향상시킬 수 있게 된다.
이상의 설명에서와 같이 본 발명에 따른 커패시터 제조방법은 기판과 강유전체 사이에 일종의 절연층인 희생층을 형성하므로, 기판과 강유전체 간의 화학반응을 억제시켜 종래와 같은 이물질의 생성을 방지할 수 있고, 강유전체 박막의 증착도중에 확산작용에 의해 상기 희생층이 강유전체 박막에 흡수되므로 MFS 구조를 얻을 수 있다. 또한, 희생층이 잔존할 경우 MFIS 구조가 되지만 잔존 희생층의 두께가 매우 얇아 MFIS 구조의 커패시터에서의 절연층의 두께를 감소시키는 결과가 되므로, MFIS 구조의 커패시터의 특성을 향상시키는 효과를 얻을 수 있다. 또한, 이와 같은 결과는 정해진 인가전압에서 강유전체 분극을 증가시킬 뿐만 아니라, 같은 분극량에 대하여 인가전압을 낮추는 결과를 가져와 소자의 저전압 구동을 가능하게 하는 장점이 있다.
Claims (10)
- MFS 혹은 MFIS 구조의 커패시터를 제조함에 있어서,기판 위에 희생층 박막을 형성하는 단계;상기 희생층 박막 위에 강유전체 박막을 형성하여, 희생층의 물질이 강유전체 물질로 확산 및 흡수되도록 하는 단계; 및상기 강유전체 박막 위에 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 커패시터 제조방법.
- 제1항에 있어서, 상기 희생층 박막과 상기 강유전체 박막의 증착 조건을 조절하여 상기 희생층의 상기 강유전체 박막으로의 확산 정도를 조절하는 단계를 추가하는 것을 특징으로 하는 커패시터 제조방법.
- 제1항 또는 제2항에 있어서, 상기 희생층의 확산 정도를 조절하기 위하여 후속 열처리 단계가 추가되는 것을 특징으로 하는 커패시터 제조방법.
- 제1항에 있어서, 상기 희생층은 상기 강유전체 물질을 구성하고 있는 원소를 포함하고 있는 산화물, 유전물, 산화 가능한 금속 중의 어느 하나인 것을 특징으로 하는 커패시터 제조방법.
- 제1항 또는 제4항에 있어서, 상기 희생층은 50∼400Å의 두께로 형성되는 것을 특징으로 하는 커패시터 제조방법.
- 제1항에 있어서, 상기 희생층은 비정질인 것을 특징으로 하는 커패시터 제조방법.
- 제1항에 있어서, 상기 강유전체로 PZT가 사용된 것을 특징으로 하는 커패시터 제조방법.
- 제1항 또는 제6항에 있어서, 상기 희생층으로 Ti, Ta, Zr, TiO2, ZrO2, Ta2O5, PbTiO3중의 어느 하나가 사용된 것을 특징으로 하는 커패시터 제조방법.
- 제1항에 있어서, 상기 강유전체로 적층 구조체 계열의 물질이 사용된 것을 특징으로 하는 커패시터 제조방법.
- 제9항에 있어서, 상기 적층 구조체 계열의 물질로 SrBi2Ta2O9이 사용된 것을 특징으로 하는 커패시터 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970035599A KR100238170B1 (ko) | 1997-07-28 | 1997-07-28 | 커패시터 제조방법 |
| US09/123,424 US6080593A (en) | 1997-07-28 | 1998-07-28 | Method of manufacturing ferroelectric memory |
| JP10212082A JPH11126878A (ja) | 1997-07-28 | 1998-07-28 | 強誘電体メモリの製造方法及び強誘電体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970035599A KR100238170B1 (ko) | 1997-07-28 | 1997-07-28 | 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990012258A KR19990012258A (ko) | 1999-02-25 |
| KR100238170B1 true KR100238170B1 (ko) | 2000-01-15 |
Family
ID=19515979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970035599A KR100238170B1 (ko) | 1997-07-28 | 1997-07-28 | 커패시터 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6080593A (ko) |
| JP (1) | JPH11126878A (ko) |
| KR (1) | KR100238170B1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6212714B1 (en) * | 1995-01-03 | 2001-04-10 | Hill-Rom, Inc. | Hospital bed and mattress having a retracting foot section |
| CN1181217C (zh) * | 1997-11-21 | 2004-12-22 | 三星电子株式会社 | 使用籽晶层形成pzt薄膜的方法 |
| US7094284B2 (en) | 1999-10-07 | 2006-08-22 | Advanced Technology Materials, Inc. | Source reagent compositions for CVD formation of high dielectric constant and ferroelectric metal oxide thin films and method of using same |
| US6623656B2 (en) | 1999-10-07 | 2003-09-23 | Advanced Technology Materials, Inc. | Source reagent composition for CVD formation of Zr/Hf doped gate dielectric and high dielectric constant metal oxide thin films and method of using same |
| US6525357B1 (en) * | 1999-10-20 | 2003-02-25 | Agilent Technologies, Inc. | Barrier layers ferroelectric memory devices |
| US6348705B1 (en) * | 1999-12-22 | 2002-02-19 | Advanced Technology Materials, Inc. | Low temperature process for high density thin film integrated capacitors and amorphously frustrated ferroelectric materials therefor |
| KR100705175B1 (ko) * | 2000-12-27 | 2007-04-06 | 주식회사 하이닉스반도체 | Mos 구조 형성 방법 |
| JP4887481B2 (ja) * | 2002-08-20 | 2012-02-29 | 独立行政法人産業技術総合研究所 | 半導体強誘電体記憶デバイス |
| JP4851740B2 (ja) * | 2005-06-30 | 2012-01-11 | 株式会社東芝 | 半導体装置およびその製造方法 |
| CN103578929B (zh) * | 2013-10-30 | 2016-06-08 | 东华大学 | 一种计算机用Al/Zn0.83Li0.17O/p-Si MFS结构信息存储电容器的制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5401680A (en) * | 1992-02-18 | 1995-03-28 | National Semiconductor Corporation | Method for forming a ceramic oxide capacitor having barrier layers |
| US5760433A (en) * | 1996-05-31 | 1998-06-02 | Hughes Electronics | In situ reactive layers for protection of ferroelectric integrated circuits |
-
1997
- 1997-07-28 KR KR1019970035599A patent/KR100238170B1/ko not_active IP Right Cessation
-
1998
- 1998-07-28 US US09/123,424 patent/US6080593A/en not_active Expired - Fee Related
- 1998-07-28 JP JP10212082A patent/JPH11126878A/ja not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11126878A (ja) | 1999-05-11 |
| US6080593A (en) | 2000-06-27 |
| KR19990012258A (ko) | 1999-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4024397B2 (ja) | 強誘電体メモリ装置及びその製造方法 | |
| KR100509851B1 (ko) | 용량 소자 및 그 제조 방법, 및 반도체 장치 | |
| US9887083B2 (en) | Methods of forming capacitors | |
| JPH1154718A (ja) | 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法 | |
| US20030175487A1 (en) | Ferroelectric thin film element and its manufacturing method, thin film capacitor and piezoelectric actuator using same | |
| KR100238170B1 (ko) | 커패시터 제조방법 | |
| KR100890609B1 (ko) | 강유전체, 그 제조방법, 및 그 강유전체를 포함하는 반도체 캐패시터와 ｍｅｍｓ 디바이스 | |
| KR100308190B1 (ko) | 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법 | |
| JP4438963B2 (ja) | 強誘電体キャパシタ | |
| US7547638B2 (en) | Method for manufacturing semiconductor device | |
| JP2007287915A (ja) | 強誘電体メモリ装置の製造方法 | |
| KR20020002974A (ko) | 상부전극과 층간절연막 사이의 접착력을 향상시킬 수 있는반도체 메모리 소자 및 그 제조 방법 | |
| JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
| JPH09129827A (ja) | 強誘電体キャパシタ | |
| KR100333667B1 (ko) | 강유전체 메모리 소자의 캐패시터 제조 방법 | |
| KR100425827B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR20030074438A (ko) | 용량소자의 제조방법 | |
| KR20000042395A (ko) | 상부전극의 축소를 방지할 수 있는 캐패시터 제조 방법 | |
| JP2003152167A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| JP2001284549A (ja) | 強誘電性キャパシタの製造方法 | |
| KR100321709B1 (ko) | 질화알루미늄막을 접착막으로 이용한 반도체 메모리 소자의 캐패시터 제조 방법 | |
| KR100321690B1 (ko) | 에프램 소자의 캐패시터 제조 방법 | |
| KR100326239B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR100321691B1 (ko) | 백금전극을가진반도체소자의캐패시터형성방법 | |
| KR20020043914A (ko) | 강유전체 캐패시터 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080918 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |