JPS6182479A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6182479A JPS6182479A JP20542584A JP20542584A JPS6182479A JP S6182479 A JPS6182479 A JP S6182479A JP 20542584 A JP20542584 A JP 20542584A JP 20542584 A JP20542584 A JP 20542584A JP S6182479 A JPS6182479 A JP S6182479A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- accumulated
- semiconductor device
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000002844 melting Methods 0.000 claims abstract description 15
- 230000008018 melting Effects 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 10
- 239000011574 phosphorus Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 12
- 239000012535 impurity Substances 0.000 abstract description 5
- 239000011229 interlayer Substances 0.000 abstract description 4
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract description 3
- 229910021344 molybdenum silicide Inorganic materials 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical group [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の技術分野〉
本発明は高融点金属膜と半導体基板間に良好なオーミッ
ク特性を示すダイレクトコンタクトを持った高融点金属
デー１−ＭＯ５構造の半導体装置の製造方法に関するも
のである。
ク特性を示すダイレクトコンタクトを持った高融点金属
デー１−ＭＯ５構造の半導体装置の製造方法に関するも
のである。
〈発明の技術的背景とその問題点〉
従来よりＭＯ５構造の半導体装置において、そのゲート
電極として多結晶シリコンが多く用いられているつしか
しこの多結晶シリコンを用いたゲート電極では抵抗率が
大きく、ＬＳＩの大容量化。
電極として多結晶シリコンが多く用いられているつしか
しこの多結晶シリコンを用いたゲート電極では抵抗率が
大きく、ＬＳＩの大容量化。
高速化に対して、主な制限要素となっている。
この問題点を解決するため、最近高融点金属ゲート技術
の開発が行なわれている。この高融点金属は従来の多結
晶シリコンより抵抗率が２桁程度低く、ＬＳＩの高速化
、大容量化に適しているか、その反面この高融点金属ゲ
ートでは良好なダイレクトコンタクトが得られないとい
う問題点があった。
の開発が行なわれている。この高融点金属は従来の多結
晶シリコンより抵抗率が２桁程度低く、ＬＳＩの高速化
、大容量化に適しているか、その反面この高融点金属ゲ
ートでは良好なダイレクトコンタクトが得られないとい
う問題点があった。
〈発明の目的〉
本発明は上記従来の問題点を解決することを目的とし、
良好なオーミック特性を持ったダイレクトコンタクトを
含んだ高融点金属ゲート八ｒＯ５構造の半導体装置の製
造方法を提供するものである。
良好なオーミック特性を持ったダイレクトコンタクトを
含んだ高融点金属ゲート八ｒＯ５構造の半導体装置の製
造方法を提供するものである。
〈発明の構成〉
上記の目的を達成するため、本発明の半導体装置の製造
方法は半導体基板上にゲート酸化膜を形成し、このゲー
ト酸化膜の一部に開口部を設け、この開口部の設けられ
た酸化膜上に多結晶シリコン膜、高融点シリサイド膜及
び高融点金属膜をこのＩＩ Ａ ｔｖ影形成る工程を含
み、上記の多結晶シリコン膜の一部が上記の半導体基板
に接触するように形成する如く構成しており、また後述
する本発明の実施例によれば前記の多結晶シリコン膜の
形成工程は多結晶シリコン膜にリンをドープすると共に
前記の開口部より半導体基板にリンを拡散する工程を含
んで成るように構成している。
方法は半導体基板上にゲート酸化膜を形成し、このゲー
ト酸化膜の一部に開口部を設け、この開口部の設けられ
た酸化膜上に多結晶シリコン膜、高融点シリサイド膜及
び高融点金属膜をこのＩＩ Ａ ｔｖ影形成る工程を含
み、上記の多結晶シリコン膜の一部が上記の半導体基板
に接触するように形成する如く構成しており、また後述
する本発明の実施例によれば前記の多結晶シリコン膜の
形成工程は多結晶シリコン膜にリンをドープすると共に
前記の開口部より半導体基板にリンを拡散する工程を含
んで成るように構成している。
〈発明の実施例〉
本発明の一実施例としての半導体装置の製造方法は高融
点金属膜と多結晶シリコン膜の間に高融点シリサイド膜
を挿入した多層構造で、リンを含んだ多結晶シリコン膜
の最下層の一部か半導体基板と接触するように形成する
（以下、ダイレクトコンタクトと称す）ことを特徴とし
ており、以下、このダイレクトコンタクト構造の作製工
程を示す図面を参照して本発明の一実施例を詳細に説明
する。
点金属膜と多結晶シリコン膜の間に高融点シリサイド膜
を挿入した多層構造で、リンを含んだ多結晶シリコン膜
の最下層の一部か半導体基板と接触するように形成する
（以下、ダイレクトコンタクトと称す）ことを特徴とし
ており、以下、このダイレクトコンタクト構造の作製工
程を示す図面を参照して本発明の一実施例を詳細に説明
する。
第１図（ａｌ〜（Ｃ１は本発明に係るダイレクトコンタ
クト構造の作製工程の一例を示す図である。
クト構造の作製工程の一例を示す図である。
まず、第１図（ａｌに示すようにＰ型（１００）シリコ
ン（Ｓｉ）基板ｌの表面上に素子分離領域２及びゲート
酸化り々３を形成し、ゲート酸化ｎ々３にダイレクトコ
ンタクト開孔部４を開孔し、その上に多結晶シリコン膜
５を２００〜３００ ｎｍ堆積する。次にＰｏＣｇ３ソ
ースから９００℃の温度で多結晶シリコン膜５にリンを
ドープすると共に、ダイレクトコンタクト開孔部４より
半導体基板１ヘリンを拡散してＮ型拡散層６を設ける。
ン（Ｓｉ）基板ｌの表面上に素子分離領域２及びゲート
酸化り々３を形成し、ゲート酸化ｎ々３にダイレクトコ
ンタクト開孔部４を開孔し、その上に多結晶シリコン膜
５を２００〜３００ ｎｍ堆積する。次にＰｏＣｇ３ソ
ースから９００℃の温度で多結晶シリコン膜５にリンを
ドープすると共に、ダイレクトコンタクト開孔部４より
半導体基板１ヘリンを拡散してＮ型拡散層６を設ける。
次に第１図（ｂｌに示すようにリンを拡散した多結晶シ
リコン膜５上に、スパッタリング法によりモリブデンシ
リサイド（ＭｏＳｉｘ ： ｘ＝２．４〜２．７；膜７
をＩＯｎｍ〜２０１ｍ堆積し、続いてモリブデン（Ｍｏ
）膜８を２００℃ｍ堆積する。次にフォトエツチング
技術を用いてＭａ／Ｍｏシリサイド／多結晶豹のゲート
電極構造を形成する。次にゲート電極形成後、このゲー
ト電極及び素子分離領域をマスクとしてヒ素（Ａｓ
）イオン注入を行なう。
リコン膜５上に、スパッタリング法によりモリブデンシ
リサイド（ＭｏＳｉｘ ： ｘ＝２．４〜２．７；膜７
をＩＯｎｍ〜２０１ｍ堆積し、続いてモリブデン（Ｍｏ
）膜８を２００℃ｍ堆積する。次にフォトエツチング
技術を用いてＭａ／Ｍｏシリサイド／多結晶豹のゲート
電極構造を形成する。次にゲート電極形成後、このゲー
ト電極及び素子分離領域をマスクとしてヒ素（Ａｓ
）イオン注入を行なう。
次に第１図ｆｃｌに示すように層間絶縁膜９を堆積後、
窒素（Ｎ２）雰囲気中で１０００℃の熱処理を行ないＡ
ｓ イオン注入によるＮ型不純物拡散層ｌＯを形成する
。
窒素（Ｎ２）雰囲気中で１０００℃の熱処理を行ないＡ
ｓ イオン注入によるＮ型不純物拡散層ｌＯを形成する
。
以上の工程により高融点多層ゲートと半導体基板間のダ
イレクトコンタクト部が完成する。
イレクトコンタクト部が完成する。
ここで第１図（Ｃ１に示すように層間絶縁膜９及びゲー
ト酸化膜３に開口部１１を設け、その上に１／Ｓｉ電極
１２（Ｚ）を形成し、同様にして電極Ｘ、Ｙを形成して
、Ｘ−ＹＦＪＩ（Ｍｏ表面と半導体基板間）及びＸ−Ｚ
間（拡散領域と拡散領域間）のＩ−Ｖ特性を測定した。
ト酸化膜３に開口部１１を設け、その上に１／Ｓｉ電極
１２（Ｚ）を形成し、同様にして電極Ｘ、Ｙを形成して
、Ｘ−ＹＦＪＩ（Ｍｏ表面と半導体基板間）及びＸ−Ｚ
間（拡散領域と拡散領域間）のＩ−Ｖ特性を測定した。
その結果を第２図に示す。
このＩ−Ｖ特性の測定の結果、上記第１図ｔａｌ〜（Ｃ
１の工程で作成されたＭｏ／ＭｏＳｉｘ ／多結晶Ｓｉ
構造では最上層のＭｏ膜８と半導体基板間でオーミック
特性を示し、接触抵抗もｌｏ−６Ωａｄ ’ｆｌ Ｉｔ
で、Ｎ型不純物をドープした半導体基板とアルミニウム
（Ａｌ ）との接触抵抗と同程度の接触抵抗値が得られ
、ゲート電極及び配線手段に用いて好適であり、ＬＳＩ
への適用が可能なオーミックコンタクト部の構造が作成
され、ＬＳＩ等における低抵抗配線が可能となった。
１の工程で作成されたＭｏ／ＭｏＳｉｘ ／多結晶Ｓｉ
構造では最上層のＭｏ膜８と半導体基板間でオーミック
特性を示し、接触抵抗もｌｏ−６Ωａｄ ’ｆｌ Ｉｔ
で、Ｎ型不純物をドープした半導体基板とアルミニウム
（Ａｌ ）との接触抵抗と同程度の接触抵抗値が得られ
、ゲート電極及び配線手段に用いて好適であり、ＬＳＩ
への適用が可能なオーミックコンタクト部の構造が作成
され、ＬＳＩ等における低抵抗配線が可能となった。
次に、本発明の製造方法に係るダイレクトコンタクト部
を有する多層ゲー）ＭＯ５構造の半導体装置の作製工程
の一例を第３図ｆａｔ〜ｔｃ＋にしたがって説明する。
を有する多層ゲー）ＭＯ５構造の半導体装置の作製工程
の一例を第３図ｆａｔ〜ｔｃ＋にしたがって説明する。
まず、第３図（ａｌに示すようにＰ型（１００）シリコ
ン基板２１の表面にゲート酸化膜２２を形成し、このゲ
ート酸化膜２２にダイレクトコンタクト開口部２３を開
口し、その上に多結晶シリコン膜２４を２００〜３００
ｎｍ堆積する。次にＰ ｏ Ｃｌ ３ソースから９０
０℃の温度で多結晶シリコン膜２４にリン（Ｐ）を拡散
すると共に、ダイレクトコンタクト開口部２３より半導
体基板２１ヘリン（Ｐ）を拡散してＮ型拡散層２５を設
ける。
ン基板２１の表面にゲート酸化膜２２を形成し、このゲ
ート酸化膜２２にダイレクトコンタクト開口部２３を開
口し、その上に多結晶シリコン膜２４を２００〜３００
ｎｍ堆積する。次にＰ ｏ Ｃｌ ３ソースから９０
０℃の温度で多結晶シリコン膜２４にリン（Ｐ）を拡散
すると共に、ダイレクトコンタクト開口部２３より半導
体基板２１ヘリン（Ｐ）を拡散してＮ型拡散層２５を設
ける。
次にリンを拡散した多結晶シリコン膜５上にスノ寸ツタ
リング法によりモリブデンシリサイド（ＭｏＳｉｘ：Ｘ
二ニジ、４〜２．７）膜２６を５ｎｍ〜３０ｎｍ。
リング法によりモリブデンシリサイド（ＭｏＳｉｘ：Ｘ
二ニジ、４〜２．７）膜２６を５ｎｍ〜３０ｎｍ。
より好ましくは１０ ｎｍ〜２０ｎｍ堆積し、続いてモ
リブデン（ＭＯ）膜２７を２００ ｎｍ堆積する。
リブデン（ＭＯ）膜２７を２００ ｎｍ堆積する。
次に第３図（ｂｌに示すように、フォトエツチング技術
を用いてＭｏ／Ｍｏシリサイド／多結晶Ｓ１ のゲート
電極３０及び隣接するトランジスタの同構造のゲート電
極（延長部）３１を形成する。次にこのゲート電極３０
及び３１をマスクとしてソース。
を用いてＭｏ／Ｍｏシリサイド／多結晶Ｓ１ のゲート
電極３０及び隣接するトランジスタの同構造のゲート電
極（延長部）３１を形成する。次にこのゲート電極３０
及び３１をマスクとしてソース。
ドレインとなるべき部分にヒ素（Ａｓ）イオン注入を行
なう。
なう。
次に第３図（Ｃ１に示すように層間絶縁膜２８を堆積後
、窒素（Ｎ２）雰囲気中で１０００℃の熱処理を行ない
、Ａｓ＋イオン注入によるＮ型不純物拡散層であるソー
ス（ドレイン）領域２９及びドレイン（ソース）領域２
９′を形成する。
、窒素（Ｎ２）雰囲気中で１０００℃の熱処理を行ない
、Ａｓ＋イオン注入によるＮ型不純物拡散層であるソー
ス（ドレイン）領域２９及びドレイン（ソース）領域２
９′を形成する。
以上の工程によってドレイン（ソース）領域２９′と隣
接トランジスタのＭ ｏ ／Ｍ ｏシリサイド／多結晶
５ｉ構造のゲート電極とのダイレクトコンタクト部を有
する半導体装置が作成される。
接トランジスタのＭ ｏ ／Ｍ ｏシリサイド／多結晶
５ｉ構造のゲート電極とのダイレクトコンタクト部を有
する半導体装置が作成される。
このダイレクトコンタクト部は前述のようにＬＳＩに適
した良好なオーミック特性を有する低抵抗値を示し、良
好な半導体装置が得られる。
した良好なオーミック特性を有する低抵抗値を示し、良
好な半導体装置が得られる。
なお、上記の説明においては、電極を構成する材料とし
てモリブデン（Ｍｏ）とそのシリサイドを用いた例につ
いて説明したが、本発明はこれに限定されるものではな
く、タングステン（Ｗ）のような他の高融点金属及びそ
のシリサイドとの組合せを用いても良く、また異種の金
属シリサイドとの組合せのものを用いても同様の効果が
得られるものである。
てモリブデン（Ｍｏ）とそのシリサイドを用いた例につ
いて説明したが、本発明はこれに限定されるものではな
く、タングステン（Ｗ）のような他の高融点金属及びそ
のシリサイドとの組合せを用いても良く、また異種の金
属シリサイドとの組合せのものを用いても同様の効果が
得られるものである。
〈発明の効果〉
以上のように本発明によれば、良好なオーミック特性を
有する低抵抗ダイレクトコンタクトを含んだ高融点金属
ゲート半導体装置を得ることが出来、ＭＯ５ＬＳＩ等の
製造に用いて好適である。
有する低抵抗ダイレクトコンタクトを含んだ高融点金属
ゲート半導体装置を得ることが出来、ＭＯ５ＬＳＩ等の
製造に用いて好適である。
第１図は本発明に係るダイレクトコンタクト構造の作製
工程の一例を示す図、第２図はダイレクトコンタクト＃
−Ｖ 特性を示す図、第３図は本発明の一実施例とし
ての半導体装置の作製工程の一例を示す図である。 １ ・Ｐ型（１００）シリコン基板、３・・・ゲート酸
化膜、４・・ダイレクトコンタクト開孔部、５・・・多
結晶シリコン膜、６・・・Ｎ型拡散層、７・・・モリブ
デンシリサイド膜、８・・・モリブデン膜、１０・・・
Ｎ型不純物拡散層。 代理人 弁理士 福 士 愛 彦（他２名）第１図 第２図 第３図
工程の一例を示す図、第２図はダイレクトコンタクト＃
−Ｖ 特性を示す図、第３図は本発明の一実施例とし
ての半導体装置の作製工程の一例を示す図である。 １ ・Ｐ型（１００）シリコン基板、３・・・ゲート酸
化膜、４・・ダイレクトコンタクト開孔部、５・・・多
結晶シリコン膜、６・・・Ｎ型拡散層、７・・・モリブ
デンシリサイド膜、８・・・モリブデン膜、１０・・・
Ｎ型不純物拡散層。 代理人 弁理士 福 士 愛 彦（他２名）第１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 １、半導体基板上にゲート酸化膜を形成し、該ゲート酸
化膜の一部に開口部を設け、 該開口部の設けられたゲート酸化膜上に多結晶シリコン
膜、高融点シリサイド膜及び高融点金属膜をこの順序に
堆積形成する工程を含み、上記多結晶シリコン膜の一部
が上記半導体基板に接触するように形成することを特徴
とする半導体装置の製造方法。 ２、前記多結晶シリコン膜の形成工程は多結晶シリコン
膜にリンをドープすると共に前記開口部より半導体基板
にリンを拡散する工程を含んでなることを特徴とする特
許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20542584A JPS6182479A (ja) | 1984-09-28 | 1984-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20542584A JPS6182479A (ja) | 1984-09-28 | 1984-09-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6182479A true JPS6182479A (ja) | 1986-04-26 |
Family
ID=16506634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20542584A Pending JPS6182479A (ja) | 1984-09-28 | 1984-09-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6182479A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63114211A (ja) * | 1986-10-31 | 1988-05-19 | Fujitsu Ltd | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56164578A (en) * | 1980-05-21 | 1981-12-17 | Oki Electric Ind Co Ltd | Manufacture of mos type semiconductor device |
| JPS5910271A (ja) * | 1983-06-20 | 1984-01-19 | Hitachi Ltd | 半導体装置 |
-
1984
- 1984-09-28 JP JP20542584A patent/JPS6182479A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56164578A (en) * | 1980-05-21 | 1981-12-17 | Oki Electric Ind Co Ltd | Manufacture of mos type semiconductor device |
| JPS5910271A (ja) * | 1983-06-20 | 1984-01-19 | Hitachi Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63114211A (ja) * | 1986-10-31 | 1988-05-19 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| JPS6182479A (ja) | 半導体装置の製造方法 | |
| JP4730993B2 (ja) | 半導体素子の電導性ライン形成方法 | |
| JPS609160A (ja) | 半導体装置およびその製造方法 | |
| JPH0831931A (ja) | 半導体装置およびその製造方法 | |
| JPS60193333A (ja) | 半導体装置の製造方法 | |
| JPH02298074A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS6180865A (ja) | 半導体装置 | |
| JPH0319370A (ja) | 半導体装置 | |
| JPH0227769A (ja) | 半導体装置 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| JP2874885B2 (ja) | 半導体装置及びその製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPS59138363A (ja) | 半導体装置及びその製造方法 | |
| JPS61225838A (ja) | 電極配線の形成方法 | |
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| JPS60782B2 (ja) | 半導体装置の製造方法 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPH0658965B2 (ja) | 半導体装置の製造方法 | |
| JPS63289855A (ja) | 半導体装置 | |
| JPS6132477A (ja) | 半導体装置の製造方法 | |
| JPH0441510B2 (ja) | ||
| JPS59105366A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS5933825A (ja) | 半導体装置の製造方法 | |
| JPH02277246A (ja) | 薄膜トランジスタの製造方法 |