KR900003974A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR900003974A
KR900003974A KR1019890011144A KR890011144A KR900003974A KR 900003974 A KR900003974 A KR 900003974A KR 1019890011144 A KR1019890011144 A KR 1019890011144A KR 890011144 A KR890011144 A KR 890011144A KR 900003974 A KR900003974 A KR 900003974A
Authority
KR
South Korea
Prior art keywords
insulating film
semiconductor device
wiring layer
manufacturing
connection hole
Prior art date
Application number
KR1019890011144A
Other languages
English (en)
Other versions
KR930002671B1 (ko
Inventor
다카요시 히구치
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR900003974A publication Critical patent/KR900003974A/ko
Application granted granted Critical
Publication of KR930002671B1 publication Critical patent/KR930002671B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음

Description

반도체 장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1 도는 본 발명의 1실시예에 따른 반도체장치의 제조방법을 도시해 놓은 공정도.
제 2 도는 상기 제 1실시예에 따른 반도체장치의 주요부분에 대한 패턴평면도.

Claims (4)

  1. 반도체기판(1)상에 제 1절연막(5)이 형성되어 있고, 이 제1 절연막(5)상에 제 1배선층(6)이 형성되어 있으며, 이 제 1배선층(6)상에 제 2절연막(7)이 형성되어 있는 반도체장치의 상기 제2절연막(7)에 상기 제 1배선층(6)까지 도달되는 접속구멍(8)을 형성시키고, 이 접속구멍(8)이 형성된 상기 제2절연막(7)상에 제 3절연막(10)을 형성시키며, 이 제 3절연막(10)을 엣칭해서 상기 접속구멍(8)부분의 제 1매선층(6)을 노출시킨 후, 상기 접속구멍(8)부분을 포함하는 사기 제 2절연막(7)상에 제 2배선층(11)을 형성시키는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서, 상기 제 1배선층(6)이 필드산화막(2)상에 연장·형상되어 있는 MOS형 반도체장치의 게이트전극으로 사용되고, 상기 제 2배선층(11)을 금속층으로 형성시키는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 1항에 있어서, 상기 제 3절연막(10)을 Si3ON4막 또는 CVD-SiO2막으로 형성시키는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 1 항에 있어서, 상기 제 3절연막(10)의 두께를 상기 제 1배선층(6)으로 부터 어긋난 위치에 형성된 틈새(9)의 폭의 1/2이상으로 하는 것을 특징으로 하는 반도체장치의 제조방법.
    ※참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019890011144A 1988-08-05 1989-08-04 반도체장치의 제조방법 KR930002671B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP88-194572 1988-08-05
JP63194572A JPH0244753A (ja) 1988-08-05 1988-08-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR900003974A true KR900003974A (ko) 1990-03-27
KR930002671B1 KR930002671B1 (ko) 1993-04-07

Family

ID=16326767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011144A KR930002671B1 (ko) 1988-08-05 1989-08-04 반도체장치의 제조방법

Country Status (5)

Country Link
US (1) US5014109A (ko)
EP (1) EP0362511B1 (ko)
JP (1) JPH0244753A (ko)
KR (1) KR930002671B1 (ko)
DE (1) DE68923047T2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950025908A (ko) * 1994-02-03 1995-09-18 김주용 반도체소자 제조방법
US5619072A (en) * 1995-02-09 1997-04-08 Advanced Micro Devices, Inc. High density multi-level metallization and interconnection structure
JPH1041406A (ja) * 1996-07-18 1998-02-13 Mitsubishi Electric Corp 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5799777A (en) * 1980-12-12 1982-06-21 Toshiba Corp Metal oxide semiconductor type semiconductor device
JPS57177553A (en) * 1981-04-24 1982-11-01 Toshiba Corp Semiconductor
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits
JPS6042866A (ja) * 1983-08-19 1985-03-07 Toshiba Corp 半導体装置及びその製造方法
JPS60217657A (ja) * 1984-04-12 1985-10-31 Mitsubishi Electric Corp 半導体集積回路装置の製造方法
US4656732A (en) * 1984-09-26 1987-04-14 Texas Instruments Incorporated Integrated circuit fabrication process
JPS62219542A (ja) * 1986-03-19 1987-09-26 Fuji Electric Co Ltd 半導体装置の製造方法
US4722910A (en) * 1986-05-27 1988-02-02 Analog Devices, Inc. Partially self-aligned metal contact process
JPH07112014B2 (ja) * 1986-07-09 1995-11-29 株式会社日立製作所 半導体記憶装置

Also Published As

Publication number Publication date
JPH0583184B2 (ko) 1993-11-25
JPH0244753A (ja) 1990-02-14
EP0362511B1 (en) 1995-06-14
KR930002671B1 (ko) 1993-04-07
EP0362511A1 (en) 1990-04-11
DE68923047T2 (de) 1995-11-30
US5014109A (en) 1991-05-07
DE68923047D1 (de) 1995-07-20

Similar Documents

Publication Publication Date Title
KR840006872A (ko) 반도체 집적회로장치 및 그 제조방법
KR840005933A (ko) 전계효과 트랜지스터의 제조방법
KR880013239A (ko) 반도체소자의 접속구멍형성 방법
KR890013786A (ko) 비정질 실리콘 박막 트랜지스터 어레이 기판 및 그 제조방법
KR890012364A (ko) 복합 반도체 결정체
KR900019155A (ko) 식각 베리어를 사용한 콘택 형성 방법
KR890003000A (ko) 반도체 장치의 제조방법
KR910003783A (ko) 반도체장치 및 그 제조방법
KR900003974A (ko) 반도체장치의 제조방법
KR870008388A (ko) 반도체장치 및 그 제조방법
KR920003550A (ko) 반도체 장치
KR910005458A (ko) 반도체장비의 제조방법
KR870001655A (ko) 반도체장치의 제조방법
KR890008966A (ko) 반도체장치의 배선접속부
KR960035809A (ko) 반도체 장치의 콘택 형성 방법
KR890011059A (ko) 반도체 장치의 제조방법
KR980005619A (ko) 반도체 소자의 콘택홀 형성방법
KR960019511A (ko) 반도체장치의 제조방법
KR960026441A (ko) 반도체 소자 제조방법
KR920013629A (ko) 반도체장치
KR960042946A (ko) 반도체 소자 및 그 제조방법
KR940008067A (ko) 반도체 장치 및 그 제조방법
KR890001170A (ko) 반도체 장치의 폴리사이드 구조 제조방법
KR930001389A (ko) 메탈 콘택 형성 방법
KR970003479A (ko) 반도체 장치의 매복접촉 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030401

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee