JP2007536736A - チャネルキャリア移動度向上のための高応力ライナーを備えたＳｉ−Ｇｅに基づく半導体デバイス - Google Patents

チャネルキャリア移動度向上のための高応力ライナーを備えたＳｉ−Ｇｅに基づく半導体デバイス Download PDF

Info

Publication number
JP2007536736A
JP2007536736A JP2007511390A JP2007511390A JP2007536736A JP 2007536736 A JP2007536736 A JP 2007536736A JP 2007511390 A JP2007511390 A JP 2007511390A JP 2007511390 A JP2007511390 A JP 2007511390A JP 2007536736 A JP2007536736 A JP 2007536736A
Authority
JP
Japan
Prior art keywords
layer
transistor
stress
liner
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007511390A
Other languages
English (en)
Other versions
JP2007536736A5 (ja
Inventor
サン セイ−ピン
イー． ブラウン デイビッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2007536736A publication Critical patent/JP2007536736A/ja
Publication of JP2007536736A5 publication Critical patent/JP2007536736A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

応力ライナーを用いることで、Ｓｉ−Ｇｅデバイスのトランジスタのチャネル領域のキャリア移動度が増加される。一実施形態においては、緩和ソース／ドレイン領域を覆う高圧縮膜あるいは高引っ張り応力膜を適用する。他の実施形態としては、ポストシリサイドスペーサを除去した後、Ｐ−チャネルトランジスタあるいはＮ−チャネルトランジスタのゲート電極（７２）および歪みソース／ドレイン領域（７１）にそれぞれ、高圧縮応力膜（９０）あるいは高引っ張り応力膜（１２０）を適用する。

Description

本発明は、シリコンゲルマニウム上にトランジスタを備えた、超小型の半導体デバイスに関する。特に、本発明は、チャネルキャリア移動度が向上したトランジスタを製造する際に応用できる。
小型化した高速半導体デバイスの飽くなき探求は、従来の半導体材料と製造技術の限界への挑戦を続けている。通常、従来の半導体デバイスは、一般的な半導体基板に、あるいは一般的な基板上に複数の能動素子を含む。そのような能動素子としては、例えば、隣接して配置された少なくとも１組のＰＭＯＳとＮＭＯＳトランジスタを含むＣＭＯＳデバイスが挙げられる。
現在の技術では、基板として、高濃度にドープした結晶Ｓｉ基板上に成長した、低濃度にｐドープしたシリコン（Ｓｉ）のエピタキシャル（「エピ」）層などの結晶半導体ウェハを用いる。ラッチアップに対する影響を最小にするためには、高濃度にドープした基板は低抵抗であることが求められる。一方で、エピ層を低濃度にドープすることによって、製造シーケンスの一部としてその中に形成されたｐ型とｎ型の両方のドーピングプロファイルを個別に調整することができ、その結果、ＰＭＯＳとＮＭＯＳトランジスタの最適な性能を得ることが出来る。
シャロートレンチアイソレーション（「ＳＴＩ］）の使用により、非常に薄いエピ層（つまり、厚みが数μｍのエピ層）の使用が可能になる。このシャロートレンチアイソレーションの利点としては、さらに高濃度にドープした基板から低濃度にドープしたエピ層への、ｐ型ドーパントのアップディフュージョン（up diffusion)を最小にすることが挙げられる。
さらに、ＳＴＩによって、各ＬＯＣＯＳ絶縁構造の端部に形成される「鳥のくちばし(bird's beak)」あるいは「バリ」の形成を避けることによって、隣接するアクティブ領域をさらに密接に配置することができる。
ＳＴＩでは、より急峻な構造を生成することでより良い絶縁性が与えられ、ゲートリソグラフィの制御性を高めるため、絶縁のためにアクティブ領域から垂直ステップが減少され、直径の大きなウェハ（つまり８インチのウェハ）に関連する問題を引き起こすおそれのある高温での酸化ステップがなくされる。また、ＳＴＩは、将来の論理技術世代にも適用可能である。
「歪みシリコン」に基づく基板は、電子と正孔のフロー速度を上げ、その結果、動作速度が速く、性能特性が高められ、また、低電力消費の半導体デバイスを製造することができる半導体材料として関心を集めている。
非常に薄い引っ張り歪み（tensilely strained）結晶シリコン（Ｓｉ）層は、厚さが数ミクロンの、緩和した、傾斜組成のシリコンゲルマニウム（Ｓｉ−Ｇｅ）バッファ層に成長される。次に、Ｓｉ−Ｇｅバッファ層は、例えば、Ｓｉウェハあるいはシリコンオンインシュレータ（ＳＯＩ）ウェハなどの適切な結晶基盤に形成される。このＳｉ−Ｇｅ層は、通常、１２〜２５at％のＧｅを含む。
歪みＳｉ技術は、Ｓｉ原子の以下のような性質、つまり、Ｓｉ原子がＳｉ−Ｇｅバッファ層に堆積されたときに、Ｓｉ原子とＧｅ原子との間の（純シリコンに比較して）より大きな格子定数（間隔）に位置が合わされるという性質に基づく。
Ｓｉ原子が、さらに離間された原子を含む基板（Ｓｉ−Ｇｅ）上に堆積された結果、これらのＳｉ原子は、その下層のＳｉおよびＧｅ原子と位置を合わせるように「伸び」、その結果、堆積されたＳｉ層を「伸ばす」、あるいは引っ張り方向に歪ませる。そのような歪みＳｉ層の電子および正孔は、原子間の間隔が狭い、つまり、電子および／または正孔のフローに対して抵抗が小さい従来の緩和Ｓｉ層よりも優れた移動度を有する。例えば、歪みＳｉの電子フローは従来のＳｉの電子フローと比べると、最大で約７０%高速であり得る。
そのような歪みＳｉ層で形成されたトランジスタおよびＩＣデバイスは、トランジスタ寸法の縮小を要求されることなく、従来のＳｉで形成された等価のデバイスの動作速度よりも最大で約３５％速い動作速度を示し得る。
歪みシリコン技術に基づく従来の手法としては、引っ張り歪みシリコン層上に緩和シリコン層をエピタキシャル成長させ、その後にドープされて、緩和シリコン層に緩和ソース／ドレイン領域を形成することが挙げられる。
電子の移動度は、従来のバルクシリコン基板における正孔の移動度よりも速い。従って、従来のＣＭＯＳトランジスタにおいては、ＰＭＯＳトランジスタの駆動電流は、ＮＭＯＳトランジスタの駆動電流よりも少なく、アンバランスな状態になる。このアンバランスな状態は、歪み格子半導体基板、例えば、Ｓｉ−Ｇｅ上の歪みＳｉ、に形成された引っ張り応力アクティブデバイス領域上あるいは内に製造されたＣＭＯＳトランジスタにおいて悪化する。その理由は、電子の移動度の増加が正孔の移動度の増加よりも大きいからである。
超小型化が進むにつれ、キャリア移動度を増加することによって、様々なタイプの歪みＳｉ−Ｇｅ基板上に形成されたトランジスタを含むトランジスタの駆動電流を増加させる必要性が生じる。
従って、チャネルキャリア移動度を増加させることによって駆動電流が増加したＳｉ−Ｇｅ基盤上に形成されたトランジスタを含む半導体デバイスの製造を可能にする方法及びその結果製造された半導体デバイスが求められている。
本発明の利点は、駆動電流が増加したＳｉ−Ｇｅ基盤上にトランジスタを含む半導体デバイスを製造する方法である。本発明の別の利点は、駆動電流が増加したＳｉ−Ｇｅ基板に基づいたトランジスタを含む半導体デバイスである。
本発明の更なる利点及び他の特徴は、以下の明細書にその一部が記載され、また、ある部分は、当業者にとって、以下の明細書を査読することで、あるいは、本発明を実施することにより明らかになるであろう。本発明の利点及び特徴は、特に、添付の特許請求の範囲に明らかにされることにより、実現され、得られる。
本発明によれば、前述の、およびその他の利点一部は半導体デバイスによって得られる。その半導体デバイスは、シリコン−ゲルマニウム（Ｓｉ−Ｇｅ）層上に歪み格子を有するシリコン（Ｓｉ）の層を備えた基板、ソース／ドレイン領域とゲート電極とを基板上に備え、その間にゲート誘電層を有するトランジスタ、および、ゲート電極の側面上とソース／ドレイン領域上に、応力が変えられて誘電体ライナー即ち応力誘電体ライナー(stressed dielectric liner)を含む。
本発明の別の利点は半導体デバイスの製造方法であり、その方法は、シリコン−ゲルマニウム（Ｓｉ−Ｇｅ）層上に歪み格子を有するシリコン（Ｓｉ）層を備えた基板を形成し、前記基板上に、ソース／ドレイン領域と、上面と側面とを有するゲート電極と、これらの間に設けられたゲート誘電体層とを有するトランジスタを形成し、ゲート電極の側面上とソース／ドレイン領域上に応力誘電体ライナーを形成する、ステップを含む。
本発明の実施形態においては、ゲート電極の側面に誘電性のサイドウォールスペーサ、例えば、酸化物ライナーおよび窒化物層、を形成し、歪みＳｉ層上に緩和Ｓｉ層をエピタキシャル成長させ、緩和Ｓｉ層にソース／ドレイン領域を形成し、次に、サイドウォールスペーサ、緩和ソース／ドレイン領域、および、サイドウォールスペーサと隆起したソース／ドレイン領域の間の歪みＳｉ層の一部に応力誘電体ライナーを堆積する。
本発明の実施形態において、さらに、ゲート電極の側面に誘電性のサイドウォールスペーサを形成し、歪みＳｉ層にソース／ドレイン領域を形成し、金属シリサイド層をゲート電極の上面に、金属シリサイド層をソース／ドレイン領域に形成し、ゲート電極の側面に隣接する歪みＳｉ層の一部をさらすために誘電性のサイドウォールスペーサを除去し、金属シリサイド層、ゲート電極の上面、ゲート電極の側面、歪みＳｉ層の隣接するさらされた部分、および、ソース／ドレイン領域を覆うシリサイド層に応力誘電体ライナーを形成する。
Ｎ−チャネルトランジスタを含む本発明の実施形態においては、応力誘電体ライナーは高引っ張り応力を示す。Ｐ−チャネルトランジスタを含む本発明の実施形態においては、応力誘電体ライナーは高圧縮応力を示す。応力誘電体ライナーは、厚みが約２００Å〜約１０００Åの窒化シリコン層、シリコンカーバイド層、あるいは酸窒化シリコン層を含み得る。
本発明の実施形態において、ＰＭＯＳトランジスタ上に圧縮膜を、ＮＭＯＳトランジスタ上に引っ張り膜を備えた、相補型ＭＯＳ（ＣＭＯＳ）トランジスタを含む半導体デバイスが製造される。
本発明の１つの形態によれば、プロセスフローとしては、ＮＭＯＳトランジスタとＰＭＯＳトランジスタの双方に圧縮応力窒化膜を堆積させ、次に、酸化膜あるいは酸窒化膜などの薄いバッファ膜をＮＭＯＳトランジスタとＰＭＯＳトランジスタの双方に堆積することが挙げられる。
次に、選択性エッチングが行われ、ＮＭＯＳトランジスタから酸化膜および圧縮応力窒化膜を除去する一方で、ＰＭＯＳトランジスタをマスキングする。次に、引っ張り応力窒化膜がＮＭＯＳトランジスタとＰＭＯＳトランジスタの双方の上に堆積され、その後、ＰＭＯＳトランジスタから選択的にエッチングされる。
その結果生じるＣＭＯＳデバイスは、引っ張り応力を備えたＮＭＯＳトランジスタと圧縮応力を備えたＰＭＯＳトランジスタとを含む。
本発明のさらなる利点および形態は、以下の説明により当業者には容易に明らかになるであろう。本発明の実施形態は、本発明を実行するために考えられる最良の形態で単に例示により示され説明されている。
以下に説明するように、本発明はその他の異なる実施形態も可能であり、また、そのいくつかの詳細は、本発明の精神から逸脱することなく様々に明らかな点から修正を可能とする。従って、図面および明細書は限定的なものではなく例示的なものと見なされる。
図１および２において、同様の特徴あるいは要素は同じ参照符号で示されており、図３〜図６において、同様の特徴あるいは要素は同じ参照符号で示されており、図７〜図１４において、同様の特徴あるいは要素は同じ参照符号で示されている。
Ｓｉ−Ｇｅ基板上に形成されたトランジスタにおいては、バルクシリコン基板上に形成されたトランジスタとは異なる留意事項が存在する。シリコン基板は厚いので、基板に堆積される応力膜は、膜が与える応力とは反対の応力を有する基板に影響を及ぼす傾向がある。例えば、バルクシリコン基板に引っ張り応力膜が堆積されると、圧縮応力が基板、従ってチャネル領域に与えられる。しかし、通常、および本発明の実施形態によれば、Ｓｉ−Ｇｅ基板は、厚さが約２００Å〜約３００Åの歪みシリコン層で形成される。
緩和ソース／ドレイン領域は、約４００Åまでの厚さでシリコン層上に形成される。従って、通常、歪みＳｉ層とドレイン／ソース領域とを合わせた厚さは８００Åを超えない。その結果、緩和Ｓｉ層と合わせても、歪みＳｉ層は、基板上に堆積された膜が与える応力の種類に対して、相対的に影響を与えない。従って、歪みＳｉ層に堆積された引っ張り応力層、あるいは、歪みＳｉ層に形成された緩和Ｓｉ層もまた、その中に形成されたチャネル領域に引っ張り応力を与える。また、そのような薄いＳｉ層に堆積された圧縮応力層は、その中に形成されたチャネル領域に圧縮応力を与える。
一方で、バルク基板においては、その逆となる。本発明は、チャネルキャリア移動度を著しく増加することにより、費用効果的が高くかつ効率的な方法で、歪みＳｉ基板に基づくトランジスタの駆動電流を増加させるという課題に取り組み、解決する。本発明は、基板に応力を与えることによって、歪みＳｉ基板に基づくトランジスタのチャネルキャリア移動度を増加させることができるという認識からなされたものである。
Ｐ−チャネルトランジスタの形成においては、正孔移動度を増加させるための高圧縮応力を与える応力誘電体層を適用することによって、チャネルキャリア移動度が増加される。
Ｎ−チャネルトランジスタにおいては、電子移動度を増加させるための高引っ張り応力を与える応力層を適用することによって、チャネルキャリア移動度が著しく増加される。
応力誘電体層は、ソース／ドレイン領域が歪みＳｉ層内に形成されるトランジスタに、また、歪みＳｉ層に形成された緩和ソース／ドレイン領域を有するトランジスタに適用され得る。応力誘電体層は、炭化ケイ素、窒化シリコン、あるいは、酸窒化シリコンを含み得、また、約２００Å〜約１０００Åの厚さでプラズマエンハンスト化学蒸着(PECVD:Plasma Enhanced Chemical Vapor Deposition)を用いて堆積されてよい。
非常に圧縮された、あるいは、非常に張力のある誘電体層の堆積に従来のＰＥＣＶＤ条件を用いてもよい。高圧縮応力を与える応力誘電体層を堆積する際に、高周波電力と低周波電力の双方が適用される。高引っ張り応力を与える応力誘電体層を堆積する際に、低周波電力が大いに低減される。高引っ張り応力を与える誘電体層を堆積する際に、下層の歪みＳｉ層あるいは緩和Ｓｉ層へ引っ張り応力が与えられる。高圧縮応力を与える層を適用する際に、下にある歪みＳｉ層あるいは緩和Ｓｉ層へ圧縮応力が与えられる。
例えば、高圧縮応力（例えば、ＩＧＰａ以上）を与える応力共形(stressed conformal)窒化シリコン層は、シラン（ＳｉＨ４）流量を２００〜５００sccm、窒素（Ｎ２）流量を２０００〜５０００sccm、アンモニア（ＮＨ３）流量２５００〜５０００sccm、ＳｉＨ４／ＮＨ３比を０．２〜０．０４、温度３５０℃〜５５０℃、圧力を１〜６Torr、高周波電力７０〜３００ワット、低周波電力を２０〜６０ワット、電極（シャワーヘッド）間隔４００〜６００ミル（mil）で堆積できる。
高引っ張り応力（例えば、１ＧＰａ以上）を与える窒化シリコン層は、ＳｉＨ４流量５０〜５００sccm、ＮＨ３流量１５００〜５０００sccm、Ｎ２流量４０００〜３００００sccm、ＳｉＨ４／ＮＨ３比が０．２〜０．０４、温度３５０℃〜５５０℃、圧力２〜５Torrの、高周波電力４０〜３００ワット、および、低周波電力０〜１０ワットで堆積されてよい。
本発明の他の実施形態では、高引っ張り応力を与える誘電体層は、化学蒸着によって誘電体層に堆積し、その後、堆積した誘電体層を紫外線あるいは電子ビーム放射で処理し、引っ張り応力を増加させる。本発明の実施形態によれば、応力層は比較的低温で形成される。従って、本発明により、ソース／ドレイン領域およびゲート電極に形成されたニッケルシリサイド層を有するトランジスタに、そのニッケルシリコン層の熱安定性を超えずに、引っ張り応力層あるいは圧縮応力層を堆積することができる。
本発明は、コバルトシリサイドのようなその他の金属シリサイドを含むトランジスタにも応用できる。コバルトのシリサイド化においては、コバルト層を堆積してシリサイド化を行う前に、シリコンの個々の層が堆積される。
本発明の実施形態を、図１から６に概略的に例示する。
図１において、Ｓｉ−Ｇｅ層１０に歪みＳｉ層１１が形成される。
従来の手法のように、Ｓｉ層１１は全体的に歪んでいても、あるいは、ソース／ドレイン領域において局所的に歪んでいても、本発明の実施形態は両方の種類の歪みＳｉ層を包含することを理解されたい。
歪みＳｉ層１１上にゲート電極１２が形成され、その間にゲート絶縁体層１３が形成される。次に、酸化物シリコンなどのＬ字型の酸化物ライナー 14、窒化シリコンなどの窒化物層１５を含むサイドウォールスペーサがＳｉ層１１上に形成される。次に、ドーピングをソース／ドレイン領域から歪みＳｉ層１１にまで延ばして行うことにより、歪みＳｉ層１１とその中に形成されたソース／ドレイン領域上に緩和Ｓｉ層１６がエピタキシャル成長される。
ゲート電極１２の上面と、緩和ソース／ドレイン領域１６に、ニッケルシリサイドなどの金属シリサイド層２０、２０Ａがそれぞれ形成される。サイドウォールスペーサ上、シリサイド２０、２０Ａ上、および、Ｓｉ層１１上の酸化物ライナー１４と緩和ソース／ドレイン領域１６の間に応力誘電体ライナー２１が形成される。Ｓｉ層がソース／ドレイン領域において局所的に歪んでいるという本発明の実施形態では、応力誘電体層２１は、応力２０をゲート電極とスペーサの下のシリコン層１１に与え、その結果、チャネルキャリア移動度が増加するという点で有利である。Ｓｉ層１１全体が歪んだ実施形態では、応力誘電体層は、ゲート電極とスペーサの下のチャネル領域に歪みをさらに増加し、その結果、チャネルキャリア移動度をさらに増加する。
応力誘電体層２１は、例えば、高圧縮応力あるいは引っ張り応力を与えるＰＥＣＶＤによって堆積された窒化シリコンであり得る。図２に例示された更なるフィーチャとしては、タングステンプラグ２２、層間絶縁膜２４の開口部を充填する、例えば窒化チタンなどのバリア金属２３、および、タングステンプラグ２５、および層間絶縁膜２４のコンタクトホールを充填する、例えば窒化チタンなどのバリア金属ワイヤ２６、が挙げられる。高応力誘電体層２１が与える応力は、チャネルのキャリア移動度を増加させ、その結果、トランジスタの駆動電流を増加させる。
本発明の別の実施形態を図３〜図６に概略的に例示する。
図３において、Ｓｉ−Ｇｅ層３０上に歪みＳｉ層３１が形成される。これまでに議論された実施形態のように、Ｓｉ層３１は全体的に歪んでいてもよく、あるいは、ソース／ドレイン領域の下で局所的に歪んでいてもよい。歪みＳｉ層３１上にゲート電極３２が形成され、これらの間にゲート絶縁層３３が形成される。厚さが約６０Å〜約６００Åの酸化物ライナー３４を備えたサイドウォールスペーサは、ゲート電極３２の側面と歪みＳｉ層３１の上面に形成される。ライナー３４はＡＬＤにより堆積されてよく、また、ライナー３４にも窒化シリコンが含まれることは明らかであろう。
酸化シリコンライナーは、側面のシリサイデーションによりゲート電極の消費を妨げる利点がある。また、酸化シリコンライナーは、続いて形成される窒化シリコンサイドウォールスペーサ上のニッケルシリサイドからなる薄い層が、ゲート電極の上面のニッケルシリサイドコンタクト層と接触するのを妨げ、および／または、歪みＳｉ層３１の上面のニッケルシリサイドコンタクト層と接触するのを妨げ、その結果、ニッケルシリサイドが窒化シリコンサイドウォールスペーサに沿って超えるのを妨げる。
次に、ＰＥＣＶＤを行い、その後エッチングすることで、シリコン酸化物ライナー上３４に窒化シリコンスペーサ３５が形成される。次に、図４に例示しているように、ゲート電極３２の上面のニッケルシリサイド層４０を形成し、歪みＳｉ層３１あるいはシリコン層３１の歪み部分に形成されたソース／ドレイン領域上にニッケルシリサイド層４１を形成することによって、シリサイデーションが行われる。
次に、図５に例示しているように、ライナーとサイドウォールスペーサが除去され、その結果、バッファ層として機能する非常に薄い層（例えば、５０Å以下）を有する、シリサイド層４１とゲート電極３２の側との間の歪みＳｉ層３１の上面の一部がさらされる。その後、図６に示しているように、窒化シリコン層などの、高圧縮応力を与える高応力誘電体層５０がＰＥＣＶＤによって堆積される。高応力誘電体層５０は、チャネルの正孔移動度を増加させ、その結果、駆動電流を増加させるように機能する。
本発明の別の実施形態を図７〜図１４に概略的に例示する。
図７において、ＮＭＯＳトランジスタ部分を左側に、ＰＭＯＳトランジスタ部分を右側に備えたＣＭＯＳデバイスが概略的に示されている。同様の特徴は同じ参照符号により示される。Ｓｉ−Ｇｅ層７０上に歪みＳｉ層７１が形成される。
すでに議論した実施形態のように、Ｓｉ層７１は全体的に歪んでいても、あるいは、ソース／ドレイン領域において局所的に歪んでいてもよい。ゲート電極７２は、歪みＳｉ層７１上に形成され、その間にゲート誘電体層７３が形成される。
厚みが約６０Å〜約６００Åの酸化物ライナー７４を含む再度ウォールスペーサは、ゲート電極７２の側面上と、歪みＳｉ層７１の上面の一部上に形成される。シリコン酸化物ライナー７４は、図３のリコン酸化物ライナーに関して説明したものと同じ方法で形成され得る。次に、ＰＥＣＶＤを行い、その後のエッチングによって、窒化シリコンスペーサ７５がシリコン酸化物ライナー７４上に形成される。
続いて、ゲート電極７２の上面にニッケルシリサイド層７６を形成し、また、歪みＳｉ層７１上に形成されたソース／ドレイン領域上にニッケルシリサイド層７７を形成することによって、シリサイデーションが行われる。
図８に例示しているように、ライナー７４とサイドウォールスペーサ７５とが各トランジスタから除去され、その結果、シリサイド層７７とゲート電極７２の側面との間の歪みＳｉ層７１の上面の一部がさらされる。
次に、図９に例示しているように、圧縮応力が１．５ＧＰａ以上の高圧縮応力の窒化シリコン膜９０が、ＮＭＯＳとＰＭＯＳトランジスタの双方に堆積される。高圧縮応力の窒化シリコン膜９０は、温度約４００℃〜約４８０℃、ＳｉＨ４流量約２００〜約３００sccm、ＮＨ３流量約３０００〜約４０００sccm、Ｎ２流量約３５００〜約４５００sccm、圧力約２〜約６Torr、シャワーヘッド間隔約４００〜６０ミル(mil)、高周波ＲＦ電力約６０〜約１００ワット、低周波ＲＦ電力約４０ワット〜約９０ワットにおいて堆積され、その後、ＮＨ３流量約５００〜約１５００sccm、Ｎ２流量約２０００〜約４０００sccm、高周波ＲＦ電力約１００ワット〜約６００ワット、および、低周波ＲＦ電力約２０ワット〜約６０ワットで、約２０〜約６０秒間、ＮＨ３／Ｈ２プラズマ処理が実施してもよい。複数の層を堆積し、プラズマ処理をすることにより、圧縮応力がさらに増加する。
続いて、図１０に例示しているように、薄い酸化膜あるいは酸窒化膜１００が、従来のＣＶＤプロセスによって堆積される。通常、酸化膜あるいは酸窒化膜１００は、約３０Å〜約６０Åの厚さで堆積される。続いて、図１１に例示されているように、フォトレジストあるいはハードマスクなどのマスク１１０がＰＭＯＳトランジスタ上に施されるとともに、酸化膜あるいは酸窒化膜１００と高圧縮応力窒化シリコン膜９０がＮＭＯＳトランジスタから除去される。
図１２において、ＰＭＯＳトランジスタからマスク１１０が除去され、次いで、引っ張り応力が１．５ＧＰａ以上の高引っ張り応力窒化シリコン膜１２０がＰＭＯＳとＮＭＯＳトランジスタの双方に堆積される。高引っ張り応力膜１２０は、温度約４００℃〜約４８０℃、ＳｉＨ４流量約４０〜約８０sccm、ＮＨ３流量約１５００〜約２５００sccm、Ｎ２流量約２００００〜約４００００sccmの、間隔（基板とシャワーヘッド間の間隔）約４００〜６００ミル（mil)、圧力約２〜約８Torr、高周波電力約４０〜約８０ワット、低周波電力約１０ワットまで、で堆積され得る。
次に、従来のＣＶＤプロセスによって、約３０Å〜約６０Åの厚さで、薄い酸化膜あるいは酸窒化膜が堆積される。図１３において、フォトレジストあるいはハードマスクなどのマスク１３１がＮＭＯＳトランジスタ上に施され、ＰＭＯＳトランジスタから、酸化膜あるいは酸窒化膜１３０と、高引っ張り応力窒化シリコン膜１２０の選択的な除去が酸化膜あるいは酸窒化膜１００上で止まる。
次に、マスク１３１が除去され、その結果、図１４に例示しているように、酸化膜あるいは酸窒化膜１３０と高引っ張り応力窒化シリコン膜１２０とをＮＭＯＳトランジスタ上に備えるとともに、酸化膜あるいは酸窒化膜１００と高圧縮応力窒化シリコン膜９０とをＰＭＯＳトランジスタ上に備えた構造がもたらされる。その結果もたらされるＣＭＯＳデバイスは、チャネルのキャリア移動度が増加し、従って駆動電流が増加したＰＭＯＳとＮＭＯＳの双方のトランジスタを含む。
本発明は、歪み格子技術に基づいて、トランジスタの駆動電流が最大にされた、高品質で動作速度の速い、超小型化半導体デバイスを製造できる方法を提供する。本発明の方法は、従来の処理技術と手段を利用して、自動製造技術のスループット要件に一致した速度で実行され得る。また、本発明は、高密度の集積半導体デバイスを製造するための従来のプロセスフローとの互換性が十分にある。
本発明は、様々なタイプの半導体デバイスを製造する際に産業上の利用可能性を有する。本発明は、動作速度の速い超小型化半導体デバイスを製造する際に、特定の産業上の利用可能性を有する。
これまでの説明において、本発明をよりよく理解するために、具体的な材料、構造、反応物質、プロセスなどの様々な具体的な詳細が述べられている。しかし、具体的に述べられた詳細を用いなくても本発明を実行することができる。他の例では、本発明を不必要に曖昧にしないよう、周知のプロセス材料および技術は説明されていない。本開示において、本発明の好ましい実施形態とその多機能性だけが示され、説明されている。
本発明は様々なその他の組合せと環境で使用することができ、また、本発明は本文中に説明された発明の概念の範囲内において変更あるいは修正できることが理解されよう。
本発明の実施形態に従う方法における状態を例示した概略図。 本発明の実施形態に従う方法における状態を例示した概略図。 本発明の他の実施形態に係る方法における状態を例示した概略図。 本発明の他の実施形態に係る方法における状態を例示した概略図。 本発明の他の実施形態に係る方法における状態を例示した概略図。 本発明の他の実施形態に係る方法における状態を例示した概略図。 本発明の更に他の実施形態に従う方法における状態を例示した概略図。 本発明の更に他の実施形態に従う方法における状態を例示した概略図。 本発明の更に他の実施形態に従う方法における状態を例示した概略図。 本発明の更に他の実施形態に従う方法における状態を例示した概略図。 本発明の更に他の実施形態に従う方法における状態を例示した概略図。 本発明の更に他の実施形態に従う方法における状態を例示した概略図。 本発明の更に他の実施形態に従う方法における状態を例示した概略図。 本発明の更に他の実施形態に従う方法における状態を例示した概略図。

Claims (10)

  1. シリコン−ゲルマニウム（Ｓｉ−Ｇｅ）層（７０）上に歪み格子を有するシリコン層（Ｓｉ）（７１）を含む基板を有し、
    前記基板上に形成されたソース／ドレイン領域とゲート電極（７２）とを有してこれらの間にゲート誘電体層（７３）が設けられたトランジスタを有し、
    前記ゲート電極の側面上と前記ソース／ドレイン領域上とに形成された応力誘電体ライナー（９０、１２０）を有する、半導体デバイス。
  2. 前記ソース／ドレイン領域は、前記歪みＳｉ層上に成長した緩和Ｓｉ層に形成され、また、前記応力誘電体ライナーは高圧縮応力（９０）あるいは高引っ張り応力（１２０）を示す、請求項１に記載の半導体デバイス。
  3. 前記ゲート電極の側面に誘電性サイドウォールスペーサを有し、
    前記ゲート電極の上面に金属シリサイド層を有し、前記応力誘電体ライナーは前記サイドウォールスペーサ上にあり、
    前記サイドウォールスペーサは、前記ゲート電極の側面と前記歪みＳｉ層の上面部分に形成された酸化物ライナーと、前記酸化物ライナー上に形成された窒化物層と、を有し、
    前記応力誘電体ライナーは、前記窒化物層上と、前記酸化物ライナーの下部と緩和Ｓｉ層との間と、に形成される、請求項２に記載の半導体デバイス。
  4. 前記トランジスタはＰ-チャンネルトランジスタであり、
    前記応力誘電体ライナー（９０）は高圧縮応力を与える、請求項３に記載の半導体デバイス。
  5. 前記トランジスタはＮ-チャンネルトランジスタであり、
    前記応力誘電体ライナー（１２０）は高引っ張り応力を与える、請求項３に記載の半導体デバイス。
  6. シリコン−ゲルマニウム（Ｓｉ−Ｇｅ）層（７０）上に歪み格子を有するシリコン（Ｓｉ）層（７１）を有する基板を形成し、
    ソース／ドレイン領域と、上面と側面とを備えたゲート電極（７２）と、を備えるとともにこれらの間にゲート誘電体層（７３）を備えたトランジスタを前記基板上に形成し、
    前記ゲート電極の前記側面上および前記ソース／ドレイン領域上に応力誘電体ライナー（９０、１２０）を形成し、前記歪みＳｉ層（７１）は全体的に歪んでいるか、あるいは、前記ソース／ドレイン領域において局所的に歪んでいる、半導体デバイスの製造方法。
  7. 前記ゲート電極の前記側面にサイドウォールスペーサを形成し、
    前記歪みＳｉ層上に緩和Ｓｉ層をエピタキシャル成長させ、
    前記緩和Ｓｉ層にソース／ドレイン領域を形成し、
    前記応力誘電体ライナーを、前記サイドウォールスペーサ上、前記緩和ソース／ドレイン領域上、および、前記サイドウォールスペーサと前記緩和ソース／ドレイン領域の間の前記歪みＳｉ層部分上に堆積し、前記応力誘電体ライナーは、窒化シリコン層、シリコンカーバード層、あるいは酸窒化シリコン層を約２００Å〜約１０００Åの厚さで備える、請求項６に記載の方法。
  8. 歪みＳｉ層（７１）に前記ソース／ドレイン領域を形成し、
    前記ゲート電極（７６）の上面に第１金属シリサイド層を形成するとともに、前記ソース／ドレイン領域（７１）上に第２金属シリサイド層を形成し、
    前記誘電性サイドウォールスペーサを除去し、前記ゲート電極の前記側面に隣接する前記歪みＳｉ層の一部をさらし、
    前記応力誘電体ライナー（９０、１２０）を、前記第１金属シリサイド層（７６）上、前記ゲート電極（７２）の前記側面上、および、前記歪みＳｉ層（７１）の前記隣接するさらされた部分上に形成する、請求項７に記載の方法。
  9. 前記トランジスタは
    Ｐ−チャンネルトランジスタであって、前記方法では、高圧縮応力を示す条件下プラズマエンハンスト化学蒸着により誘電体層を堆積することによって前記応力誘電体層（９０）を形成するか、又は、
    前記トランジスタはＮ−チャネルトランジスタであって、前記方法では、高引っ張り応力を示す条件で、プラズマエンハンスト化学蒸着によって前記応力誘電体ライナーを形成するか、のいずれかである、請求項８に記載の方法。
  10. シリコン−ゲルマニウム（Ｓｉ−Ｇｅ）層（７０）上に歪み格子を有するシリコン（Ｓｉ）（７１）層を含む基板を形成し、
    ＮＭＯＳトランジスタとＰＭＯＳトランジスタを有するＣＭＯＳトランジスタを前記基板上に形成し、前記各トランジスタはそれぞれソース／ドレイン領域と、上面および側面を備えたゲート電極（７２）と、を有してこれらの間にゲート誘電体層（７３）を備えており、
    前記各ゲート電極の側面上にサイドウォールスペーサを形成し、
    前記各ゲート電極（７２）の上面および前記各トランジスタのソース／ドレイン領域面に金属シリサイド層（７６、７７）を形成し、
    前記ゲート電極（７２）の各々の前記側面から前記サイドウォールスペーサを除去し、
    高圧縮応力を示す窒化シリコン層（９０）を前記ＮＭＯＳトランジスタとＰＭＯＳトランジスタ上に堆積し、
    高圧縮応力を示す前記窒化シリコン層（９０）上に酸化物ライナーあるいは酸窒化物ライナー（１００）を堆積し、
    高圧縮応力を示す前記酸化物ライナーあるいは酸窒化物ライナー（１００）と窒化シリコン層（９０）とを前記ＮＭＯＳトランジスタから選択的に除去し、
    高引っ張り応力を示す窒化シリコン層（１２０）を前記ＮＭＯＳトランジスタと前記ＰＭＯＳトランジスタ上に堆積し、
    前記ＮＭＯＳトランジスタとＰＭＯＳトランジスタ上で、高引っ張り応力を示す前記窒化シリコン層上に酸化物ライナーあるいは酸窒化物ライナーを堆積し、
    高引っ張り応力を示す前記窒化シリコン層と前記酸化物ライナーあるいは酸窒化物ライナーとを前記ＰＭＯＳトランジスタから選択的に除去する、半導体デバイスの製造方法。
JP2007511390A 2004-05-05 2005-04-19 チャネルキャリア移動度向上のための高応力ライナーを備えたＳｉ−Ｇｅに基づく半導体デバイス Pending JP2007536736A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/838,330 US7053400B2 (en) 2004-05-05 2004-05-05 Semiconductor device based on Si-Ge with high stress liner for enhanced channel carrier mobility
PCT/US2005/013239 WO2005112127A1 (en) 2004-05-05 2005-04-19 SEMICONDUCTOR DEVICE BASED ON Si-Ge WITH HIGH STRESS LINER FOR ENHANCED CHANNEL CARRIER MOBILITY

Publications (2)

Publication Number Publication Date
JP2007536736A true JP2007536736A (ja) 2007-12-13
JP2007536736A5 JP2007536736A5 (ja) 2008-06-19

Family

ID=34966169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007511390A Pending JP2007536736A (ja) 2004-05-05 2005-04-19 チャネルキャリア移動度向上のための高応力ライナーを備えたＳｉ−Ｇｅに基づく半導体デバイス

Country Status (7)

Country Link
US (2) US7053400B2 (ja)
JP (1) JP2007536736A (ja)
CN (1) CN100533766C (ja)
DE (1) DE112005001029B4 (ja)
GB (1) GB2429116B (ja)
TW (1) TWI411100B (ja)
WO (1) WO2005112127A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165369A (ja) * 2004-12-09 2006-06-22 Fujitsu Ltd 応力蓄積絶縁膜の製造方法及び半導体装置
JP2007200961A (ja) * 2006-01-24 2007-08-09 Sharp Corp 半導体装置およびその製造方法
JP2008504677A (ja) 2004-06-24 2008-02-14 インターナショナル・ビジネス・マシーンズ・コーポレーション 改良した歪みシリコンｃｍｏｓデバイスおよび方法
JP2008041981A (ja) * 2006-08-08 2008-02-21 Fujitsu Ltd 半導体装置の製造方法
JP2008522405A (ja) * 2004-11-16 2008-06-26 アプライド マテリアルズ インコーポレイテッド 半導体のための引張り及び圧縮応力をもたせた物質
JP2008306132A (ja) * 2007-06-11 2008-12-18 Renesas Technology Corp 半導体装置の製造方法
JP2009516363A (ja) * 2005-11-14 2009-04-16 インターナショナル・ビジネス・マシーンズ・コーポレーション スペーサレスｆｅｔ及びデュアル・ライナ法による歪み強化を増加させる構造体及び方法
JP2009522796A (ja) * 2006-01-09 2009-06-11 インターナショナル・ビジネス・マシーンズ・コーポレーション 同じ基板上に同じ導電型の低性能及び高性能デバイスを有する半導体デバイス構造体
JP2010531537A (ja) * 2007-01-19 2010-09-24 フリースケール セミコンダクター インコーポレイテッド 半導体デバイス用の多層シリコン窒化膜を堆積する、半導体デバイスの製造方法、および半導体デバイス
JP2011129825A (ja) * 2009-12-21 2011-06-30 Renesas Electronics Corp 半導体装置、および、半導体装置の製造方法
JP4818352B2 (ja) * 2005-04-01 2011-11-16 インターナショナル・ビジネス・マシーンズ・コーポレーション 堆積ストレッサ材料の応力レベルを上昇させる方法、及び半導体構造体を形成する方法

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070020860A1 (en) * 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making Semiconductor Device Including a Strained Superlattice and Overlying Stress Layer and Related Methods
US7531828B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions
US7598515B2 (en) * 2003-06-26 2009-10-06 Mears Technologies, Inc. Semiconductor device including a strained superlattice and overlying stress layer and related methods
US20070020833A1 (en) * 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making a Semiconductor Device Including a Channel with a Non-Semiconductor Layer Monolayer
US20070010040A1 (en) * 2003-06-26 2007-01-11 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Layer Above a Stress Layer
US7612366B2 (en) * 2003-06-26 2009-11-03 Mears Technologies, Inc. Semiconductor device including a strained superlattice layer above a stress layer
US20070015344A1 (en) * 2003-06-26 2007-01-18 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Between at Least One Pair of Spaced Apart Stress Regions
JP2005223109A (ja) * 2004-02-05 2005-08-18 Renesas Technology Corp 半導体装置およびその製造方法
DE102004026142B3 (de) * 2004-05-28 2006-02-09 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Steuern der mechanischen Spannung in einem Kanalgebiet durch das Entfernen von Abstandselementen und ein gemäß dem Verfahren gefertigtes Halbleiterbauelement
US7495266B2 (en) * 2004-06-16 2009-02-24 Massachusetts Institute Of Technology Strained silicon-on-silicon by wafer bonding and layer transfer
DE102004031710B4 (de) * 2004-06-30 2007-12-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Herstellen unterschiedlich verformter Halbleitergebiete und Transistorpaar in unterschiedlich verformten Halbleitergebieten
US20070272955A1 (en) * 2004-07-27 2007-11-29 Agency For Science, Technology And Research Reliable Contacts
US7402535B2 (en) * 2004-07-28 2008-07-22 Texas Instruments Incorporated Method of incorporating stress into a transistor channel by use of a backside layer
KR100702307B1 (ko) * 2004-07-29 2007-03-30 주식회사 하이닉스반도체 반도체 소자의 디램 및 그 제조 방법
JP2006060045A (ja) * 2004-08-20 2006-03-02 Toshiba Corp 半導体装置
DE102004047631B4 (de) * 2004-09-30 2010-02-04 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Ausbilden einer Halbleiterstruktur in Form eines Feldeffekttransistors mit einem verspannten Kanalgebiet und Halbleiterstruktur
US7799683B2 (en) * 2004-11-08 2010-09-21 Tel Epion, Inc. Copper interconnect wiring and method and apparatus for forming thereof
US7173312B2 (en) 2004-12-15 2007-02-06 International Business Machines Corporation Structure and method to generate local mechanical gate stress for MOSFET channel mobility modification
US20060151843A1 (en) * 2005-01-12 2006-07-13 International Business Machines Corporation Hot carrier degradation reduction using ion implantation of silicon nitride layer
US20060160317A1 (en) * 2005-01-18 2006-07-20 International Business Machines Corporation Structure and method to enhance stress in a channel of cmos devices using a thin gate
US7432553B2 (en) * 2005-01-19 2008-10-07 International Business Machines Corporation Structure and method to optimize strain in CMOSFETs
US20060172556A1 (en) * 2005-02-01 2006-08-03 Texas Instruments Incorporated Semiconductor device having a high carbon content strain inducing film and a method of manufacture therefor
JP4369379B2 (ja) * 2005-02-18 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
KR100585180B1 (ko) * 2005-02-21 2006-05-30 삼성전자주식회사 동작 전류가 개선된 반도체 메모리 소자 및 그 제조방법
US7615426B2 (en) * 2005-02-22 2009-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. PMOS transistor with discontinuous CESL and method of fabrication
US7429775B1 (en) 2005-03-31 2008-09-30 Xilinx, Inc. Method of fabricating strain-silicon CMOS
US7445978B2 (en) * 2005-05-04 2008-11-04 Chartered Semiconductor Manufacturing, Ltd Method to remove spacer after salicidation to enhance contact etch stop liner stress on MOS
JP2006324278A (ja) * 2005-05-17 2006-11-30 Sony Corp 半導体装置およびその製造方法
TWI259534B (en) * 2005-05-20 2006-08-01 Ind Tech Res Inst Method for fabricating semiconductor device
US7423283B1 (en) * 2005-06-07 2008-09-09 Xilinx, Inc. Strain-silicon CMOS using etch-stop layer and method of manufacture
US7829978B2 (en) * 2005-06-29 2010-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Closed loop CESL high performance CMOS device
US20070018259A1 (en) * 2005-07-21 2007-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Dual gate electrode metal oxide semciconductor transistors
US7358551B2 (en) * 2005-07-21 2008-04-15 International Business Machines Corporation Structure and method for improved stress and yield in pFETs with embedded SiGe source/drain regions
US7902008B2 (en) * 2005-08-03 2011-03-08 Globalfoundries Inc. Methods for fabricating a stressed MOS device
US7655991B1 (en) 2005-09-08 2010-02-02 Xilinx, Inc. CMOS device with stressed sidewall spacers
JP4940682B2 (ja) * 2005-09-09 2012-05-30 富士通セミコンダクター株式会社 電界効果トランジスタおよびその製造方法
US7936006B1 (en) 2005-10-06 2011-05-03 Xilinx, Inc. Semiconductor device with backfilled isolation
US20070105368A1 (en) * 2005-11-07 2007-05-10 Texas Instruments Inc. Method of fabricating a microelectronic device using electron beam treatment to induce stress
US7550356B2 (en) * 2005-11-14 2009-06-23 United Microelectronics Corp. Method of fabricating strained-silicon transistors
US7977185B2 (en) * 2005-11-22 2011-07-12 International Business Machines Corporation Method and apparatus for post silicide spacer removal
CN1979786B (zh) * 2005-11-29 2010-09-15 联华电子股份有限公司 制作应变硅晶体管的方法
US8407634B1 (en) 2005-12-01 2013-03-26 Synopsys Inc. Analysis of stress impact on transistor performance
WO2007067589A2 (en) * 2005-12-05 2007-06-14 Massachusetts Institute Of Technology Insulated gate devices and method of making same
US8729635B2 (en) * 2006-01-18 2014-05-20 Macronix International Co., Ltd. Semiconductor device having a high stress material layer
US7384833B2 (en) * 2006-02-07 2008-06-10 Cypress Semiconductor Corporation Stress liner for integrated circuits
US20070224745A1 (en) * 2006-03-21 2007-09-27 Hui-Chen Chang Semiconductor device and fabricating method thereof
US7566605B2 (en) * 2006-03-31 2009-07-28 Intel Corporation Epitaxial silicon germanium for reduced contact resistance in field-effect transistors
US7514370B2 (en) * 2006-05-19 2009-04-07 International Business Machines Corporation Compressive nitride film and method of manufacturing thereof
JP5182703B2 (ja) * 2006-06-08 2013-04-17 日本電気株式会社 半導体装置
US8063397B2 (en) * 2006-06-28 2011-11-22 Massachusetts Institute Of Technology Semiconductor light-emitting structure and graded-composition substrate providing yellow-green light emission
JP2008028357A (ja) * 2006-07-24 2008-02-07 Hynix Semiconductor Inc 半導体素子及びその製造方法
KR100725376B1 (ko) * 2006-07-31 2007-06-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20080044967A1 (en) * 2006-08-19 2008-02-21 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system having strained transistor
US7390729B2 (en) * 2006-09-21 2008-06-24 United Microelectronics Corp. Method of fabricating a semiconductor device
KR100752201B1 (ko) * 2006-09-22 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100773352B1 (ko) * 2006-09-25 2007-11-05 삼성전자주식회사 스트레스 인가 모스 트랜지스터를 갖는 반도체소자의제조방법 및 그에 의해 제조된 반도체소자
US20080083955A1 (en) * 2006-10-04 2008-04-10 Kanarsky Thomas S Intrinsically stressed liner and fabrication methods thereof
US7651915B2 (en) * 2006-10-12 2010-01-26 Infineon Technologies Ag Strained semiconductor device and method of making same
US20080124855A1 (en) * 2006-11-05 2008-05-29 Johnny Widodo Modulation of Stress in ESL SiN Film through UV Curing to Enhance both PMOS and NMOS Transistor Performance
US8039284B2 (en) * 2006-12-18 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dual metal silicides for lowering contact resistance
US7538339B2 (en) * 2006-12-22 2009-05-26 International Business Machines Corporation Scalable strained FET device and method of fabricating the same
WO2008081753A1 (ja) * 2007-01-05 2008-07-10 Nec Corporation Ｍｉｓ型電界効果トランジスタおよびその製造方法
US7485508B2 (en) * 2007-01-26 2009-02-03 International Business Machines Corporation Two-sided semiconductor-on-insulator structures and methods of manufacturing the same
US20080179638A1 (en) * 2007-01-31 2008-07-31 International Business Machines Corporation Gap fill for underlapped dual stress liners
JP5359863B2 (ja) * 2007-02-22 2013-12-04 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7795089B2 (en) 2007-02-28 2010-09-14 Freescale Semiconductor, Inc. Forming a semiconductor device having epitaxially grown source and drain regions
US20080203485A1 (en) * 2007-02-28 2008-08-28 International Business Machines Corporation Strained metal gate structure for cmos devices with improved channel mobility and methods of forming the same
JP5310543B2 (ja) 2007-03-27 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
US7763945B2 (en) * 2007-04-18 2010-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Strained spacer design for protecting high-K gate dielectric
US7611939B2 (en) * 2007-05-07 2009-11-03 Texas Instruments Incorporated Semiconductor device manufactured using a laminated stress layer
US20090050972A1 (en) * 2007-08-20 2009-02-26 Richard Lindsay Strained Semiconductor Device and Method of Making Same
US8115254B2 (en) 2007-09-25 2012-02-14 International Business Machines Corporation Semiconductor-on-insulator structures including a trench containing an insulator stressor plug and method of fabricating same
US20090095991A1 (en) * 2007-10-11 2009-04-16 International Business Machines Corporation Method of forming strained mosfet devices using phase transformable materials
US8013367B2 (en) * 2007-11-08 2011-09-06 International Business Machines Corporation Structure and method for compact long-channel FETs
US8492846B2 (en) 2007-11-15 2013-07-23 International Business Machines Corporation Stress-generating shallow trench isolation structure having dual composition
US20090176356A1 (en) * 2008-01-09 2009-07-09 Advanced Micro Devices, Inc. Methods for fabricating semiconductor devices using thermal gradient-inducing films
JP2009277908A (ja) * 2008-05-15 2009-11-26 Toshiba Corp 半導体装置の製造方法及び半導体装置
US8999863B2 (en) * 2008-06-05 2015-04-07 Globalfoundries Singapore Pte. Ltd. Stress liner for stress engineering
US7994038B2 (en) * 2009-02-05 2011-08-09 Globalfoundries Inc. Method to reduce MOL damage on NiSi
US8298876B2 (en) * 2009-03-27 2012-10-30 International Business Machines Corporation Methods for normalizing strain in semiconductor devices and strain normalized semiconductor devices
KR101142334B1 (ko) * 2009-06-04 2012-05-17 에스케이하이닉스 주식회사 반도체 소자 및 그의 제조방법
US8735981B2 (en) * 2009-06-17 2014-05-27 Infineon Technologies Austria Ag Transistor component having an amorphous semi-isolating channel control layer
US8318570B2 (en) * 2009-12-01 2012-11-27 International Business Machines Corporation Enhancing MOSFET performance by optimizing stress properties
US8338260B2 (en) 2010-04-14 2012-12-25 International Business Machines Corporation Raised source/drain structure for enhanced strain coupling from stress liner
US8216905B2 (en) 2010-04-27 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Stress engineering to reduce dark current of CMOS image sensors
US9461169B2 (en) * 2010-05-28 2016-10-04 Globalfoundries Inc. Device and method for fabricating thin semiconductor channel and buried strain memorization layer
US8513765B2 (en) * 2010-07-19 2013-08-20 International Business Machines Corporation Formation method and structure for a well-controlled metallic source/drain semiconductor device
JP5431372B2 (ja) * 2011-01-05 2014-03-05 株式会社東芝 半導体装置およびその製造方法
US8877614B2 (en) * 2011-10-13 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer for semiconductor structure contact
CN103165454B (zh) * 2011-12-12 2016-08-17 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN102623409B (zh) * 2012-04-17 2014-08-13 上海华力微电子有限公司 一种形成双应力层氮化硅薄膜的方法
US8624324B1 (en) * 2012-08-10 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting through vias to devices
US9190346B2 (en) 2012-08-31 2015-11-17 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US9817928B2 (en) 2012-08-31 2017-11-14 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US8937369B2 (en) * 2012-10-01 2015-01-20 United Microelectronics Corp. Transistor with non-uniform stress layer with stress concentrated regions
US8847324B2 (en) 2012-12-17 2014-09-30 Synopsys, Inc. Increasing ION /IOFF ratio in FinFETs and nano-wires
US9379018B2 (en) 2012-12-17 2016-06-28 Synopsys, Inc. Increasing Ion/Ioff ratio in FinFETs and nano-wires
US9153483B2 (en) * 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
CN108987362B (zh) * 2017-05-31 2020-10-16 华邦电子股份有限公司 内连线结构、其制造方法与半导体结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167718A (ja) * 1994-10-12 1996-06-25 Nec Corp Ｍｉｓ型ｆｅｔおよびその製造方法
JPH08204188A (ja) * 1995-01-30 1996-08-09 Nec Corp 半導体装置およびその製造方法
JPH10270685A (ja) * 1997-03-27 1998-10-09 Sony Corp 電界効果トランジスタとその製造方法、半導体装置とその製造方法、その半導体装置を含む論理回路および半導体基板
JP2003086708A (ja) * 2000-12-08 2003-03-20 Hitachi Ltd 半導体装置及びその製造方法
JP2003273240A (ja) * 2002-03-19 2003-09-26 Hitachi Ltd 半導体装置及びその製造方法
JP2005005633A (ja) * 2003-06-16 2005-01-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294480B1 (en) * 1999-11-19 2001-09-25 Chartered Semiconductor Manufacturing Ltd. Method for forming an L-shaped spacer with a disposable organic top coating
US6429061B1 (en) * 2000-07-26 2002-08-06 International Business Machines Corporation Method to fabricate a strained Si CMOS structure using selective epitaxial deposition of Si after device isolation formation
US6709935B1 (en) * 2001-03-26 2004-03-23 Advanced Micro Devices, Inc. Method of locally forming a silicon/geranium channel layer
JP2003060076A (ja) * 2001-08-21 2003-02-28 Nec Corp 半導体装置及びその製造方法
US6946371B2 (en) * 2002-06-10 2005-09-20 Amberwave Systems Corporation Methods of fabricating semiconductor structures having epitaxially grown source and drain elements
US6573172B1 (en) * 2002-09-16 2003-06-03 Advanced Micro Devices, Inc. Methods for improving carrier mobility of PMOS and NMOS devices
US7001837B2 (en) * 2003-01-17 2006-02-21 Advanced Micro Devices, Inc. Semiconductor with tensile strained substrate and method of making the same
US6900502B2 (en) * 2003-04-03 2005-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel on insulator device
US6812105B1 (en) * 2003-07-16 2004-11-02 International Business Machines Corporation Ultra-thin channel device with raised source and drain and solid source extension doping
US7164189B2 (en) * 2004-03-31 2007-01-16 Taiwan Semiconductor Manufacturing Company Ltd Slim spacer device and manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167718A (ja) * 1994-10-12 1996-06-25 Nec Corp Ｍｉｓ型ｆｅｔおよびその製造方法
JPH08204188A (ja) * 1995-01-30 1996-08-09 Nec Corp 半導体装置およびその製造方法
JPH10270685A (ja) * 1997-03-27 1998-10-09 Sony Corp 電界効果トランジスタとその製造方法、半導体装置とその製造方法、その半導体装置を含む論理回路および半導体基板
JP2003086708A (ja) * 2000-12-08 2003-03-20 Hitachi Ltd 半導体装置及びその製造方法
JP2003273240A (ja) * 2002-03-19 2003-09-26 Hitachi Ltd 半導体装置及びその製造方法
JP2005005633A (ja) * 2003-06-16 2005-01-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008504677A (ja) 2004-06-24 2008-02-14 インターナショナル・ビジネス・マシーンズ・コーポレーション 改良した歪みシリコンｃｍｏｓデバイスおよび方法
JP2008522405A (ja) * 2004-11-16 2008-06-26 アプライド マテリアルズ インコーポレイテッド 半導体のための引張り及び圧縮応力をもたせた物質
JP4903154B2 (ja) * 2004-11-16 2012-03-28 アプライド マテリアルズ インコーポレイテッド 基板上に応力をもたせた物質を形成する方法
JP2006165369A (ja) * 2004-12-09 2006-06-22 Fujitsu Ltd 応力蓄積絶縁膜の製造方法及び半導体装置
JP4818352B2 (ja) * 2005-04-01 2011-11-16 インターナショナル・ビジネス・マシーンズ・コーポレーション 堆積ストレッサ材料の応力レベルを上昇させる方法、及び半導体構造体を形成する方法
JP2009516363A (ja) * 2005-11-14 2009-04-16 インターナショナル・ビジネス・マシーンズ・コーポレーション スペーサレスｆｅｔ及びデュアル・ライナ法による歪み強化を増加させる構造体及び方法
JP4906868B2 (ja) * 2005-11-14 2012-03-28 インターナショナル・ビジネス・マシーンズ・コーポレーション スペーサレスｆｅｔ及びデュアル・ライナ法による歪み強化を増加させる構造体及び方法
JP2009522796A (ja) * 2006-01-09 2009-06-11 インターナショナル・ビジネス・マシーンズ・コーポレーション 同じ基板上に同じ導電型の低性能及び高性能デバイスを有する半導体デバイス構造体
JP2007200961A (ja) * 2006-01-24 2007-08-09 Sharp Corp 半導体装置およびその製造方法
JP2008041981A (ja) * 2006-08-08 2008-02-21 Fujitsu Ltd 半導体装置の製造方法
JP2010531537A (ja) * 2007-01-19 2010-09-24 フリースケール セミコンダクター インコーポレイテッド 半導体デバイス用の多層シリコン窒化膜を堆積する、半導体デバイスの製造方法、および半導体デバイス
JP2008306132A (ja) * 2007-06-11 2008-12-18 Renesas Technology Corp 半導体装置の製造方法
JP2011129825A (ja) * 2009-12-21 2011-06-30 Renesas Electronics Corp 半導体装置、および、半導体装置の製造方法

Also Published As

Publication number Publication date
US20050247926A1 (en) 2005-11-10
DE112005001029B4 (de) 2017-10-19
WO2005112127A1 (en) 2005-11-24
GB2429116A (en) 2007-02-14
CN100533766C (zh) 2009-08-26
GB0621299D0 (en) 2006-12-06
TW200605322A (en) 2006-02-01
DE112005001029T5 (de) 2007-02-22
US20060208250A1 (en) 2006-09-21
US7053400B2 (en) 2006-05-30
CN1950946A (zh) 2007-04-18
GB2429116B (en) 2009-04-22
TWI411100B (zh) 2013-10-01

Similar Documents

Publication Publication Date Title
JP2007536736A (ja) チャネルキャリア移動度向上のための高応力ライナーを備えたＳｉ−Ｇｅに基づく半導体デバイス
US7138310B2 (en) Semiconductor devices having strained dual channel layers
US7902008B2 (en) Methods for fabricating a stressed MOS device
US7315063B2 (en) CMOS transistor and method of manufacturing the same
US7494884B2 (en) SiGe selective growth without a hard mask
US8703596B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5091403B2 (ja) 半導体装置およびその製造方法
US7442601B2 (en) Stress enhanced CMOS circuits and methods for their fabrication
KR20020066191A (ko) Ｍｏｓ 전계 효과 트랜지스터
US20080128765A1 (en) MOSFET Device With Localized Stressor
KR20070052329A (ko) 에피택셜 소스 및 드레인 영역들을 구비한 금속 게이트트랜지스터
JP2006332337A (ja) 半導体装置及びその製造方法
JP5043862B2 (ja) 半導体構造およびその製造方法（相補型金属酸化膜半導体）
CN101431101A (zh) 制造半导体器件的方法
US20090065807A1 (en) Semiconductor device and fabrication method for the same
US7009226B1 (en) In-situ nitride/oxynitride processing with reduced deposition surface pattern sensitivity
US7547605B2 (en) Microelectronic device and a method for its manufacture
JP5018780B2 (ja) 半導体装置およびその製造方法
JPH11163343A (ja) 半導体装置およびその製造方法
JP3790238B2 (ja) 半導体装置
JP4833527B2 (ja) 絶縁ゲート型半導体装置及びその駆動方法
JP2005209980A (ja) 半導体装置の製造方法および半導体装置
KR20070017522A (ko) 채널 캐리어 이동성의 개선을 위한 고응력 라이너를 갖는실리콘-게르마늄 기반 반도체 장치
US20150001594A1 (en) Forming tunneling field-effect transistor with stacking fault and resulting device
TW560007B (en) CMOS device and its manufacturing method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080421

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080421

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100421

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130314

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130322

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130419