JP2012099752A - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2012099752A
JP2012099752A JP2010248240A JP2010248240A JP2012099752A JP 2012099752 A JP2012099752 A JP 2012099752A JP 2010248240 A JP2010248240 A JP 2010248240A JP 2010248240 A JP2010248240 A JP 2010248240A JP 2012099752 A JP2012099752 A JP 2012099752A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
alloy
electrode
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010248240A
Other languages
English (en)
Other versions
JP5562211B2 (ja
Inventor
Hiroaki Okabe
博明 岡部
Masayoshi Taruya
政良 多留谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010248240A priority Critical patent/JP5562211B2/ja
Publication of JP2012099752A publication Critical patent/JP2012099752A/ja
Application granted granted Critical
Publication of JP5562211B2 publication Critical patent/JP5562211B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】熱処理装置のメンテナンス頻度を低減できると共に、電極表面荒れを防止しつつオーミックコンタクトの低抵抗化を図る炭化珪素半導体装置の製造方法を提供する。
【解決手段】P型SiC層10上に電極材料としてのAl−Ti合金11を堆積し、その上にTiNの保護膜12を形成する。その後、Alの融点を超える温度の熱処理を行い、Al−Ti合金11をP型SiC層10と反応させて合金化し、電極とP型SiC層10とのオーミックコンタクトを得る。保護膜12により、上記熱処理においてAl−Ti合金11からのAlの蒸発・飛散が防止される。
【選択図】図2

Description

本発明は、炭化珪素半導体装置およびその製造方法に関し、特にP型炭化珪素層に接続させるオーミック電極の形成技術に関するものである。
炭化珪素(SiC)半導体は、従来の珪素(Si)半導体に比べてオン抵抗の低い半導体装置を形成可能な材料であり、次世代の高電力用半導体装置の材料として期待されている。
半導体装置のオン抵抗は、電流が流れる経路の抵抗値の総和によって決定され、半導体と各種電極との接続抵抗も含まれる。そのためSiC半導体装置では、電極とSiC層(SiC基板やその上に形成されるSiCドリフト層等)との間で、SiC層の抵抗よりも充分に低抵抗なオーミック接続(オーミックコンタクト)をとることが求められている。
従来より、P型SiC層上にオーミック接続する電極としては、AlとTiとの合金(Al−Ti合金)から成るものや、Al層とTi層との積層構造(Al/Ti積層構造)から成るものが開発されてきた(例えば下記の特許文献1および非特許文献1)。
特許文献1のオーミックコンタクト形成技術では、P型SiC層上に電極材料として第1Al層、Ti層および第2Al層を順次堆積し、非酸化性雰囲気中での熱処理を加えることにより第1Al層を媒介としてSiC層とTi層との合金層を形成している。これにより、P型SiC層と電極との間で低抵抗なオーミックコンタクトが得られる。
また非特許文献1には、P型SiC層上に電極材料としてのAl−Ti合金を堆積して熱処理を加えることによって低抵抗オーミックコンタクトを形成する技術が開示されている。
特開2008−227174号公報
J.Crofton等「Finding the optimum Al-Ti alloy composition for use as an ohmic contact to p-type SiC」Solid-State Electronics 46 (2002) pp.109-113
上記のように特許文献1および非特許文献1では、オーミックコンタクトの低抵抗化を図るために、電極材料とSiC層とを反応させる熱処理が行われる。その熱処理の温度は、Alの融点である660℃を超える温度、望ましくは1000℃程度である。しかしAlの融点を超える温度で熱処理を行うと、電極の表面が荒れるため、当該電極に接続される電極との密着性が低下するため、信頼性が低下する。
一方、非特許文献1では、AlよりもTiの量が少ないAl−Ti合金を電極材料として使用すれば、より低抵抗なオーミックコンタクトが得られる旨が示されている。しかし配線材料であるAl−Ti合金のTiの量を少なくすると、熱処理による電極表面の荒れがさらに顕著になる傾向がある。この傾向は、特許文献1のようなAl/Ti積層構造から成る電極にも当てはまる。
またAlよりもTiの量が少ないAl−Ti合金に対し、Alの融点を超える温度の熱処理を加えると、熱処理装置内部でAl−Ti合金からAlが蒸発・飛散する。蒸発したAlは熱処理装置内部に再付着する。例えばランプアニールを行う熱処理装置では、熱処理チャンバー内に、加熱用のランプや温度測定用のパイロメータが配設するための石英製の窓が設けられているが、石英窓にAlが付着してその透過率が低下すると、ランプの出力を増大させる必要が生じたり、パイロメータの温度測定精度が低下したりする。そのため、石英窓の清掃や交換などの熱処理装置のメンテナンスが頻繁に必要となり、半導体装置の生産性を低下させる要因となる。
本発明は以上のような課題を解決するためになされたものであり、熱処理装置のメンテナンス頻度を低減できると共に、電極表面荒れを防止しつつオーミックコンタクトの低抵抗化を図ることが可能な炭化珪素半導体装置およびその製造方法を提供することを目的とする。
本発明に係る炭化珪素半導体装置の製造方法は、P型のSiC層上にAlおよびTiを含む電極材料を堆積する工程と、前記電極材料上に保護膜を形成する工程と、前記電極材料および前記SiC層にAlの融点を超える温度の熱処理を施すことで、前記電極材料を前記SiC層と反応させて合金化する工程とを備え、前記保護膜は、前記熱処理において前記Al−Ti合金からのAlの蒸発・飛散を防止するものである。
AlおよびTiを含む電極材料を保護膜で覆った状態で、電極材料をSiC層と反応させて合金化するための熱処理を行うため、当該熱処理の際に、電極材料からAlが蒸発・飛散することがなく、熱処理装置内にAlが付着することを防止できる。従って、熱処理装置のメンテナンスの頻度を少なくでき、半導体装置の生産性向上に寄与できる。また電極材料の上面が保護膜で覆われているため、上記熱処理により電極材料の上面の荒れが発生することも防止できる。合金化された電極と他の配線との充分な密着性を確保でき、半導体装置の信頼性向上にも寄与できる。
実施の形態1に係る半導体装置の製造方法を説明するための図である。 実施の形態1に係る半導体装置の製造方法を説明するための図である。 実施の形態1に係る半導体装置の製造方法を説明するための図である。 実施の形態1に係る半導体装置の製造方法を説明するための図である。 実施の形態2に係る半導体装置の製造方法を説明するための図である。 実施の形態3に係る半導体装置の構成例を示す図である。 実施の形態3に係る半導体装置の構成例を示す図である。
<実施の形態1>
図1〜図3は、実施の形態1に係る半導体装置の製造方法を説明するための図であり、P型の炭化珪素(SiC)層上にオーミック接続する電極の形成工程を示している。以下、これらの図に基づき、本実施の形態の半導体装置の製造方法を説明する。
まずP型SiC層10を有するSiC基板を用意する。当該SiC基板の結晶多形は任意のものでよいが、ここでは4HのSiC基板を用いる。P型SiC層10としては、例えばSiC基板形成のための結晶成長の際にアルミやボロンを添加して形成したものや、SiC基板上にSiCエピタキシャル層を成長させる際にアルミやボロンを添加して形成したもの、SiC基板やSiCエピタキシャル層を形成した後、それらにアルミやボロンをイオン注入し1500℃以上の活性化アニールを施して形成したもの、などを用いることができる。
P型SiC層10は、不純物濃度が高いほど、金属との接触におけるショットキー障壁の幅が狭くでき、オーミックコンタクトをより低抵抗化できる。そのためP型SiC層10の不純物濃度は、電極と接触する界面において、概ね1×1018cm-3以上であることが望ましい。
続いて図1の如く、P型SiC層10上に、電極材料としてAl−Ti合金11を堆積する。Al−Ti合金11は、質量比でAlよりもTiが少ない方が、より低抵抗なオーミックコンタクトを得ることができる。よってAl−Ti合金11は、質量比でAlがTiよりも少ない合金(例えばAl:Ti=7:3)を用いる。堆積するAl−Ti合金11の膜厚は10nm〜500nmの範囲が好ましい。
その後図2の如く、Al−Ti合金11の上に保護膜12を形成する。保護膜12は、この後行われる熱処理(Alの融点(660℃)を越える温度の熱処理)の際に、Al−Ti合金11に含まれるAlが蒸発・飛散することを防止するものである。また当該熱処理の際に、Al−Ti合金11の上面が保護膜12で覆われることにより、Al−Ti合金11がP型SiC層10と反応してできる合金層の上面に荒れが生じることも防止される。
保護膜12の材料は、上記熱処理の温度において、Al−Ti合金11およびP型SiC層10に含まれるAl、TiおよびSiCと反応しにくい物質であり、本実施の形態ではTiNを使用する。保護膜12の形成は、スパッタリング法や蒸着法によって行うことができる。堆積する保護膜12の厚さは10nm〜500nmの範囲が好ましい。
なお、Al−Ti合金11が自然酸化されるのを防ぐために、保護膜12は、Al−Ti合金11の堆積後速やかに形成することが好ましい。望ましくは、Al−Ti合金11を堆積させた装置で、Al−Ti合金11を大気に晒すことなく連続して、保護膜12を堆積させることが望ましい。
保護膜12の形成後、不活性ガス雰囲気(例えばAr雰囲気)で、Alの融点(660℃)を越える温度、望ましくは1000℃で1分間の熱処理を行い、Al−Ti合金11に含まれるAlおよびTiと、P型SiC層10のSiCとを反応させる。その結果、P型SiC層10上に、Al、TiおよびSiCが反応してできた合金層13(以下「反応層」)が形成され、反応層13から成る電極とP型SiC層10との間で低抵抗なオーミックコンタクトが得られる。本実施の形態の手法で作成した反応層13とP型SiC層10との間の接続抵抗は、10-6Ωcm2台と良好であった。
上記の熱処理は、P型SiC層10とAl−Ti合金11とを反応させて合金化することができれば任意の手法でよいが、本実施の形態ではランプ加熱によるRTA(Rapid Thermal Annealing)を用いる。
保護膜12は、その後も反応層13上に残存させたままでもよいが、必要に応じて図4のように反応層13上から保護膜12を除去してもよい。保護膜12の除去は、逆スパッタ法や、Arミリング法、ウェットエッチング処理等によって可能である。
以上のように本実施の形態では、Al−Ti合金11をAlの蒸発・飛散を防止する保護膜12で覆った状態で、P型SiC層10とAl−Ti合金11とを反応させる熱処理を行う。よって当該熱処理の際に、Al−Ti合金11からAlが蒸発・飛散することがなく、熱処理装置内にAlが付着することを防止できる。従って、熱処理装置のメンテナンスの頻度を少なくでき、半導体装置の生産性向上に寄与できる。
また保護膜12は、上記熱処理の際に、P型SiC層10とAl−Ti合金11とが反応してできる反応層13の上面に荒れが発生することを防止する働きもする。よって反応層13から成る電極と他の配線との密着性の低下を抑えることができ、半導体装置の信頼性向上にも寄与できる。
なお、本実施の形態では保護膜12の材料としてTiNを用いたが、P型SiC層10とAl−Ti合金11とを反応させる熱処理の温度でAl、TiおよびSiCと反応しにくい物質であれば、他の材料の保護膜12を用いてもよい。例えば、TiN以外の他の金属窒化物(TaN、ZrN、AlN、BN、CrN、NbN等)や、金属炭化物(TiC、WC、VC、TaC、NbC等)、金属ホウ化物(TiB、WB2、ZrB等)、金属酸化物(AlO、TiO2、CoO、TaO、NiO等)等を用いることができる。
<実施の形態2>
実施の形態1では電極材料としてAl−Ti合金11を使用したが、本発明における電極材料は、AlおよびTiを含有し、P型SiC層10との反応により当該P型SiC層10とのオーミックコンタクトを成す合金を形成可能なものであればよい。
実施の形態2では、P型SiC層10にオーミック接続する電極材料として、Al/Ti積層構造を用いる。この場合図5の如く、P型SiC層10上に、Al層21とTi層22とを順に堆積することでAl/Ti積層構造20を形成し、その上にAlの蒸発・飛散を防止する保護膜12を形成する。Al層21およびTi層22の堆積方法は、スパッタリング法や蒸着法を用いることができる。
Al/Ti積層構造20に関しても、質量比でAlよりTiが少ないことが、P型SiC層10との間のオーミックコンタクトを低抵抗化する上で好ましい。よってAl/Ti積層構造20を形成する際には、Al層21の膜厚よりもTi層22を薄く(例えばAl層21の膜厚を100nm、Ti層22の膜厚を50nm)形成するとよい。Al層21とTi層22を合わせたAl/Ti積層構造20の総膜厚は、10nm〜500nmの範囲が好ましい。
その後は実施の形態1と同様に、不活性ガス雰囲気で、Alの融点(660℃)を越える温度、望ましくは1000℃で1分間の熱処理を行い、Al/Ti積層構造20に含まれるAlおよびTiと、P型SiC層10のSiCとを反応させる。その結果、図3と同様に、P型SiC層10上に、当該P型SiC層10とAl/Ti積層構造20とが反応してできた反応層13が形成される。当該熱処理の後、保護膜12は、必要に応じて除去してもよい。
本実施の形態においても、実施の形態1と同様の効果を得ることができる。なお図5では、Al層21が下層、Ti層22が上層のAl/Ti積層構造20を示したが、Al層21とTi層22の積層順はその逆でもよい。即ち、Al/Ti積層構造20は、Ti層22が下層、Al層21が上層であってもよい。
<実施の形態3>
実施の形態3では、本発明が適用される半導体装置の具体的な構成例を示す。図6はその一例であり、PiN(positive-intrinsic-negative)ダイオードの構成を示している。
図6のようにPiNダイオードは、カソード領域となるN+型SiC基板31上にN-型SiCドリフト層32が設けられ、当該N-型SiCドリフト層32の表面にアノード領域となるP+型SiC領域33が形成された構成を有している。N-型SiCドリフト層32は、例えばエピタキシャル成長によって形成され、P+型SiC領域33は、N-型SiCドリフト層32の上部へ所定のドーパントをイオン注入することによって形成される。
+型SiC領域33の上面にアノード電極34が配設され、N+型SiC基板31の下面にカソード電極35が設けられる。アノード電極34およびカソード電極35は、それぞれアノード電極34およびN+型SiC基板31にオーミック接続する。カソード電極35の材料としては、例えばNiが挙げられる。
図6の構成において、P+型SiC領域33とアノード電極34を、それぞれ実施の形態1または2のP型SiC層10および反応層13に見立てることにより、アノード電極34とP+型SiC領域33との間の接続に本発明を適用することができる。すなわち、アノード電極34の形成工程において、電極材料としてAl−Ti合金またはAl/Ti積層構造を用い、その上にAlの蒸発・飛散を防止する保護膜を形成した後で、Alの融点(660℃)を越える温度、望ましくは1000℃で1分間の熱処理を行えばよい。
それにより、Alが蒸発・飛散を防止しつつ、P+型SiC領域33とアノード電極34との間で低抵抗なオーミック接続を得ることができ、さらにアノード電極34上面に荒れが発生することを防止できる。
また図7は、本発明が適用される半導体装置の他の一例であり、MPS(Merged PiN Schottky)ダイオードの構成を示している。MPSダイオードは、アノード側にPN接合とショットキー接合を併せ持つものである。
図7のようにPiNダイオードは、カソード領域となるN+型SiC基板31上にN-型SiCドリフト層32が設けられ、当該N-型SiCドリフト層32の表面にアノード領域となるP+型SiC領域36が所定の間隔で複数個配設された構成を有している。N-型SiCドリフト層32は、例えばエピタキシャル成長によって形成され、P+型SiC領域36は、N-型SiCドリフト層32の上部へ所定のドーパントをイオン注入することによって形成される。
MPSダイオードのアノード電極は、N-型SiCドリフト層32の上面にショットキー接続するショットキー電極38の部分と、P+型SiC領域36pの上面にオーミック接続するするオーミック電極37の部分とから成っている。N+型SiC基板31の裏面には、例えばNiを材料とするカソード電極35がオーミック接続される。
図7の構成において、P+型SiC領域36とオーミック電極37を、それぞれ実施の形態1または2のP型SiC層10および反応層13に見立てることにより、オーミック電極37とP+型SiC領域36との接続に本発明を適用することができる。すなわち、オーミック電極37の形成工程において、電極材料としてAl−Ti合金またはAl/Ti積層構造を用い、その上にAlの蒸発・飛散を防止する保護膜を形成した後で、Alの融点(660℃)を越える温度、望ましくは1000℃で1分間の熱処理を行えばよい。
それにより、Alが蒸発・飛散を防止しつつ、P+型SiC領域36とオーミック電極37との間で低抵抗なオーミック接続を得ることができ、さらにオーミック電極37上面に荒れが発生することを防止できる。なお、ショットキー電極38の材料としては、例えばTiを使用できる。
10 P型SiC層、11 Al−Ti合金、12 保護膜、13 反応層、20 Al/Ti積層構造、21 Al層、22 Ti層。

Claims (10)

  1. P型のSiC層上にAlおよびTiを含む電極材料を堆積する工程と、
    前記電極材料上に保護膜を形成する工程と、
    前記電極材料および前記SiC層にAlの融点を超える温度の熱処理を施すことで、前記電極材料を前記SiC層と反応させて合金化する工程とを備え、
    前記保護膜は、前記熱処理において前記Al−Ti合金からのAlの蒸発・飛散を防止するものである
    ことを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記電極材料は、Al−Ti合金である
    請求項1記載の炭化珪素半導体装置の製造方法。
  3. 前記電極材料は、Al層とTi層とが積層して成るAl/Ti積層構造である
    請求項1記載の炭化珪素半導体装置の製造方法。
  4. 前記電極材料におけるAlおよびTiの含有量は、質量比でAlよりもTiが少ない
    請求項1から請求項3のいずれか一項に記載の炭化珪素半導体装置の製造方法。
  5. 前記保護膜は、金属窒化物、金属ホウ化物、金属酸化物のいずれかである
    請求項1から請求項4のいずれか一項に記載の炭化珪素半導体装置の製造方法。
  6. 前記保護膜は、TiN、TaN、ZrN、AlN、BN、CrN、NbN、TiC、WC、VC、TaC、NbC、TiB、WB2、ZrB、AlO、TiO2、CoO、TaO、NiOのいずれかである
    請求項5記載の炭化珪素半導体装置の製造方法。
  7. 前記熱処理の後に、前記保護膜を除去する工程をさらに備える
    請求項1から請求項6のいずれか一項に記載の炭化珪素半導体装置の製造方法。
  8. P型のSiC層と、
    前記SiC層上に接続し、Al、TiおよびSiCの合金から成る電極と、
    前記電極の上面に形成され、金属窒化物、金属ホウ化物、金属酸化物のいずれかから成る保護膜とを備える
    ことを特徴とする炭化珪素半導体装置。
  9. 前記保護膜は、TiN、TaN、ZrN、AlN、BN、CrN、NbN、TiC、WC、VC、TaC、NbC、TiB、WB2、ZrB、AlO、TiO2、CoO、TaO、NiOのいずれかである
    請求項8記載の炭化珪素半導体装置。
  10. 前記電極におけるAlおよびTiの含有量は、質量比でAlよりもTiが少ない
    請求項8または請求項9記載の炭化珪素半導体装置。
JP2010248240A 2010-11-05 2010-11-05 炭化珪素半導体装置の製造方法 Active JP5562211B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010248240A JP5562211B2 (ja) 2010-11-05 2010-11-05 炭化珪素半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010248240A JP5562211B2 (ja) 2010-11-05 2010-11-05 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012099752A true JP2012099752A (ja) 2012-05-24
JP5562211B2 JP5562211B2 (ja) 2014-07-30

Family

ID=46391300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010248240A Active JP5562211B2 (ja) 2010-11-05 2010-11-05 炭化珪素半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5562211B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216529A (ja) * 2013-04-26 2014-11-17 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015070191A (ja) * 2013-09-30 2015-04-13 サンケン電気株式会社 半導体装置及びその製造方法
JP2017085059A (ja) * 2015-10-30 2017-05-18 富士通株式会社 化合物半導体装置及びその製造方法
CN110854188A (zh) * 2019-10-30 2020-02-28 杭州电子科技大学 一种低温形成P型SiC欧姆接触结构及制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075909A (ja) * 2000-09-01 2002-03-15 National Institute Of Advanced Industrial & Technology オーミック電極構造体、その製造方法、及びオーミック電極を用いた半導体装置
JP2002217129A (ja) * 2001-01-18 2002-08-02 New Japan Radio Co Ltd シリコンカーバイド半導体装置の製造方法
JP2009272530A (ja) * 2008-05-09 2009-11-19 Sharp Corp 半導体装置とその製造方法
JP2010050267A (ja) * 2008-08-21 2010-03-04 Showa Denko Kk 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075909A (ja) * 2000-09-01 2002-03-15 National Institute Of Advanced Industrial & Technology オーミック電極構造体、その製造方法、及びオーミック電極を用いた半導体装置
JP2002217129A (ja) * 2001-01-18 2002-08-02 New Japan Radio Co Ltd シリコンカーバイド半導体装置の製造方法
JP2009272530A (ja) * 2008-05-09 2009-11-19 Sharp Corp 半導体装置とその製造方法
JP2010050267A (ja) * 2008-08-21 2010-03-04 Showa Denko Kk 半導体装置および半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216529A (ja) * 2013-04-26 2014-11-17 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015070191A (ja) * 2013-09-30 2015-04-13 サンケン電気株式会社 半導体装置及びその製造方法
JP2017085059A (ja) * 2015-10-30 2017-05-18 富士通株式会社 化合物半導体装置及びその製造方法
CN110854188A (zh) * 2019-10-30 2020-02-28 杭州电子科技大学 一种低温形成P型SiC欧姆接触结构及制造方法

Also Published As

Publication number Publication date
JP5562211B2 (ja) 2014-07-30

Similar Documents

Publication Publication Date Title
JP5286677B2 (ja) P型4H−SiC基板上のオーミック電極の形成方法
JP4690485B2 (ja) 半導体素子の製造方法
JP6390745B2 (ja) 炭化珪素半導体装置の製造方法
US8623752B2 (en) Ohmic electrode for SiC semiconductor, method of manufacturing ohmic electrode for SiC semiconductor, semiconductor device, and method of manufacturing semiconductor device
TW201104862A (en) Semiconductor device and method of producing same
JP2010165838A (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
WO2013150889A1 (ja) 炭化珪素半導体装置の製造方法
JP6112698B2 (ja) 炭化珪素半導体素子及びその製造方法
JP5562211B2 (ja) 炭化珪素半導体装置の製造方法
US20140346531A1 (en) SiC SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP2011146622A (ja) 炭化珪素半導体装置の製造方法
JP6922202B2 (ja) 半導体装置および半導体装置の製造方法
CN104335328A (zh) 碳化硅半导体装置的制造方法以及由该方法制造的碳化硅半导体装置
JP6160541B2 (ja) 炭化珪素半導体装置の製造方法
US8716121B2 (en) Ohmic electrode and method of forming the same
US20110287626A1 (en) Ohmic electrode and method of forming the same
JP6648574B2 (ja) 炭化珪素半導体装置の製造方法
US8816356B2 (en) Silicon carbide barrier diode
JP6057032B2 (ja) 炭化珪素半導体装置の製造方法
JP6808952B2 (ja) 炭化珪素半導体装置の製造方法
JP2006332230A (ja) ショットキーバリアダイオード及びその製造方法
JPS6015970A (ja) 半導体装置
JP2008227405A (ja) n型4H−SiC基板上にオーミック電極を形成する方法
JP2018190810A (ja) オーミック電極の形成方法及びSiC半導体素子の製造方法
JPH08139053A (ja) SiCへの電極の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140610

R150 Certificate of patent or registration of utility model

Ref document number: 5562211

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250