JP5754397B2 - 縦型トレンチｉｇｂｔの製造方法 - Google Patents

縦型トレンチｉｇｂｔの製造方法 Download PDF

Info

Publication number
JP5754397B2
JP5754397B2 JP2012052580A JP2012052580A JP5754397B2 JP 5754397 B2 JP5754397 B2 JP 5754397B2 JP 2012052580 A JP2012052580 A JP 2012052580A JP 2012052580 A JP2012052580 A JP 2012052580A JP 5754397 B2 JP5754397 B2 JP 5754397B2
Authority
JP
Japan
Prior art keywords
conductivity type
forming
layer
body layer
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012052580A
Other languages
English (en)
Other versions
JP2013187440A (ja
Inventor
藤井　秀紀
秀紀 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012052580A priority Critical patent/JP5754397B2/ja
Priority to US13/619,395 priority patent/US8841175B2/en
Priority to CN201210434810.9A priority patent/CN103311121B/zh
Priority to DE102012220166.1A priority patent/DE102012220166B4/de
Priority to KR1020130019631A priority patent/KR101444081B1/ko
Publication of JP2013187440A publication Critical patent/JP2013187440A/ja
Application granted granted Critical
Publication of JP5754397B2 publication Critical patent/JP5754397B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/148—Cathode regions of thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、縦型トレンチＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲート型バイポーラトランジスタ）及びその製造方法に関する。
従来、縦型トレンチＩＧＢＴのエミッタ層は、不純物注入と熱処理により形成されていた。また、縦型トレンチＩＧＢＴのセル構造を微細化するためにはコンタクト構造をプラグ化する必要があるが、コンタクトプラグが薄いバリアメタルを介して半導体層と接触していた。
なお、横型トランジスタにおいて、ポリシリコンからの不純物拡散により拡散層を形成することや、ポリシリコン膜を半導体層とコンタクトプラグとの間に設けることが提案されている（例えば、特許文献１〜３参照）。
特開平８−９７２２６号公報 特開平９−２４６４９３号公報 特開平９−９２６２８号公報
ＲＢＳＯＡ（Reverse Biased Safe Operating Area：逆バイアス安全動作領域）は、ＩＧＢＴのターンオフに伴うコレクタ−エミッタ間電圧とコレクタ電流の非破壊動作範囲を表し、この範囲が広いほど逆バイアスに対する非破壊性能が高い。従って、ＲＢＳＯＡ耐量を向上することが望まれている。
不純物注入と熱処理ではエミッタ層を浅く形成することができない。また、エミッタ層の幅をその深さよりも微細化するとエミッタ層が球状となり、寸法的にも特性的にも安定した接合を形成できない。特に、縦型トレンチＩＧＢＴはセル構造（セルピッチ）を微細化しており、エミッタ層も微細化しないと、ＩＧＢＴの逆バイアス遮断時にエミッタ層の直下でホールが蓄積され、ＮＰＮトランジスタがＯＮすることでラッチアップ動作に至る。また、コンタクトプラグの底部に応力が集中することでＳｉ基板中に欠陥が増え、リーク電流が大きくなる。この結果、ＲＢＳＯＡ耐量が劣化するという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、ＲＢＳＯＡ耐量を向上することができる縦型トレンチＩＧＢＴ及びその製造方法を得るものである。
本発明に係る縦型トレンチＩＧＢＴの製造方法は、第１導電型の半導体基板上に第２導電型のボディ層を形成する工程と、前記ボディ層を貫通するトレンチを形成し、前記トレンチ内にゲート絶縁膜を介してトレンチゲートを形成する工程と、前記ボディ層上に第１導電型の不純物を含むポリシリコン膜を形成する工程と、前記ポリシリコン膜から前記ボディ層に前記第１導電型の不純物を拡散させて前記ボディ層上に第１導電型のエミッタ層を形成する工程と、前記半導体基板の下面に第２導電型のコレクタ層を形成する工程と、後に前記エミッタ層を形成する領域において前記ポリシリコン膜上にレジストを形成する工程と、前記レジストをマスクとして前記ポリシリコン膜をエッチングする工程と、前記ポリシリコン膜をエッチングした後に、前記レジストをマスクとして前記ボディ層に第２導電型の不純物を注入する工程と、熱処理を行って前記ボディ層の前記第２導電型の不純物を注入した領域に第２導電型の拡散層を形成する工程とを備えることを特徴とする。
本発明により、ＲＢＳＯＡ耐量を向上することができる。
本発明の実施の形態１に係る縦型トレンチＩＧＢＴを示す斜視図である。 図１のＡ−Ａ´に沿った断面図である。 本発明の実施の形態１に係る縦型トレンチＩＧＢＴの製造方法を示す断面図である。 本発明の実施の形態１に係る縦型トレンチＩＧＢＴの製造方法を示す断面図である。 本発明の実施の形態１に係る縦型トレンチＩＧＢＴの製造方法を示す断面図である。 本発明の実施の形態１に係る縦型トレンチＩＧＢＴの製造方法を示す断面図である。 本発明の実施の形態１に係る縦型トレンチＩＧＢＴの製造方法を示す断面図である。 本発明の実施の形態１に係る縦型トレンチＩＧＢＴの製造方法を示す断面図である。 本発明の実施の形態１に係る縦型トレンチＩＧＢＴの製造方法を示す断面図である。 比較例に係るトレンチＩＧＢＴの製造方法を示す断面図である。 比較例に係るトレンチＩＧＢＴの動作を説明するための断面図である。 本発明の実施の形態１に係る縦型トレンチＩＧＢＴの変形例を示す斜視図である。 図１２のＡ−Ａ´に沿った断面図である。 本発明の実施の形態２に係る縦型トレンチＩＧＢＴを示す斜視図である。 図１４のＡ−Ａ´に沿った断面図である。
本発明の実施の形態に係る縦型トレンチＩＧＢＴ及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る縦型トレンチＩＧＢＴを示す斜視図である。図２は、図１のＡ−Ａ´に沿った断面図である。ｎ−型Ｓｉ基板１上にｎ型電荷蓄積層２とｐ型ボディ層３が順に設けられている。トレンチゲート４が、ｐ型ボディ層３を貫通するトレンチ内にゲート絶縁膜５を介して設けられている。トレンチゲート４は平面視においてストライプ状に配置されている。
ｐ型ボディ層３上にｎ型エミッタ層６、及びｐ＋型拡散層８が設けられている。平面視において、ｎ型エミッタ層６及びｐ＋型拡散層８は、隣接するトレンチゲート４の間において、トレンチゲート４の長手方向に交互に配置されている。
トレンチゲート４を層間絶縁膜９が覆っている。層間絶縁膜９上にエミッタ電極１０が設けられている。コンタクトプラグ１１が層間絶縁膜９を貫通してｐ型ボディ層３及びｎ型エミッタ層６とエミッタ電極１０とを接続する。コンタクトプラグ１１は平面視においてトレンチゲート４と平行に配置されている。ｎ−型Ｓｉ基板１の下面にｎ型バッファ層１２とｐ型コレクタ層１３が順に設けられている。ｐ型コレクタ層１３にコレクタ電極１４が接続されている。
続いて、上記ＩＧＢＴの製造方法を説明する。図３から図９は、本発明の実施の形態１に係る縦型トレンチＩＧＢＴの製造方法を示す断面図である。
まず、図３に示すように、ｎ−型Ｓｉ基板１上にｎ型電荷蓄積層２とｐ型ボディ層３を順に形成する。ｐ型ボディ層３を貫通するトレンチを形成し、トレンチ内にゲート絶縁膜５を介してトレンチゲート４を形成する。ｐ型ボディ層３上に堆積された膜厚５００Å〜２０００Åの酸化膜１５に開口（エミッタ層のパターン）を形成する。酸化膜１５及び開口で露出したｐ型ボディ層３上に、ｎ型の不純物を含む膜厚５００Å〜５０００Åのポリシリコン膜１６（ドープトポリシリコン又はＰ／Ａｓ注入ポリシリコン）を形成する。
次に、図４に示すように、後にｎ型エミッタ層６を形成する領域においてポリシリコン膜１６上にレジスト１７を写真製版処理により形成する。このレジスト１７をマスクとしてポリシリコン膜１６をエッチング（パターニング）する。次に、図５に示すように、レジスト１７をマスクとしてｐ型ボディ層３にｐ型の不純物をセルフアラインで注入する。
次に、図６から図８に示すように、熱処理を行って、ポリシリコン膜１６からｐ型ボディ層３にｎ型の不純物を拡散させてｐ型ボディ層３上にｎ型エミッタ層６を形成し、ｐ型ボディ層３のｐ型の不純物を注入した領域にｐ＋型拡散層８を形成する。図６はトレンチ長手方向の断面図である。図７はｎ型エミッタ層６におけるトレンチ垂直方向の断面図である図８はｐ＋型拡散層８におけるトレンチ垂直方向の断面図である。なお、ポリシリコン膜１６をパターニングする前に熱処理を行ってｎ型エミッタ層６を形成してもよい。
ここで、ポリシリコン膜１６からの不純物の拡散はグレイン境界からの拡散が支配的であるため、図９に示すようにポリシリコン膜１６のグレインサイズをｎ型エミッタ層６の幅より小さくする。これにより、ｎ型エミッタ層６の濃度と深さが安定する。また、ｐ型ボディ層３とポリシリコン膜１６の間に自然酸化膜１８が形成されている。これにより、ｎ型エミッタ層６の深さを制御できる。
その後、ｎ−型Ｓｉ基板１の下面にｎ型バッファ層、ｐ型コレクタ層１３、及びコレクタ電極１４を形成する。以上の工程により本実施の形態に係る縦型トレンチＩＧＢＴが製造される。
続いて、本実施の形態の効果を比較例と比較して説明する。図１０は、比較例に係るトレンチＩＧＢＴの製造方法を示す断面図である。図１１は、比較例に係るトレンチＩＧＢＴの動作を説明するための断面図である。比較例では、不純物の注入と熱処理によりｎ＋型エミッタ層１９を形成するため、ｎ＋型エミッタ層１９を浅く形成することができない。このため、ＩＧＢＴの逆バイアス遮断時にｎ＋型エミッタ層１９の直下にホールが蓄積され、ＮＰＮトランジスタがＯＮすることでラッチアップ動作に至る。
一方、本実施の形態では、ポリシリコン膜１６からの不純物拡散により、極浅で微細なｎ型エミッタ層６を形成することができる。よって、ＩＧＢＴの逆バイアス遮断時にｎ型エミッタ層６の直下にホールが蓄積されず、オフ時のラッチアップの問題は発生しない。よって、ＲＢＳＯＡ耐量を向上することができる。
また、ｎ型エミッタ層６とｐ＋型拡散層８をセルフアラインで形成することにより、両者の重ね合わせを高精度化できる。これにより、両者の接合のばらつきが小さくなることで、電流ばらつきが小さくなりＲＢＳＯＡ耐量も安定化する。
図１２は、本発明の実施の形態１に係る縦型トレンチＩＧＢＴの変形例を示す斜視図である。図１３は、図１２のＡ−Ａ´に沿った断面図である。この変形例では、エミッタ層がｎ型エミッタ層６とｎ＋型エミッタ層７に分けられている。ｎ型エミッタ層６はトレンチゲート４の近傍に形成された真性エミッタ層であり、ｎ＋型エミッタ層７層は真性エミッタ層を外部に引き出す外部エミッタ層である。この場合でも実施の形態１の効果を得ることができる。また、ポリシリコン膜からの不純物拡散によりｎ型エミッタ層６とｎ＋型エミッタ層７をそれぞれ個別に形成すれば、ＭＯＳ（Metal Oxide Semiconductor）特性を個別に制御することができる。
実施の形態２．
図１４は、本発明の実施の形態２に係る縦型トレンチＩＧＢＴを示す斜視図である。図１５は、図１４のＡ−Ａ´に沿った断面図である。膜厚５００Å〜５０００Åのポリシリコン膜２０が、ｐ型ボディ層３及びｎ型エミッタ層６とコンタクトプラグ１１との間に設けられている。
このポリシリコン膜２０により、微細セルにおけるトレンチゲート４とコンタクトプラグ１１による応力を低減することができる。これにより、Ｓｉ基板中への欠陥の増殖を抑えることができる。この結果、接合のリーク電流が小さくなるため、ＲＢＳＯＡ耐量を向上することができる
なお、実施の形態１，２において、ポリシリコン膜１６，２０を、トレンチゲート４を構成するポリシリコンや、Ｐｏｌｙ−Ｐｏｌｙ容量の電極２１を構成するポリシリコンや、ポリシリコン抵抗２２などと同時に形成することが好ましい。これにより、工程数を削減することができる。
また、縦型トレンチＩＧＢＴは、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された縦型トレンチＩＧＢＴは、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された素子を用いることで、この素子を組み込んだ半導体モジュールも小型化できる。また、素子の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、素子の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
１ ｎ−型Ｓｉ基板（半導体基板）
３ ｐ型ボディ層（ボディ層）
４ トレンチゲート
５ ゲート絶縁膜
６ ｎ型エミッタ層（エミッタ層、真性エミッタ層）
７ ｎ＋型エミッタ層（エミッタ層、外部エミッタ層）
８ ｐ＋型拡散層（拡散層）
９ 層間絶縁膜
１０ エミッタ電極
１１ コンタクトプラグ
１３ ｐ型コレクタ層（コレクタ層）
１６，２０ ポリシリコン膜
１７ レジスト
１８ 自然酸化膜
２１ 容量の電極
２２ ポリシリコン抵抗

Claims (6)

  1. 第１導電型の半導体基板上に第２導電型のボディ層を形成する工程と、
    前記ボディ層を貫通するトレンチを形成し、前記トレンチ内にゲート絶縁膜を介してトレンチゲートを形成する工程と、
    前記ボディ層上に第１導電型の不純物を含むポリシリコン膜を形成する工程と、
    前記ポリシリコン膜から前記ボディ層に前記第１導電型の不純物を拡散させて前記ボディ層上に第１導電型のエミッタ層を形成する工程と、
    前記半導体基板の下面に第２導電型のコレクタ層を形成する工程と、
    後に前記エミッタ層を形成する領域において前記ポリシリコン膜上にレジストを形成する工程と、
    前記レジストをマスクとして前記ポリシリコン膜をエッチングする工程と、
    前記ポリシリコン膜をエッチングした後に、前記レジストをマスクとして前記ボディ層に第２導電型の不純物を注入する工程と、
    熱処理を行って前記ボディ層の前記第２導電型の不純物を注入した領域に第２導電型の拡散層を形成する工程とを備えることを特徴とする縦型トレンチＩＧＢＴの製造方法。
  2. 第１導電型の半導体基板上に第２導電型のボディ層を形成する工程と、
    前記ボディ層を貫通するトレンチを形成し、前記トレンチ内にゲート絶縁膜を介してトレンチゲートを形成する工程と、
    前記ボディ層上に第１導電型の不純物を含むポリシリコン膜を形成する工程と、
    前記ポリシリコン膜から前記ボディ層に前記第１導電型の不純物を拡散させて前記ボディ層上に第１導電型のエミッタ層を形成する工程と、
    前記半導体基板の下面に第２導電型のコレクタ層を形成する工程とを備え、
    前記ポリシリコン膜のグレインサイズは前記エミッタ層の幅より小さいことを特徴とする縦型トレンチＩＧＢＴの製造方法。
  3. 第１導電型の半導体基板上に第２導電型のボディ層を形成する工程と、
    前記ボディ層を貫通するトレンチを形成し、前記トレンチ内にゲート絶縁膜を介してトレンチゲートを形成する工程と、
    前記ボディ層上に第１導電型の不純物を含むポリシリコン膜を形成する工程と、
    前記ポリシリコン膜から前記ボディ層に前記第１導電型の不純物を拡散させて前記ボディ層上に第１導電型のエミッタ層を形成する工程と、
    前記半導体基板の下面に第２導電型のコレクタ層を形成する工程とを備え、
    前記ポリシリコン膜を、前記トレンチゲートを構成するポリシリコンと同時に形成することを特徴とする縦型トレンチＩＧＢＴの製造方法。
  4. 第１導電型の半導体基板上に第２導電型のボディ層を形成する工程と、
    前記ボディ層を貫通するトレンチを形成し、前記トレンチ内にゲート絶縁膜を介してトレンチゲートを形成する工程と、
    前記ボディ層上に第１導電型の不純物を含むポリシリコン膜を形成する工程と、
    前記ポリシリコン膜から前記ボディ層に前記第１導電型の不純物を拡散させて前記ボディ層上に第１導電型のエミッタ層を形成する工程と、
    前記半導体基板の下面に第２導電型のコレクタ層を形成する工程とを備え、
    前記ポリシリコン膜を、容量の電極を構成するポリシリコンと同時に形成することを特徴とする縦型トレンチＩＧＢＴの製造方法。
  5. 第１導電型の半導体基板上に第２導電型のボディ層を形成する工程と、
    前記ボディ層を貫通するトレンチを形成し、前記トレンチ内にゲート絶縁膜を介してトレンチゲートを形成する工程と、
    前記ボディ層上に第１導電型の不純物を含むポリシリコン膜を形成する工程と、
    前記ポリシリコン膜から前記ボディ層に前記第１導電型の不純物を拡散させて前記ボディ層上に第１導電型のエミッタ層を形成する工程と、
    前記半導体基板の下面に第２導電型のコレクタ層を形成する工程とを備え、
    前記ポリシリコン膜をポリシリコン抵抗と同時に形成することを特徴とする縦型トレンチＩＧＢＴの製造方法。
  6. 第１導電型の半導体基板上に第２導電型のボディ層を形成する工程と、
    前記ボディ層を貫通するトレンチを形成し、前記トレンチ内にゲート絶縁膜を介してトレンチゲートを形成する工程と、
    前記ボディ層上に第１導電型の不純物を含むポリシリコン膜を形成する工程と、
    前記ポリシリコン膜から前記ボディ層に前記第１導電型の不純物を拡散させて前記ボディ層上に第１導電型のエミッタ層を形成する工程と、
    前記半導体基板の下面に第２導電型のコレクタ層を形成する工程とを備え、
    前記エミッタ層は、
    前記トレンチゲートの近傍に形成された真性エミッタ層と、
    前記真性エミッタ層を外部に引き出す外部エミッタ層とを有し、
    前記外部エミッタ層は前記真性エミッタ層に比べて不純物濃度が高く、深さが浅いことを特徴とする縦型トレンチＩＧＢＴの製造方法。
JP2012052580A 2012-03-09 2012-03-09 縦型トレンチｉｇｂｔの製造方法 Active JP5754397B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012052580A JP5754397B2 (ja) 2012-03-09 2012-03-09 縦型トレンチｉｇｂｔの製造方法
US13/619,395 US8841175B2 (en) 2012-03-09 2012-09-14 Vertical trench IGBT and method for manufacturing the same
CN201210434810.9A CN103311121B (zh) 2012-03-09 2012-11-05 纵型沟槽igbt及其制造方法
DE102012220166.1A DE102012220166B4 (de) 2012-03-09 2012-11-06 Verfahren zur Herstellung eines IGBT mit vertikalen Gräben
KR1020130019631A KR101444081B1 (ko) 2012-03-09 2013-02-25 종형 트렌치 ｉｇｂｔ 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012052580A JP5754397B2 (ja) 2012-03-09 2012-03-09 縦型トレンチｉｇｂｔの製造方法

Publications (2)

Publication Number Publication Date
JP2013187440A JP2013187440A (ja) 2013-09-19
JP5754397B2 true JP5754397B2 (ja) 2015-07-29

Family

ID=49029636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012052580A Active JP5754397B2 (ja) 2012-03-09 2012-03-09 縦型トレンチｉｇｂｔの製造方法

Country Status (5)

Country Link
US (1) US8841175B2 (ja)
JP (1) JP5754397B2 (ja)
KR (1) KR101444081B1 (ja)
CN (1) CN103311121B (ja)
DE (1) DE102012220166B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0723438Y2 (ja) 1990-11-08 1995-05-31 澁谷工業株式会社 充填装置の空寸調整装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6304878B2 (ja) 2014-04-25 2018-04-04 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6421487B2 (ja) * 2014-07-31 2018-11-14 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6406361B2 (ja) 2015-02-03 2018-10-17 富士電機株式会社 半導体装置及びその製造方法
US9583605B2 (en) * 2015-02-05 2017-02-28 Changzhou ZhongMin Semi-Tech Co. Ltd Method of forming a trench in a semiconductor device
JP6319508B2 (ja) 2015-02-16 2018-05-09 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2019102669A (ja) * 2017-12-04 2019-06-24 株式会社東芝 半導体装置
CN110190119A (zh) * 2018-02-22 2019-08-30 三垦电气株式会社 半导体装置和电子设备
DE112019000166T5 (de) 2018-06-22 2020-07-09 Fuji Electric Co., Ltd. Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
CN115411101A (zh) * 2022-07-22 2022-11-29 上海林众电子科技有限公司 一种多晶硅发射极igbt器件、制备方法及其应用

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074304A (en) * 1974-10-04 1978-02-14 Nippon Electric Company, Ltd. Semiconductor device having a miniature junction area and process for fabricating same
US5063168A (en) * 1986-07-02 1991-11-05 National Semiconductor Corporation Process for making bipolar transistor with polysilicon stringer base contact
JPH0786296A (ja) * 1993-09-10 1995-03-31 Toshiba Corp 高速バイポーラトランジスタの製造方法
JP2697631B2 (ja) 1994-09-26 1998-01-14 日本電気株式会社 半導体装置の製造方法
JP3384198B2 (ja) 1995-07-21 2003-03-10 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
JPH0992628A (ja) 1995-09-25 1997-04-04 Nkk Corp 半導体装置の製造方法
JPH09246493A (ja) 1996-03-13 1997-09-19 Hitachi Ltd 半導体集積回路装置の製造方法
JP4056218B2 (ja) 2000-12-27 2008-03-05 三洋電機株式会社 半導体装置およびその製造方法
JP2002353452A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 電力用半導体素子
JP2002368012A (ja) * 2001-06-06 2002-12-20 Rohm Co Ltd 不純物拡散層の形成方法
JP5984282B2 (ja) * 2006-04-27 2016-09-06 富士電機株式会社 縦型トレンチ型絶縁ゲートｍｏｓ半導体装置
DE102007008777B4 (de) 2007-02-20 2012-03-15 Infineon Technologies Austria Ag Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben
JP5383009B2 (ja) * 2007-07-17 2014-01-08 三菱電機株式会社 半導体装置の設計方法
CN101552285B (zh) * 2008-09-02 2011-06-15 李思敏 槽形栅掺砷多晶硅结构的联栅晶体管
JP5301509B2 (ja) 2010-08-31 2013-09-25 日立建機株式会社 作業車両の走行制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0723438Y2 (ja) 1990-11-08 1995-05-31 澁谷工業株式会社 充填装置の空寸調整装置

Also Published As

Publication number Publication date
DE102012220166B4 (de) 2016-02-25
CN103311121B (zh) 2016-12-21
KR20130103358A (ko) 2013-09-23
US8841175B2 (en) 2014-09-23
US20130234200A1 (en) 2013-09-12
CN103311121A (zh) 2013-09-18
KR101444081B1 (ko) 2014-09-26
JP2013187440A (ja) 2013-09-19
DE102012220166A1 (de) 2013-09-12

Similar Documents

Publication Publication Date Title
JP5754397B2 (ja) 縦型トレンチｉｇｂｔの製造方法
JP4841829B2 (ja) 半導体装置及びその製造方法
US7791135B2 (en) Insulated gate silicon carbide semiconductor device and method for manufacturing the same
JP6055498B2 (ja) 半導体装置
JP5617190B2 (ja) 半導体装置の製造方法および半導体装置
JP2009253139A (ja) 半導体装置およびその製造方法
CN107452743B (zh) 用于形成pn结的方法以及相关联的半导体器件
KR101514537B1 (ko) 전력 반도체 소자 및 그 제조 방법
JP2020004876A (ja) 炭化珪素半導体装置
JP2007049039A (ja) 半導体装置
JP5558243B2 (ja) 半導体装置
CN114744049B (zh) 碳化硅mosfet半导体器件及制作方法
JP4896001B2 (ja) 半導体装置
CN100517750C (zh) 半导体装置
JP2021150405A (ja) 炭化珪素半導体装置
JP4794546B2 (ja) 半導体装置およびその製造方法
JP4794545B2 (ja) 半導体装置
JP2007165370A (ja) 半導体装置及びその製造方法
CN102881588B (zh) 一种双极结型晶体管的制作方法
JPWO2007034547A1 (ja) トレンチゲートパワーｍｏｓｆｅｔ
US11417761B1 (en) Transistor structure and method for fabricating the same
TWI708364B (zh) 半導體元件及其製造方法
KR102141845B1 (ko) 고전력 스위칭용 반도체 소자 및 그 제조방법
JP7294097B2 (ja) 半導体装置の製造方法
CN116646400A (zh) 一种碳化硅mosfet器件及制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150511

R150 Certificate of patent or registration of utility model

Ref document number: 5754397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250