JP2002368012A - 不純物拡散層の形成方法 - Google Patents
不純物拡散層の形成方法Info
- Publication number
- JP2002368012A JP2002368012A JP2001170644A JP2001170644A JP2002368012A JP 2002368012 A JP2002368012 A JP 2002368012A JP 2001170644 A JP2001170644 A JP 2001170644A JP 2001170644 A JP2001170644 A JP 2001170644A JP 2002368012 A JP2002368012 A JP 2002368012A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- semiconductor substrate
- film
- diffusion layer
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 不純物拡散層を浅く狭く形成することであ
る。 【解決手段】 半導体基板１上にポリシリコン膜を形成
し、ポリシリコン膜の上からＢをイオン注入する。次
に、ポリシリコン膜を熱酸化してポリシリコン酸化膜５
を形成後、ポリシリコン酸化膜５をエッチングしてコン
タクトホール８ａ，８ｂを形成する。ポリシリコン膜を
熱酸化する際に、Ｂが活性化されるとともに半導体基板
１の表面に拡散し、ソース／ドレイン領域６ａ，６ｂ及
びＬＤＤ領域７ａ，７ｂが形成される。短時間の熱酸化
によりポリシリコンを酸化できるので、Ｂが広い範囲で
拡散するのを防止できる。
る。 【解決手段】 半導体基板１上にポリシリコン膜を形成
し、ポリシリコン膜の上からＢをイオン注入する。次
に、ポリシリコン膜を熱酸化してポリシリコン酸化膜５
を形成後、ポリシリコン酸化膜５をエッチングしてコン
タクトホール８ａ，８ｂを形成する。ポリシリコン膜を
熱酸化する際に、Ｂが活性化されるとともに半導体基板
１の表面に拡散し、ソース／ドレイン領域６ａ，６ｂ及
びＬＤＤ領域７ａ，７ｂが形成される。短時間の熱酸化
によりポリシリコンを酸化できるので、Ｂが広い範囲で
拡散するのを防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は、不純物拡散層の形
成方法、特に、ＬＳＩ製造に使用される不純物拡散層の
形成方法に関する。
成方法、特に、ＬＳＩ製造に使用される不純物拡散層の
形成方法に関する。
【０００２】
【従来の技術】ＬＳＩ上に、ＣＭＯＳやバイポーラトラ
ンジスタを形成する場合には、通常、不純物拡散層によ
りソース／ドレイン領域やベース、エミッタ、コレクタ
領域などを形成する。また、電極との接合部における接
触抵抗を低減するために、電極との接合部分に高濃度の
不純物拡散層である低抵抗接触層を形成したり、ドレイ
ン領域の不純物の濃度分布を緩やかにするためにＬＤＤ
（Lightly Doped Drain）領域を形成する必要がある。
ンジスタを形成する場合には、通常、不純物拡散層によ
りソース／ドレイン領域やベース、エミッタ、コレクタ
領域などを形成する。また、電極との接合部における接
触抵抗を低減するために、電極との接合部分に高濃度の
不純物拡散層である低抵抗接触層を形成したり、ドレイ
ン領域の不純物の濃度分布を緩やかにするためにＬＤＤ
（Lightly Doped Drain）領域を形成する必要がある。
【０００３】このような不純物拡散領域を形成するに
は、制御性の良いイオン注入法が用いられている。イオ
ン注入法では、半導体基板の表面に酸化膜を形成し、酸
化膜上から不純物をイオン注入し、その後、アニール又
は熱酸化を行い不純物を活性化させて不純物拡散層を形
成している。
は、制御性の良いイオン注入法が用いられている。イオ
ン注入法では、半導体基板の表面に酸化膜を形成し、酸
化膜上から不純物をイオン注入し、その後、アニール又
は熱酸化を行い不純物を活性化させて不純物拡散層を形
成している。
【０００４】
【発明が解決しようとする課題】ＬＳＩの高密度化、高
性能化のためには、不純物を浅く狭い範囲に拡散させる
ことにより不純物拡散層を小さく形成することが好まし
い。しかし、粒子径の小さい不純物（例えば、ボロン
Ｂ）を酸化膜上からイオン注入する場合には、Ｂが半導
体基板の深い位置にまで達し、ｐ+拡散層を浅く形成す
ることが困難である。
性能化のためには、不純物を浅く狭い範囲に拡散させる
ことにより不純物拡散層を小さく形成することが好まし
い。しかし、粒子径の小さい不純物（例えば、ボロン
Ｂ）を酸化膜上からイオン注入する場合には、Ｂが半導
体基板の深い位置にまで達し、ｐ+拡散層を浅く形成す
ることが困難である。
【０００５】一方、不純物粒子が深い位置に到達しない
ように粒子径の大きい不純物（例えば、ＢＦ2）を酸化
膜上からイオン注入した場合には、Ｓｉ表面の結晶欠陥
が大きくなる。この結晶欠陥は不純物粒子の拡散を促進
するため、Ｂが半導体基板の深くに拡散してしまい、結
局、浅い不純物拡散層を形成することは困難である。
ように粒子径の大きい不純物（例えば、ＢＦ2）を酸化
膜上からイオン注入した場合には、Ｓｉ表面の結晶欠陥
が大きくなる。この結晶欠陥は不純物粒子の拡散を促進
するため、Ｂが半導体基板の深くに拡散してしまい、結
局、浅い不純物拡散層を形成することは困難である。
【０００６】また、結晶欠陥が半導体基板に生じないよ
うに酸化膜を厚く形成することが考えられる。しかし、
酸化膜中での不純物の拡散係数が半導体基板中よりも約
２桁小さくほとんど動かないないため、半導体基板に不
純物を拡散させるのに長時間の熱処理が必要になり、不
純物が半導体基板に深く拡散してしまう。
うに酸化膜を厚く形成することが考えられる。しかし、
酸化膜中での不純物の拡散係数が半導体基板中よりも約
２桁小さくほとんど動かないないため、半導体基板に不
純物を拡散させるのに長時間の熱処理が必要になり、不
純物が半導体基板に深く拡散してしまう。
【０００７】本発明の目的は、ＬＳＩ製造において、不
純物拡散層を小さく形成することである。
純物拡散層を小さく形成することである。
【０００８】
【課題を解決するための手段】第１発明に係る不純物拡
散層の形成方法は、半導体基板上に不純物拡散層を形成
する方法であって、半導体基板の表面にポリシリコン層
を形成する第１工程と、ポリシリコン層上から第１導電
型不純物を注入する第２工程と、ポリシリコン層を熱酸
化してポリシリコン酸化膜を形成する第３工程と、ポリ
シリコン酸化膜を取り除く第４工程とを含んでいる。
散層の形成方法は、半導体基板上に不純物拡散層を形成
する方法であって、半導体基板の表面にポリシリコン層
を形成する第１工程と、ポリシリコン層上から第１導電
型不純物を注入する第２工程と、ポリシリコン層を熱酸
化してポリシリコン酸化膜を形成する第３工程と、ポリ
シリコン酸化膜を取り除く第４工程とを含んでいる。
【０００９】第１発明に係る不純物拡散層の形成方法で
は、酸化膜を介して半導体基板上に不純物を直接イオン
注入するのではなく、ポリシリコン層上から不純物をイ
オン注入する。次に、ポリシリコン層を熱酸化すること
により不純物を活性化させて、不純物拡散層を形成す
る。その後、ポリシリコン酸化膜をエッチングにより取
り除く。ここで、ポリシリコンは、多結晶体であるため
原子間の結合が弱く、単結晶体の半導体基板に比べて酸
化速度が速く、短時間で酸化される。そのため、半導体
基板をほとんど酸化させないでポリシリコン層のみを選
択的に酸化させることができ、ポリシリコン酸化膜のみ
を選択的にエッチングすることができる。
は、酸化膜を介して半導体基板上に不純物を直接イオン
注入するのではなく、ポリシリコン層上から不純物をイ
オン注入する。次に、ポリシリコン層を熱酸化すること
により不純物を活性化させて、不純物拡散層を形成す
る。その後、ポリシリコン酸化膜をエッチングにより取
り除く。ここで、ポリシリコンは、多結晶体であるため
原子間の結合が弱く、単結晶体の半導体基板に比べて酸
化速度が速く、短時間で酸化される。そのため、半導体
基板をほとんど酸化させないでポリシリコン層のみを選
択的に酸化させることができ、ポリシリコン酸化膜のみ
を選択的にエッチングすることができる。
【００１０】第１発明に係る不純物拡散層の形成方法で
は、半導体基板上に形成された酸化膜の上から不純物を
注入するのではなく、半導体基板上に形成されたポリシ
リコン層の上から不純物を注入する。ポリシリコン中で
は粒界を通じて不純物が拡散するために、ポリシリコン
層の拡散係数は、Ｓｉ半導体基板中よりも１〜２桁も大
きい。そのため、不純物をイオン注入した後に熱処理を
すると、不純物がポリシリコン中を非常に速く拡散する
が、Ｓｉ半導体基板中に達した不純物は非常に遅く拡散
し、ポリシリコン層及び半導体基板の界面付近に不純物
濃度の界面を有するようになる。従って、短時間の熱酸
化により、半導体基板に濃度が低く、浅い不純物拡散層
を形成することができる。また、さらに、不純物が注入
されたポリシリコン層を酸化して取り除くので、半導体
基板には浅い不純物拡散層を形成することができる。ま
た、ポリシリコン層の酸化は短時間で良いので、熱酸化
により不純物が半導体基板の広い範囲に拡散するのを防
止することができる。この結果、不純物を浅く狭い範囲
に拡散させ、半導体基板上に不純物拡散層を小さく形成
することができるようになる。
は、半導体基板上に形成された酸化膜の上から不純物を
注入するのではなく、半導体基板上に形成されたポリシ
リコン層の上から不純物を注入する。ポリシリコン中で
は粒界を通じて不純物が拡散するために、ポリシリコン
層の拡散係数は、Ｓｉ半導体基板中よりも１〜２桁も大
きい。そのため、不純物をイオン注入した後に熱処理を
すると、不純物がポリシリコン中を非常に速く拡散する
が、Ｓｉ半導体基板中に達した不純物は非常に遅く拡散
し、ポリシリコン層及び半導体基板の界面付近に不純物
濃度の界面を有するようになる。従って、短時間の熱酸
化により、半導体基板に濃度が低く、浅い不純物拡散層
を形成することができる。また、さらに、不純物が注入
されたポリシリコン層を酸化して取り除くので、半導体
基板には浅い不純物拡散層を形成することができる。ま
た、ポリシリコン層の酸化は短時間で良いので、熱酸化
により不純物が半導体基板の広い範囲に拡散するのを防
止することができる。この結果、不純物を浅く狭い範囲
に拡散させ、半導体基板上に不純物拡散層を小さく形成
することができるようになる。
【００１１】なお、ポリシリコン層に生じた結晶欠陥は
熱酸化して取り除かれるため、性能の劣化を防止でき
る。例えば、粒子径の大きい不純物ＢＦ2をイオン注入
する場合も、ポリシリコン層を熱酸化して取り除くの
で、半導体基板に形成される不純物拡散領域の結晶欠陥
を低減できる。
熱酸化して取り除かれるため、性能の劣化を防止でき
る。例えば、粒子径の大きい不純物ＢＦ2をイオン注入
する場合も、ポリシリコン層を熱酸化して取り除くの
で、半導体基板に形成される不純物拡散領域の結晶欠陥
を低減できる。
【００１２】第２発明に係る不純物拡散層の形成方法
は、第１発明の不純物拡散層の形成方法において、第１
導電型不純物はボロンＢ又は二フッ化ボロンＢＦ2であ
る。第２発明に係る不純物拡散層の形成方法では、ボロ
ン又は二フッ化ボロンをイオン注入して、ｐ+拡散層を
小さく形成することができる。
は、第１発明の不純物拡散層の形成方法において、第１
導電型不純物はボロンＢ又は二フッ化ボロンＢＦ2であ
る。第２発明に係る不純物拡散層の形成方法では、ボロ
ン又は二フッ化ボロンをイオン注入して、ｐ+拡散層を
小さく形成することができる。
【００１３】
【発明の実施の形態】〔第１実施形態例〕 〔ｐチャンネルＭＯＳ〕図１から図６は、本発明の一実
施形態例に係るｐチャンネルＭＯＳのＬＤＤ（Lightly
Doped Drain）構造の形成方法を説明するための図であ
る。
施形態例に係るｐチャンネルＭＯＳのＬＤＤ（Lightly
Doped Drain）構造の形成方法を説明するための図であ
る。
【００１４】まず、図１に示すように、ｎ型不純物を含
むＳｉ基板である半導体基板１の素子形成領域の表面を
８５０〜１０００℃の温度で熱酸化して、ゲート絶縁膜
２となる膜厚１００〜１０００ÅのＳｉＯ2膜を形成す
る。続いて、ゲート電極３となる膜厚２０００〜６００
０Åの第１ポリシリコン膜を形成し、この第１ポリシリ
コン膜に８００〜９００℃の温度でＰを熱拡散させる。
むＳｉ基板である半導体基板１の素子形成領域の表面を
８５０〜１０００℃の温度で熱酸化して、ゲート絶縁膜
２となる膜厚１００〜１０００ÅのＳｉＯ2膜を形成す
る。続いて、ゲート電極３となる膜厚２０００〜６００
０Åの第１ポリシリコン膜を形成し、この第１ポリシリ
コン膜に８００〜９００℃の温度でＰを熱拡散させる。
【００１５】次に、ゲート電極３となる領域をレジスト
によりマスクして第１ポリシリコン膜をエッチングし、
図２に示すようなゲート電極３を形成する。レジストを
剥離した後、ゲート電極３をマスクとしてＳｉＯ2膜を
ウェットエッチングして、図３に示すようなゲート絶縁
膜２を形成する。
によりマスクして第１ポリシリコン膜をエッチングし、
図２に示すようなゲート電極３を形成する。レジストを
剥離した後、ゲート電極３をマスクとしてＳｉＯ2膜を
ウェットエッチングして、図３に示すようなゲート絶縁
膜２を形成する。
【００１６】次に、図４に示すように、半導体基板１及
びゲート電極２の上に膜厚５００〜２０００Åの第２ポ
リシリコン膜４を形成し、この第２ポリシリコン膜４の
上からＢをイオン注入する。このとき、第２ポリシリコ
ン膜４は、ゲート電極３の両端部付近において他の部分
よりも厚い厚膜部４ａ，４ｂが形成される。また、Ｂは
第２ポリシリコン膜４の表面から一定の距離にイオン注
入されるため、厚膜部４ａ，４ｂにおいて、イオン注入
されたＢは、他の部分よりも半導体基板１の表面から遠
い位置に打ち込まれる。なお、このとき、第２ポリシリ
コン膜４上にＢＦ2を注入しても良い。
びゲート電極２の上に膜厚５００〜２０００Åの第２ポ
リシリコン膜４を形成し、この第２ポリシリコン膜４の
上からＢをイオン注入する。このとき、第２ポリシリコ
ン膜４は、ゲート電極３の両端部付近において他の部分
よりも厚い厚膜部４ａ，４ｂが形成される。また、Ｂは
第２ポリシリコン膜４の表面から一定の距離にイオン注
入されるため、厚膜部４ａ，４ｂにおいて、イオン注入
されたＢは、他の部分よりも半導体基板１の表面から遠
い位置に打ち込まれる。なお、このとき、第２ポリシリ
コン膜４上にＢＦ2を注入しても良い。
【００１７】その後、第２ポリシリコン膜４を８００〜
９００℃の温度で１０〜４０分の間熱酸化し、図５に示
すようにポリシリコン酸化膜５を形成する。ここで、厚
膜部４ａ，４ｂは厚膜部５ａ，５ｂとなる。この熱酸化
の際に、第２ポリシリコン膜４中にイオン注入されたＢ
は、活性化されるとともに、半導体基板１内に拡散す
る。厚膜部４ａ，４ｂではＢが半導体基板１の表面から
遠い位置に打ち込まれているので、厚膜部４ａ，４ｂの
下方の半導体基板１の表面には、Ｂが他の部分よりも浅
く低濃度にしか拡散されない。このため、厚膜部５ａ，
５ｂの下方の半導体基板１の表面には、低濃度のＬＤＤ
（Lightly Doped Drain）領域７ａ，７ｂが形成され、
厚膜部４ａ，４ｂの両端部には、ＬＤＤ領域７ａ，７ｂ
よりも深く高濃度のソース／ドレイン領域６ａ，６ｂが
形成される。
９００℃の温度で１０〜４０分の間熱酸化し、図５に示
すようにポリシリコン酸化膜５を形成する。ここで、厚
膜部４ａ，４ｂは厚膜部５ａ，５ｂとなる。この熱酸化
の際に、第２ポリシリコン膜４中にイオン注入されたＢ
は、活性化されるとともに、半導体基板１内に拡散す
る。厚膜部４ａ，４ｂではＢが半導体基板１の表面から
遠い位置に打ち込まれているので、厚膜部４ａ，４ｂの
下方の半導体基板１の表面には、Ｂが他の部分よりも浅
く低濃度にしか拡散されない。このため、厚膜部５ａ，
５ｂの下方の半導体基板１の表面には、低濃度のＬＤＤ
（Lightly Doped Drain）領域７ａ，７ｂが形成され、
厚膜部４ａ，４ｂの両端部には、ＬＤＤ領域７ａ，７ｂ
よりも深く高濃度のソース／ドレイン領域６ａ，６ｂが
形成される。
【００１８】この熱酸化工程において、第２ポリシリコ
ン膜４は多結晶であるため原子間の結合が弱く、単結晶
体のシリコンで形成される半導体基板１よりも、短時間
で熱酸化される。そのため、第２ポリシリコン膜２を選
択的にかつ短時間で熱酸化させ、浅く狭い範囲にＢを拡
散させることにより、ソース／ドレイン領域６ａ，６ｂ
及びＬＤＤ領域７ａ，７ｂを小さく形成することができ
る。
ン膜４は多結晶であるため原子間の結合が弱く、単結晶
体のシリコンで形成される半導体基板１よりも、短時間
で熱酸化される。そのため、第２ポリシリコン膜２を選
択的にかつ短時間で熱酸化させ、浅く狭い範囲にＢを拡
散させることにより、ソース／ドレイン領域６ａ，６ｂ
及びＬＤＤ領域７ａ，７ｂを小さく形成することができ
る。
【００１９】次に、ソース／ドレイン領域６ａ，６ｂの
表面を露出するようにポリシリコン酸化膜５をエッチン
グしてコンタクトホール８ａ，８ｂを形成し、これらの
コンタクトホール８ａ，８ｂを介してソース／ドレイン
領域６ａ，６ｂのそれぞれに電気的に接続されるように
Ａｌ又はＡｌＳｉによりソース／ドレイン電極９ａ，９
ｂを形成する。
表面を露出するようにポリシリコン酸化膜５をエッチン
グしてコンタクトホール８ａ，８ｂを形成し、これらの
コンタクトホール８ａ，８ｂを介してソース／ドレイン
領域６ａ，６ｂのそれぞれに電気的に接続されるように
Ａｌ又はＡｌＳｉによりソース／ドレイン電極９ａ，９
ｂを形成する。
【００２０】上記実施形態例では、ポリシリコン層４の
短時間の熱酸化により、ポリシリコン層４と半導体基板
１との界面に不純物濃度のピークを持つように不純物が
拡散し、半導体基板１上に低濃度の浅いＬＤＤ領域７
ａ，７ｂを形成することができる。また、ポリシリコン
層４は全て熱酸化されるため、ポリシリコン層４中の結
晶欠陥は全て酸化膜になり無くなる。
短時間の熱酸化により、ポリシリコン層４と半導体基板
１との界面に不純物濃度のピークを持つように不純物が
拡散し、半導体基板１上に低濃度の浅いＬＤＤ領域７
ａ，７ｂを形成することができる。また、ポリシリコン
層４は全て熱酸化されるため、ポリシリコン層４中の結
晶欠陥は全て酸化膜になり無くなる。
【００２１】〔ｎチャンネルＭＯＳ〕上記では、ｐチャ
ンネルＭＯＳのＬＤＤ構造を形成する場合を説明した
が、ｎチャンネルＭＯＳのＬＤＤ構造も同様に形成する
ことができる。ｎチャンネルＭＯＳでは、ｐ型不純物を
含むＳｉ基板である半導体基板１を使用し、Ｂの代わり
にＰ又はＡｓを第２ポリシリコン膜４に注入する。これ
により、半導体基板１上にソース／ドレイン領域６ａ，
６ｂ及びＬＤＤ領域７ａ，７ｂを小さく形成することが
できる。
ンネルＭＯＳのＬＤＤ構造を形成する場合を説明した
が、ｎチャンネルＭＯＳのＬＤＤ構造も同様に形成する
ことができる。ｎチャンネルＭＯＳでは、ｐ型不純物を
含むＳｉ基板である半導体基板１を使用し、Ｂの代わり
にＰ又はＡｓを第２ポリシリコン膜４に注入する。これ
により、半導体基板１上にソース／ドレイン領域６ａ，
６ｂ及びＬＤＤ領域７ａ，７ｂを小さく形成することが
できる。
【００２２】〔第２実施形態例〕 〔ｐ型低抵抗接触層〕図７から図１０は、本発明の第２
実施形態例に係る低抵抗接触層（ｐ+拡散層）の形成方
法を説明する図である。この低抵抗接触層は、ＬＳＩ上
に形成されるｎＭＯＳ、ＣＭＯＳ、バイポーラトランジ
スタ、ＢｉＣＭＯＳ等の電極との接触部分に用いられ
る。
実施形態例に係る低抵抗接触層（ｐ+拡散層）の形成方
法を説明する図である。この低抵抗接触層は、ＬＳＩ上
に形成されるｎＭＯＳ、ＣＭＯＳ、バイポーラトランジ
スタ、ＢｉＣＭＯＳ等の電極との接触部分に用いられ
る。
【００２３】まず、図７に示すように、ｎ型不純物を含
むＳｉ基板である半導体基板１０の表面を熱酸化して膜
厚２０００〜１００００ÅのＳｉＯ2膜２０を形成し、
レジストによりマスクしてＳｉＯ2膜２０をエッチング
し、開口部２１を形成する。ＳｉＯ2膜２０上のレジス
トを剥離した後、図８に示すように、膜厚５００〜２０
００Åのポリシリコン膜３０を形成し、このポリシリコ
ン膜３０の上からＢをイオン注入する。
むＳｉ基板である半導体基板１０の表面を熱酸化して膜
厚２０００〜１００００ÅのＳｉＯ2膜２０を形成し、
レジストによりマスクしてＳｉＯ2膜２０をエッチング
し、開口部２１を形成する。ＳｉＯ2膜２０上のレジス
トを剥離した後、図８に示すように、膜厚５００〜２０
００Åのポリシリコン膜３０を形成し、このポリシリコ
ン膜３０の上からＢをイオン注入する。
【００２４】次に、図９に示すように、ポリシリコン膜
３０を８００〜９００℃で１０〜４０分の間熱酸化して
ポリシリコン酸化膜４０を形成する。この熱酸化の際、
Ｂイオンは、活性化されるとともに、半導体基板１０の
表面に拡散され、ｐ+拡散層からなる低抵抗接触層５０
が半導体基板１０の表面に形成される。この場合も、ポ
リシリコン膜３０は、多結晶体であるため原子間の結合
が弱く、単結晶体の半導体基板１０よりも短時間の熱酸
化により酸化される。そのため、ポリシリコン膜３０を
選択的にかつ短時間で熱酸化させ、Ｂを狭く浅い範囲に
拡散させることにより、低抵抗接触層５０を小さく形成
することができる。
３０を８００〜９００℃で１０〜４０分の間熱酸化して
ポリシリコン酸化膜４０を形成する。この熱酸化の際、
Ｂイオンは、活性化されるとともに、半導体基板１０の
表面に拡散され、ｐ+拡散層からなる低抵抗接触層５０
が半導体基板１０の表面に形成される。この場合も、ポ
リシリコン膜３０は、多結晶体であるため原子間の結合
が弱く、単結晶体の半導体基板１０よりも短時間の熱酸
化により酸化される。そのため、ポリシリコン膜３０を
選択的にかつ短時間で熱酸化させ、Ｂを狭く浅い範囲に
拡散させることにより、低抵抗接触層５０を小さく形成
することができる。
【００２５】その後、図１０に示すように、レジストに
よりマスクしてポリシリコン酸化膜４０をエッチングし
て、低抵抗接触層５０の表面を露出するようにコンタク
トホール４１を形成する。ポリシリコン酸化膜４０上の
レジストを剥離した後、低抵抗接触層５０に電気的に接
続されるように電極６０を形成する。
よりマスクしてポリシリコン酸化膜４０をエッチングし
て、低抵抗接触層５０の表面を露出するようにコンタク
トホール４１を形成する。ポリシリコン酸化膜４０上の
レジストを剥離した後、低抵抗接触層５０に電気的に接
続されるように電極６０を形成する。
【００２６】〔ｎ型低抵抗接触層〕ｐ型の低抵抗接触層
（ｐ+拡散層）５０を形成する場合を説明したが、ｎ型
低抵抗接触層（ｎ+拡散層）も同様に形成することがで
きる。ｎ型低抵抗接触層では、ｐ型不純物を含むＳｉ基
板である半導体基板１０を使用し、Ｂの代わりに例えば
Ｐ又はＡｓをポリシリコン膜３０に注入する。これによ
り、ｐ型の半導体基板１０の表面に、ｎ+拡散層である
低抵抗接触層５０を小さく形成することができる。
（ｐ+拡散層）５０を形成する場合を説明したが、ｎ型
低抵抗接触層（ｎ+拡散層）も同様に形成することがで
きる。ｎ型低抵抗接触層では、ｐ型不純物を含むＳｉ基
板である半導体基板１０を使用し、Ｂの代わりに例えば
Ｐ又はＡｓをポリシリコン膜３０に注入する。これによ
り、ｐ型の半導体基板１０の表面に、ｎ+拡散層である
低抵抗接触層５０を小さく形成することができる。
【００２７】
【発明の効果】本発明によれば、ポリシリコン層上から
不純物を注入し、熱酸化によりポリシリコンを熱酸化さ
せて取り除くことにより、不純物拡散層を浅く形成する
ことができる。また、ポリシリコン層の熱酸化は短時間
で行えるので、熱酸化により不純物が半導体基板の広い
範囲で拡散するのを抑制できる。このように、不純物を
浅く狭い範囲に拡散させることにより、不純物拡散層を
小さく形成することができる。
不純物を注入し、熱酸化によりポリシリコンを熱酸化さ
せて取り除くことにより、不純物拡散層を浅く形成する
ことができる。また、ポリシリコン層の熱酸化は短時間
で行えるので、熱酸化により不純物が半導体基板の広い
範囲で拡散するのを抑制できる。このように、不純物を
浅く狭い範囲に拡散させることにより、不純物拡散層を
小さく形成することができる。
【図１】本発明の第１実施形態例に係るｐチャンネルＭ
ＯＳのＬＤＤ構造形成方法（その１）。
ＯＳのＬＤＤ構造形成方法（その１）。
【図２】本発明の第１実施形態例に係るｐチャンネルＭ
ＯＳのＬＤＤ構造形成方法（その２）。
ＯＳのＬＤＤ構造形成方法（その２）。
【図３】本発明の第１実施形態例に係るｐチャンネルＭ
ＯＳのＬＤＤ構造形成方法（その３）。
ＯＳのＬＤＤ構造形成方法（その３）。
【図４】本発明の第１実施形態例に係るｐチャンネルＭ
ＯＳのＬＤＤ構造形成方法（その４）。
ＯＳのＬＤＤ構造形成方法（その４）。
【図５】本発明の第１実施形態例に係るｐチャンネルＭ
ＯＳのＬＤＤ構造形成方法（その５）。
ＯＳのＬＤＤ構造形成方法（その５）。
【図６】本発明の第１実施形態例に係るｐチャンネルＭ
ＯＳのＬＤＤ構造形成方法（その６）。
ＯＳのＬＤＤ構造形成方法（その６）。
【図７】本発明の第２実施形態例に係るｐ型低抵抗接触
層の形成方法（その１）。
層の形成方法（その１）。
【図８】本発明の第２実施形態例に係るｐ型低抵抗接触
層の形成方法（その２）。
層の形成方法（その２）。
【図９】本発明の第２実施形態例に係るｐ型低抵抗接触
層の形成方法（その３）。
層の形成方法（その３）。
【図１０】本発明の第２実施形態例に係るｐ型低抵抗接
触層の形成方法（その４）。
触層の形成方法（その４）。
１ 半導体基板 ２ ゲート絶縁膜 ３ ゲート電極 ４ 第２ポリシリコン膜 ５ ポリシリコン酸化膜 ６ａ，６ｂ ソース／ドレイン領域 ７ａ，７ｂ ＬＤＤ領域 ８ａ，８ｂ コンタクトホール ９ａ，９ｂ ソース／ドレイン電極 １０ 半導体基板 ２０ ＳｉＯ2膜 ２１ 開口部 ３０ ポリシリコン膜 ４０ ポリシリコン酸化膜 ４１ コンタクトホール ５０ 低抵抗接触層 ６０ 電極
Claims (2)
- 【請求項１】半導体基板上に不純物拡散層を形成する方
法であって、 前記半導体基板の表面にポリシリコン層を形成する第１
工程と、 前記ポリシリコン層上から第１導電型不純物を注入する
第２工程と、 前記ポリシリコン層を熱酸化してポリシリコン酸化膜を
形成する第３工程と、 前記ポリシリコン酸化膜を取り除く第４工程と、を含む
不純物拡散層の形成方法。 - 【請求項２】前記第１導電型不純物はボロン又は二フッ
化ボロンである、請求項１に記載の不純物拡散層の形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001170644A JP2002368012A (ja) | 2001-06-06 | 2001-06-06 | 不純物拡散層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001170644A JP2002368012A (ja) | 2001-06-06 | 2001-06-06 | 不純物拡散層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002368012A true JP2002368012A (ja) | 2002-12-20 |
Family
ID=19012532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001170644A Pending JP2002368012A (ja) | 2001-06-06 | 2001-06-06 | 不純物拡散層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002368012A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013187440A (ja) * | 2012-03-09 | 2013-09-19 | Mitsubishi Electric Corp | 縦型トレンチｉｇｂｔ及びその製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323578A (en) * | 1976-08-17 | 1978-03-04 | Nec Corp | Production of mos type integrated circuit device |
| JPS55151332A (en) * | 1979-05-14 | 1980-11-25 | Pioneer Electronic Corp | Fabricating method of semiconductor device |
| JPS60223166A (ja) * | 1984-04-18 | 1985-11-07 | Mitsubishi Electric Corp | 電界効果トランジスタの製造方法 |
| JPS63117459A (ja) * | 1986-10-30 | 1988-05-21 | エスジーエス・マイクロエレットロニカ・エス・ピー・エー | 絶縁ゲート電界効果トランジスタの製造方法 |
| JPS6477931A (en) * | 1987-09-19 | 1989-03-23 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH01117362A (ja) * | 1987-10-30 | 1989-05-10 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPH0214516A (ja) * | 1988-06-30 | 1990-01-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
2001
- 2001-06-06 JP JP2001170644A patent/JP2002368012A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323578A (en) * | 1976-08-17 | 1978-03-04 | Nec Corp | Production of mos type integrated circuit device |
| JPS55151332A (en) * | 1979-05-14 | 1980-11-25 | Pioneer Electronic Corp | Fabricating method of semiconductor device |
| JPS60223166A (ja) * | 1984-04-18 | 1985-11-07 | Mitsubishi Electric Corp | 電界効果トランジスタの製造方法 |
| JPS63117459A (ja) * | 1986-10-30 | 1988-05-21 | エスジーエス・マイクロエレットロニカ・エス・ピー・エー | 絶縁ゲート電界効果トランジスタの製造方法 |
| JPS6477931A (en) * | 1987-09-19 | 1989-03-23 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH01117362A (ja) * | 1987-10-30 | 1989-05-10 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPH0214516A (ja) * | 1988-06-30 | 1990-01-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013187440A (ja) * | 2012-03-09 | 2013-09-19 | Mitsubishi Electric Corp | 縦型トレンチｉｇｂｔ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6379368A (ja) | ポリシリコンエミッタ及びシリサイド化ベ−スを持った高性能ＢｉＣＭＯＳ構成体の製造方法 | |
| JPH04226066A (ja) | Ｂｉｃｍｏｓ装置及びその製造方法 | |
| US5654209A (en) | Method of making N-type semiconductor region by implantation | |
| JP2002124671A (ja) | 半導体装置とその製造方法 | |
| JPH0645343A (ja) | ボロシリケイトガラススペーサを有する半導体装置及びその製造方法 | |
| JP2002368012A (ja) | 不純物拡散層の形成方法 | |
| JPS6380560A (ja) | 最小数のマスクを使用してバイポ−ラ及び相補型電界効果トランジスタを同時的に製造する方法 | |
| JPH1131665A (ja) | 半導体集積回路装置の製造方法 | |
| TW396459B (en) | Semiconductor device | |
| JP4043452B2 (ja) | 半導体装置の製造方法 | |
| JP2781989B2 (ja) | 半導体装置の製造方法 | |
| JP2001250945A (ja) | 半導体装置及びその製造方法 | |
| JP3244066B2 (ja) | 半導体装置の製造方法 | |
| JP3379312B2 (ja) | 半導体への不純物拡散抑制方法、半導体への不純物選択拡散方法、半導体装置及び半導体装置の製造方法 | |
| JP3016342B2 (ja) | 半導体装置の製造方法 | |
| JPH0629310A (ja) | 半導体装置及びその製造方法 | |
| JP3408299B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
| JP3108927B2 (ja) | 半導体装置の製造方法 | |
| JPS6367778A (ja) | 半導体装置の製造方法 | |
| JP2000269350A (ja) | 半導体装置およびその製造方法 | |
| JPH0582784A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS61226957A (ja) | 半導体装置 | |
| JPH03204968A (ja) | 半導体装置の製造方法 | |
| JPH04346263A (ja) | Ｂｉ−ＣＭＯＳ半導体装置の製造方法 | |
| JPS617664A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080508 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110419 |