DE102017203982A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102017203982A1
DE102017203982A1 DE102017203982.5A DE102017203982A DE102017203982A1 DE 102017203982 A1 DE102017203982 A1 DE 102017203982A1 DE 102017203982 A DE102017203982 A DE 102017203982A DE 102017203982 A1 DE102017203982 A1 DE 102017203982A1
Authority
DE
Germany
Prior art keywords
contact
region
contact region
emitter
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017203982.5A
Other languages
English (en)
Inventor
Yuichi Onozawa
Kota OHI
Tatsuya Naito
Misaki Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017032728A external-priority patent/JP6885101B2/ja
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102017203982A1 publication Critical patent/DE102017203982A1/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es wird eine Halbleitervorrichtung bereitgestellt, die umfasst: ein Halbleitersubstrat; mehrere erste Grabenabschnitte, die auf einer Vorderflächenseite des Halbleitersubstrats ausgebildet sind und sich in einer planaren Ansicht in einer vorbestimmtem Erstreckungsrichtung erstrecken; einen Emitterbereich eines ersten Leitfähigkeitstyps, der zwischen benachbarten Gräben der mehreren ersten Grabenabschnitte an der Vorderflächenseite des Halbleitersubstrats ausgebildet ist; einen ersten Kontaktbereich eines zweiten Leitfähigkeitstyps, der zwischen den benachbarten Gräben der mehreren ersten Grabenabschnitte ausgebildet ist, wobei der erste Kontaktbereich und der Emitterbereich abwechselnd in der Erstreckungsrichtung angeordnet sind; und einen zweiten Kontaktbereich eines zweiten Leitfähigkeitstyps, der oberhalb des ersten Kontaktbereichs getrennt von dem Emitterbereich ausgebildet ist und eine höhere Dotierungskonzentration als der erste Kontaktbereich aufweist.

Description

  • HINTERGRUND
  • 1. TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung.
  • 2. VERWANDTE TECHNIK
  • Herkömmlicherweise ist bereits eine Halbleitervorrichtung bekannt, in der eine P+-Schicht für Kontakt in einer Streifenform parallel zum Grabenabschnitt ausgebildet ist (siehe zum Beispiel Patentdokument 1).
    Patentdokument 1: Japanische Patentanmeldung, Veröffentlichungs-Nr. 2011-187593 .
  • Da jedoch eine Herunterskalierung der herkömmlichen Halbleitervorrichtung vorangetrieben wird, um ein Grabenintervall zu verengen, kann die P+-Schicht den Grabenabschnitt kontaktieren, um einen Gate-Schwellenwert unerwartet zu erhöhen.
  • KURZDARSTELLUNG
  • In einem ersten Aspekt der Erfindung wird eine Halbleitervorrichtung bereitgestellt, die umfasst: ein Halbleitersubstrat; mehrere erste Grabenabschnitte, die auf einer Vorderflächenseite des Halbleitersubstrats ausgebildet sind und sich in einer planaren Ansicht in einer vorbestimmtem Erstreckungsrichtung erstrecken; einen Emitterbereich eines ersten Leitfähigkeitstyps, der zwischen benachbarten Gräben der mehreren ersten Grabenabschnitte an der Vorderflächenseite des Halbleitersubstrats ausgebildet ist; einen ersten Kontaktbereich eines zweiten Leitfähigkeitstyps, der zwischen den benachbarten Gräben der mehreren ersten Grabenabschnitte ausgebildet ist, wobei der erste Kontaktbereich und der Emitterbereich abwechselnd in der Erstreckungsrichtung angeordnet sind; und einen zweiten Kontaktbereich eines zweiten Leitfähigkeitstyps, der oberhalb des ersten Kontaktbereichs getrennt von dem Emitterbereich ausgebildet ist und eine höhere Dotierungskonzentration als der erste Kontaktbereich aufweist.
  • Ein Intervall in planarer Sicht zwischen dem zweiten Kontaktbereich und dem Emitterbereich, die getrennt voneinander ausgebildet sind, kann größer als eine Differenz zwischen einer Tiefe eines unteren Endes des ersten Kontaktbereich und einer Tiefe eines unteren Endes des Emitterbereichs sein.
  • Der erste Kontaktbereich kann in mindestens einigen Bereichen unterhalb des Emitterbereichs ausgebildet sein.
  • Der Emitterbereich und der erste Kontaktbereich können die mehreren ersten Grabenabschnitte kontaktieren, die an beiden Enden des Emitterbereichs und des ersten Kontaktbereichs ausgebildet sind.
  • Eine kürzester Abstand zwischen dem zweiten Kontaktbereich und einem Kontaktpunkt der mehreren ersten Grabenabschnitte und dem Emitterbereich kann größer als eine Strecke sein, über die sich der Emitterbereich und der erste Kontaktbereich in einer planaren Sicht in der Erstreckungsrichtung überlappen.
  • Eine kürzester Abstand zwischen dem zweiten Kontaktbereich und einem Kontaktpunkt der mehreren ersten Grabenabschnitte und dem Emitterbereich kann größer als eine Differenz zwischen einer Tiefe eines unteren Endes des ersten Kontaktbereichs und einer Tiefe eines unteren Endes des Emitterbereichs sein.
  • Der zweite Kontaktbereich kann in einer kleineren Tiefe als der Emitterbereich ausgebildet sein.
  • Der zweite Kontaktbereich kann die an beiden Enden des zweiten Kontaktbereichs ausgebildeten mehreren ersten Grabenabschnitte kontaktieren.
  • Die Halbleitervorrichtung kann ferner einen Zwischenschicht-Isolierfilm, der an der Vorderfläche des Halbleitersubstrats ausgebildet ist, und eine oberhalb des Zwischenschicht-Isolierfilms ausgebildete Emitterelektrode umfassen. Die mehreren ersten Grabenabschnitte können in einer planaren Ansicht in einer vorbestimmten Anordnungsrichtung angeordnet sein. Ein Kontaktloch ist in dem Zwischenschicht-Isolierfilm ausgebildet, um die Emitterelektrode und den zweiten Kontaktbereich zu verbinden, und der zweite Kontaktbereich kann in der Anordnungsrichtung eine Breite aufweisen, die größer als eine Breite des Kontaktlochs in der Anordnungsrichtung ist.
  • Die Emitterelektrode und der zweite Kontaktbereich können über einen Wolfram-Steckkontakt elektrisch verbunden sein.
  • Die Halbleitervorrichtung kann umfassen: einen Transistorabschnitt, der mehrere erste Grabenabschnitte, den Emitterbereich, den ersten Kontaktbereich und den zweiten Kontaktbereich umfasst; und einen Diodenabschnitt, der mehrere zweite Grabenabschnitte, die an der Vorderflächenseite des Halbleitersubstrats ausgebildet sind und sich in einer planaren Ansicht in einer vorbestimmten Erstreckungsrichtung erstrecken, und einen dritten Kontaktbereich eines zweiten Leitfähigkeitstyps, der an der Vorderflächenseite des Halbleitersubstrats ausgebildet ist und eine höhere Dotierungskonzentration als der erste Kontaktbereich aufweist, umfasst.
  • Der dritte Kontaktbereich kann auf eine gesonderte Weise in der Erstreckungsrichtung bereitgestellt werden.
  • Der dritte Kontaktbereich kann in einer planaren Ansicht eine Fläche aufweisen, die gleich groß oder kleiner als 50% einer Kontaktfläche einer Emitterelektrode in dem Diodenabschnitt und dem Halbleitersubstrat ist.
  • In einem zweiten Aspekt der vorliegenden Erfindung wird eine Halbleitervorrichtung bereitgestellt, die ein Halbleitersubstrat und einen Transistorabschnitt und einen in dem Halbleitersubstrat ausgebildeten Diodenabschnitt umfasst, wobei der Transistorabschnitt umfasst: mehrere erste Grabenabschnitte, die an einer Vorderflächenseite des Halbleitersubstrats ausgebildet sind und sich in einer planaren Ansicht in einer vorbestimmten Erstreckungsrichtung erstrecken; einen Emitterbereich eines ersten Leitfähigkeitstyps, der zwischen benachbarten Gräben der mehreren ersten Grabenabschnitte an der Vorderflächenseite des Halbleitersubstrats ausgebildet ist; einen ersten Kontaktbereich eines zweiten Leitfähigkeitstyps, der zwischen den benachbarten Gräben der mehreren ersten Grabenabschnitte ausgebildet ist, wobei der erste Kontaktbereich und der Emitterbereich abwechselnd in der Erstreckungsrichtung angeordnet sind; und einen zweiten Kontaktbereich eines zweiten Leitfähigkeitstyps, der oberhalb des ersten Kontaktbereichs ausgebildet ist und eine höhere Dotierungskonzentration als der erste Kontaktbereich aufweist. Der Diodenabschnitt kann umfassen: mehrere zweite Grabenabschnitte, die an einer Vorderflächenseite des Halbleitersubstrats ausgebildet sind und sich in einer planaren Ansicht in einer vorbestimmten Erstreckungsrichtung erstrecken; und einen dritten Kontaktbereich eines zweiten Leitfähigkeitstyps, der an der Vorderflächenseite des Halbleitersubstrats ausgebildet ist und eine höhere Dotierungskonzentration als der erste Kontaktbereich aufweist.
  • Der in dem Diodenabschnitt bereitgestellte dritte Kontaktbereich kann in einer gesonderten Weise in der Erstreckungsrichtung bereitgestellt werden.
  • Der dritte Kontaktbereich kann in einer planaren Ansicht eine Fläche aufweisen, die gleich groß oder kleiner als 50% einer Kontaktfläche einer Emitterelektrode in dem Diodenabschnitt und dem Halbleitersubstrat ist.
  • In einem dritten Aspekt der vorliegenden Erfindung wird eine Halbleitervorrichtung bereitgestellt, die umfasst: ein Halbleitersubstrat; mehrere erste Grabenabschnitte, die an einer Vorderflächenseite des Halbleitersubstrats ausgebildet sind und sich in einer planaren Ansicht in einer vorbestimmten Erstreckungsrichtung erstrecken; einen Emitterbereich eines ersten Leitfähigkeitstyps, der zwischen benachbarten Gräben der mehreren ersten Grabenabschnitte an der Vorderflächenseite des Halbleitersubstrats ausgebildet ist; einen ersten Kontaktbereich eines zweiten Leitfähigkeitstyps, der zwischen den benachbarten Gräben der mehreren ersten Grabenabschnitte ausgebildet ist, wobei der erste Kontaktbereich und der Emitterbereich in der Erstreckungsrichtung abwechselnd angeordnet sind; und einen zweiten Kontaktbereich eines zweiten Leitfähigkeitstyps, der oberhalb des ersten Kontaktbereichs ausgebildet ist, um den Emitterbereich zu kontaktieren, und eine höhere Dotierungskonzentration als der erste Kontaktbereich aufweist. Der erste Kontaktbereich kann eine Tiefe in einer Richtung von der Vorderflächenseite zu einer Rückflächenseite des Halbleitersubstrats aufweisen, die größer als der Emitterbereich ist. Ein Ende des ersten Kontaktbereichs entlang einer Erstreckungsrichtung der mehreren ersten Grabenabschnitte kann eine Unterseitenfläche des Emitterbereichs erreichen. Eine Position, an der das Ende des ersten Kontaktbereichs in der Erstreckungsrichtung die Unterseitenfläche des Emitterbereichs kontaktiert, wird auf die Vorderfläche des Halbleitersubstrats an eine Übergangsposition projiziert, und die Übergangsposition kann von einer Position eines Endes des zweiten Kontaktbereichs in der Erstreckungsrichtung getrennt sein. Die Übergangsposition kann im Innern des Emitterbereichs liegen.
  • Der zweite Kontaktbereich kann eine Position oberhalb eines Endes des Emitterbereichs in der Erstreckungsrichtung des Grabenabschnitts abdecken.
  • Ein Abstand zwischen dem zweiten Kontaktbereich und der Übergangsposition kann größer als eine Übergangstiefe des Emitterbereichs sein.
  • Der Kurzdarstellungsabschnitt beschreibt nicht unbedingt alle notwendigen Merkmale der Ausführungsformen der vorliegenden Erfindung. Die vorliegende Erfindung kann ebenfalls eine Teilkombination der oben beschriebenen Merkmale sein.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 1 darstellt.
  • 2 ist ein Schaubild, das ein Beispiel eines Querschnitts a-a' der Halbleitervorrichtung 100 gemäß Beispiel 1 darstellt.
  • 3 ist ein Schaubild, das ein Beispiel eines Querschnitts b-b' der Halbleitervorrichtung 100 gemäß Beispiel 1 darstellt.
  • 4 ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 500 gemäß dem Vergleichsbeispiel 1 darstellt.
  • 5 stellt ein Beispiel eines Querschnitts c-c' der Halbleitervorrichtung 500 gemäß dem Vergleichsbeispiel 1 dar.
  • 6 ist eine Draufsicht, die ein Beispiel der Halbleitervorrichtung 100 gemäß Beispiel 2 darstellt.
  • 7 stellt ein Beispiel eines Querschnitts d-d' der Halbleitervorrichtung 100 gemäß Beispiel 2 dar.
  • 8 stellt ein Beispiel einer vergrößerten Draufsicht der Halbleitervorrichtung 100 dar.
  • 9 stellt ein Beispiel eines vergrößerten Querschnitts b-b' der Halbleitervorrichtung 100 dar.
  • 10 ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 3 darstellt.
  • 11 ist ein Schaubild, das ein Beispiel eines Querschnitts e-e' der Halbleitervorrichtung 100 gemäß Beispiel 3 darstellt.
  • 12 ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 4 darstellt.
  • 13 ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 5 darstellt.
  • 14 ist eine Schnittansicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 6 darstellt.
  • 15 stellt ein Beispiel einer Draufsicht der Halbleitervorrichtung 100 gemäß Beispiel 6 dar.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Die vorliegende Erfindung wird nachfolgend durch Ausführungsformen der Erfindung beschrieben. Die nachstehend beschriebenen Ausführungsformen sollen jedoch die beanspruchten Erfindungen nicht einschränken. Außerdem sind alle Kombinationen von in den Ausführungsformen beschriebenen Merkmalen nicht unbedingt wesentlich als Mittel zum Lösen der Problemstellung der Erfindung.
  • [Beispiel 1]
  • 1 ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 1 darstellt. Die Halbleitervorrichtung 100 des vorliegenden Beispiels ist ein Halbleiterchip, der einen Transistorabschnitt 70 mit einem Transistor, wie einen IGBT (Bipolartransistor mit isolierter Gate-Elektrode) umfasst. Außerdem kann die Halbleitervorrichtung 100 einen Diodenabschnitt 80 mit einer Diode, wie einer FWD (Freilaufdiode) umfassen. 1 stellt eine Vorderfläche des Chips um einen Endabschnitt des Chips herum dar, während andere Bereiche weggelassen werden.
  • Wie hierin verwendet sind die X-Richtung und die Y-Richtung vertikal zueinander, und die Z-Richtung ist eine zur X-Y-Ebene vertikale Richtung. Die X-Richtung, die Y-Richtung und die Z-Richtung bilden ein sogenanntes Rechtssystem. Das Halbleitersubstrat des vorliegenden Beispiels hat eine Vorderfläche in der +Z-Richtung und eine Rückfläche in der –Z-Richtung. Es wird angemerkt, dass „auf” und „oberhalb” die +Z-Richtung bedeuten. Anderseits bedeuten „unter” und „unterhalb” die –Z-Richtung.
  • Außerdem wird in 1 ein aktiver Bereich des Halbleitersubstrats der Halbleitervorrichtung 100 dargestellt, und die Halbleitervorrichtung 100 kann einen den aktiven Bereich umgebenden Randbegrenzungsbereich umfassen. Der aktive Bereich betrifft einen Bereich, in dem ein Strom fließt, wenn die Halbrichtervorrichtung 100 in einem EIN-Zustand gesteuert wird. Der Randbegrenzungsbereich reduziert eine elektrische Feldkonzentration in dem Halbleitersubstrat an dessen Vorderflächenseite. Der Randbegrenzungsbereich weist beispielsweise einen Schutzring, eine Feldplatte, ein RESURF (reduziertes Oberflächenfeld) und eine Struktur einer Kombination daraus auf.
  • Die Halbleitervorrichtung 100 des vorliegenden Beispiels umfasst einen Gate-Grabenabschnitt 40, einen Dummy-Grabenabschnitt 30, einen Emitter-Grabenabschnitt 60, einen Topfbereich 17, einen Emitterbereich 12, einen Basisbereich 14, einen ersten Kontaktbereich 15 und einen zweiten Kontaktbereich 16 im Innern der Vorderflächenseite des Halbleitersubstrats. Die Halbleitervorrichtung 100 umfasst eine Emitterelektrode 52, eine Gate-Elektrode 50 und Kontaktlöcher 54, 55, 56 oberhalb der Vorderfläche des Halbleitersubstrats. Obwohl ein Zwischenschicht-Isolierfilm zwischen der Emitterelektrode 52 und der Gate-Elektrode 50 und der Vorderfläche des Halbleitersubstrats ausgebildet ist, ist dies in 1 weggelassen.
  • Die Kontaktlöcher 54, 55, 56 sind so ausgebildet, dass sie den oberhalb des Halbleitersubstrats ausgebildeten Zwischenschicht-Isolierfilm durchdringen. Die Positionen, an denen die Kontaktlöcher 54, 55, 56 ausgebildet sind, sind insbesondere nicht auf die des vorliegenden Beispiels beschränkt.
  • Die Emitterelektrode 52 ist oberhalb des Gate-Grabenabschnitts 40, des Dummy-Grabenabschnitts 30, des Emitter-Grabenabschnitts 60, des Topfbereichs 17, des Emitterbereichs 12, des Basisbereichs 14, des ersten Kontaktbereichs 15 und des zweiten Kontaktbereichs 16 ausgebildet. Die Emitterelektrode 52 kontaktiert das Halbleitersubstrat durch das Kontaktloch 54. Die Emitterelektrode 52 kontaktiert einen im Innern des Dummy-Grabenabschnitts 30 ausgebildeten Dummy-Leiterabschnitt 34 durch das Kontaktloch 56, wie nachstehend beschrieben wird. Die Emitterelektrode 52 kontaktiert einen im Innern des Emitter-Grabenabschnitts 60 ausgebildeten Emitter-Leiterabschnitt 64 durch das Kontaktloch 56, wie nachstehend beschrieben wird. Die Emitterelektrode 52 ist aus einem metallhaltigen Material ausgebildet. In einem Beispiel sind mindestens einige Bereiche der Emitterelektrode 52 aus Aluminium oder einer Aluminiumlegierung ausgebildet. Des Weiteren kann die Emitterelektrode 52 auch einen aus einem wolframhaltigen Material ausgebildeten Bereich umfassen.
  • Die Gate-Elektrode 50 kontaktiert einen im Innern des Gate-Grabenabschnitts 40 ausgebildeten Gate-Leiterabschnitt 44 durch das Kontaktloch 55, wie nachstehend beschrieben wird. Die Gate-Elektrode 50 ist jedoch nicht oberhalb des Dummy-Grabenabschnitts 30 oder des Emitter-Grabenabschnitts 60 ausgebildet. Die Gate-Elektrode 50 ist aus einem metallhaltigen Material ausgebildet. In einem Beispiel sind mindestens einige Bereiche der Gate-Elektrode 50 aus Aluminium oder einer Aluminiumlegierung ausgebildet. Des Weiteren kann die Gate-Elektrode 50 an einer Position, die den Gate-Leiterabschnitt 44 kontaktiert, einen aus einem wolframhaltigen Material ausgebildeten Bereich umfassen. Die Gate-Elektrode 50 des vorliegenden Beispiels ist aus demselben Material wie das der Emitterelektrode 52 ausgebildet. Die Gate-Elektrode 50 kann jedoch auch aus einem von der Emitterelektrode 52 unterschiedlichen Material ausgebildet sein.
  • Der Dummy-Grabenabschnitt 30 ist so ausgebildet, dass er sich in einer vorbestimmten Erstreckungsrichtung auf der Vorderfläche des Halbleitersubstrats erstreckt. Ein oder mehrere Dummy-Grabenabschnitte 30 sind in einem Bereich des Transistorabschnitts 70 entlang einer vorbestimmten Anordnungsrichtung mit einem vorbestimmten Intervall relativ zu dem Gate-Grabenabschnitten 40 angeordnet. Der Dummy-Grabenabschnitt 30 des vorliegenden Beispiels hat eine lineare Form und ist so ausgebildet, dass er sich in einer zu der Anordnungsrichtung vertikalen Richtung erstreckt. Wie hierin verwendet, betrifft die Anordnungsrichtung des Grabenabschnitts die X-Achsenrichtung und eine Querrichtung des Grabens, während die Erstreckungsrichtung des Grabenabschnitts die Y-Achsenrichtung und eine Längsrichtung des Grabens betrifft.
  • Das Kontaktloch 56 ist in einem Zwischenschicht-Isolierfilm ausgebildet, der den Dummy-Grabenabschnitt 30 abdeckt. Das Kontaktloch 56 des vorliegenden Beispiels ist an einem Endabschnitt des Dummy-Grabenabschnitts 30 ausgebildet. Die Position des Kontaktlochs 56 ist nicht wie in dem vorliegenden Beispiel beschränkt, solange sie so vorgesehen ist, dass sie dem Dummy-Grabenabschnitt 30 entspricht.
  • Der Gate-Grabenabschnitt 40 ist so ausgebildet, dass er sich in einer vorbestimmten Erstreckungsrichtung an der Vorderfläche des Halbleitersubstrats erstreckt. Die Gate-Grabenabschnitte 40 des vorliegenden Beispiels sind in der vorbestimmten Anordnungsrichtung relativ zu den Dummy-Grabenabschnitten 30 abwechselnd angeordnet. Außerdem ist der Gate-Grabenabschnitt 40 des vorliegenden Beispiels mit einem konstanten Intervall relativ zu den Dummy-Grabenabschnitt 30 angeordnet. Die Anordnung des Dummy-Grabenabschnitts 30 und des Gate-Grabenabschnitts 40 ist jedoch nicht auf das vorliegende Beispiel beschränkt. In einem Beispiel kann der Gate-Grabenabschnitt 40 auch in Reihe zwischen zwei Dummy-Grabenabschnitten 30 ausgebildet werden.
  • Außerdem umfasst der Gate-Grabenabschnitt 40 einen gegenüberliegenden Abschnitt 41 und einen vorstehenden Abschnitt 43. Der gegenüberliegenden Abschnitt 41 ist so ausgebildet, dass er sich in der oben beschriebene Erstreckungsrichtung in einem dem Dummy-Grabenabschnitt 30 gegenüberliegenden Bereich erstreckt. Das heißt, der gegenüberliegende Abschnitt 41 ist so ausgebildet, dass er parallel zu dem Dummy-Grabenabschnitt 30 ist. Der vorstehende Abschnitt 43 erstreckt sich des Weiteren von dem gegenüberliegenden Abschnitt 41 und ist in einem Bereich ausgebildet, der dem Dummy-Grabenabschnitt 30 nicht gegenüberliegt. In dem vorliegenden Beispiel sind zwei an beiden Seiten des Dummy-Grabenabschnitts 30 bereitgestellte gegenüberliegende Abschnitte 41 durch einen vorstehenden Abschnitt 43 verbunden. Zumindest ein Teil des vorstehenden Abschnitts 40 kann eine gekrümmte Form aufweisen. Es wird angemerkt, dass der Dummy-Grabenabschnitt 30 und der Gate-Grabenabschnitt 40 ein Beispiel eines ersten Grabenabschnitts sind.
  • Das Kontaktloch 55 ist in einem Zwischenschicht-Isolierfilm ausgebildet, der den vorstehenden Abschnitt 43 abdeckt. Das Kontaktloch 55 kann in dem vorstehenden Abschnitt 43 so ausgebildet sein, dass es einem von dem gegenüberliegenden Abschnitt 41 am weitesten entfernten Bereich entspricht. Der vorstehende Abschnitt 43 des vorliegenden Beispiels umfasst einen Abschnitt, der sich in eine Richtung erstreckt, die orthogonal zu dem gegenüberliegenden Abschnitt 41 in dem von dem gegenüberliegenden Abschnitt 41 am weitesten entfernten Bereich ist. Das Kontaktloch 55 kann so ausgebildet sein, dass es dem Abschnitt des vorstehenden Abschnitts 43 entspricht.
  • Der Emitter-Grabenabschnitt 60 ist in einem Bereich des Diodenabschnitts 80 bereitgestellt. Der Emitter-Grabenabschnitt 60 ist auf einer Vorderflächenseite des Halbleitersubstrats 10 ausgebildet und erstreckt sich in einer planaren Ansicht in eine vorbestimmte Erstreckungsrichtung. Der Emitter-Grabenabschnitt 60 kann eine Form aufweisen, die der des Gate-Grabenabschnitts 40 ähnlich ist. Der Emitter-Grabenabschnitt 60 kann jedoch auch eine Länge in der Erstreckungsrichtung aufweisen, die kürzer als der Gate-Grabenabschnitt 40 ist. Der Emitter-Grabenabschnitt 60 des vorliegenden Beispiels weist dieselbe Länge wie die des Dummy-Grabenabschnitts 30 auf. Es wird angemerkt, dass der Emitter-Grabenabschnitt 60 ein Beispiel eines zweiten Grabenabschnitts ist.
  • Der Topfbereich 17 ist dazu ausgebildet, eine vorbestimmten Fläche von einem Endabschnitt des Halbleitersubstrats an der Seite, an der die Gate-Elektrode 50 bereitgestellt ist, abzudecken. Mindestens einige Bereiche des Dummy-Grabenabschnitts 30, des Gate-Grabenabschnitts 40 und des Emitter-Grabenabschnitts 60 auf der Seite der Gate-Elektrode 50 sind in dem Topfbereich 17 ausgebildet. In dem Gate-Grabenabschnitt 40 können mindestens einige Bereiche des gegenüberliegenden Abschnitts 41 in dem Topfbereich 17 ausgebildet sein, während der gesamte vorstehende Abschnitt 43 in dem Topfbereich 17 ausgebildet sein kann. Das Halbleitersubstrat weist einen ersten Leitfähigkeitstyp auf, während der Topfbereich 17 einen zweiten Leitfähigkeitstyp aufweist, der sich von dem Halbleitersubstrat unterscheidet. In dem vorliegenden Beispiel ist das Halbleitersubstrat vom N–-Typ, während der Topfbereich 17 vom P+-Typ ist. In dem vorliegenden Beispiel ist der erste Leitfähigkeitstyp als N–-Typ beschrieben, während der zweite Leitfähigkeitstyp als P–-Typ beschrieben ist. Der erste Leitfähigkeitstyp kann jedoch ein P-Typ sein, während der zweite Leitfähigkeitstyp ein N-Typ sein kann.
  • Der Basisbereich 14 ist in einem Bereich ausgebildet, der zwischen den Grabenabschnitten positioniert ist. Der Basisbereich 14 ist vom zweiten Leitfähigkeitstyp und weist eine niedrigere Dotierungskonzentration als der Topfbereich 17 auf. Der Basisbereich 14 des vorliegenden Beispiels ist vom P–-Typ.
  • Der erste Kontaktbereich 15 ist ein Bereich vom zweiten Leitfähigkeitstyp und weist eine höhere Dotierungskonzentration als der Basisbereich 14 in der Vorderfläche des Basisbereichs 14 auf. Der erste Kontaktbereich 15 des vorliegenden Beispiels ist vom P+-Typ. Es wird angemerkt, dass der Diodenabschnitt 80 den darin ausgebildeten ersten Kontaktbereich 15 nicht umfassen kann.
  • Der Emitterbereich 12 wird gezielt in dem Transistorabschnitt 70 an einem Abschnitt der Vorderfläche des Halbleitersubstrats als ein Bereich mit einer höheren Dotierungskonzentration als das Halbleitersubstrats ausgebildet und ist vom ersten Leitfähigkeitstyp. Der Emitterbereich 12 des vorliegenden Beispiels ist vom N+-Typ.
  • Der erste Kontaktbereich 15 und der Emitterbereich 12 sind jeweils von einem der benachbarten Grabenabschnitte zu dem anderen ausgebildet. Das heißt, der erste Kontaktbereich 15 und der Emitterbereich 12 kontaktieren mehrere Grabenabschnitte, die an beiden Enden des ersten Kontaktbereichs 15 und des Emitterbereichs 12 in der Anordnungsrichtung des Grabenabschnitts ausgebildet sind. Ein oder mehrere erste Kontaktbereiche 15 und ein oder mehrere Emitterbereiche 12 des Transistorabschnitts 70 sind in einem Bereich ausgebildet, der so zwischen Grabenabschnitten positioniert ist, dass er entlang der Erstreckungsrichtung der Grabenabschnitte abwechselnd freigelegt ist.
  • Der zweite Kontaktbereich 16 ist ein Bereich der eine höhere Dotierungskonzentration als der erste Kontaktbereich 15 aufweist und ist vom zweiten Leitfähigkeitstyp. Der zweite Kontaktbereich 16 des vorliegenden Beispiels ist vom P++-Typ. Der zweite Kontaktbereich 16 ist oberhalb des ersten Kontaktbereichs 15 ausgebildet. Der zweite Kontaktbereich 16 des vorliegenden Beispiels weist eine rechteckige Form auf. Der zweite Kontaktbereich 16 kann jedoch auch eine Form mit gerundeten Ecken aufweisen. Es wird angemerkt, dass der zweite Kontaktbereich 16 dazu ausgebildet sein kann, einen Kontaktwiderstand an einer Schnittstelle mit der Emitterelektrode 52 zu reduzieren.
  • Der zweite Kontaktbereich 16 ist von dem Emitterbereich 12 getrennt ausgebildet. Hierbei wird eine Gate-Schwellenspannung Vth der Halbleitervorrichtung 100 abhängig von einem Spitzenwert der Dotierungskonzentration in einem zu dem Gate-Grabenabschnitt 40 benachbarten Mesa-Abschnitt bestimmt. Wenn der zweite Kontaktbereich 16 den Emitterbereich 12 kontaktiert, kann daher die Spitzenkonzentration in der Nähe des Gate-Grabenabschnitts 40 reduziert werden. Das heißt, der zweite Kontaktbereich 16 ist so ausgebildet, dass er von dem Emitterbereich 12 getrennt ausgebildet ist und dadurch eine Verringerung der Spitzenkonzentration des Basisbereichs 14, die den Gate-Schwellenwert Vth bestimmt, verhindert. Außerdem ist der zweite Kontaktbereich 16 so ausgebildet, dass er von den Emitterbereich 12 getrennt ausgebildet ist und dadurch eine Schwankung der Schwellenspannung Vth selbst dann reduziert, wenn die Position des zweiten Kontaktbereichs 16 falsch ausgerichtet ist.
  • Das Kontaktloch 54 ist in mindestens einem Abschnitt oberhalb des zweiten Kontaktbereichs 16 und des Emitterbereichs 12 in dem Transistorabschnitt 70 ausgebildet. Außerdem kann das Kontaktloch 54 auch oberhalb des ersten Kontaktbereichs 15 ausgebildet sein. Das Kontaktloch 54 des vorliegenden Beispiels ist quer über dem Emitterbereich 12, dem ersten Kontaktbereich 15 und dem zweiten Kontaktbereich 16 ausgebildet. Das Kontaktloch 54 ist in dem Transistorabschnitt 70 jedoch nicht in einem Bereich ausgebildet, der dem Basisbereich 14 und dem Topfbereich 17 entspricht.
  • Außerdem ist eine Breite der Anordnungsrichtung des Kontaktlochs 54 in dem vorliegenden Beispiel gleich einer Breite der Anordnungsrichtung der zweiten Kontaktbereichs 16. Das heißt, der zweite Kontaktbereich 16 wird ausgebildet, indem das Kontaktloch 54 als eine Maske verwendet wird. Dies reduziert die Anzahl von Schritten zum Ausbilden des zweiten Kontaktbereichs 16, wodurch die Fertigungskosten reduziert werden.
  • Andererseits ist das Kontaktloch 54 oberhalb des Basisbereichs 14 in dem Diodenabschnitt 80 ausgebildet. In dem vorliegenden Beispiel weisen das Kontaktloch 54 des Transistorabschnitts 70 und das Kontaktloch 54 des Diodenabschnitts 80 in der Erstreckungsrichtung eines jeden Grabenbereichs dieselbe Länge auf. Das Kontaktloch 54 des Transistorabschnitts 70 und das Kontaktloch 54 des Diodenabschnitts 80 können jedoch eine unterschiedliche Länge in der Erstreckungsrichtung eines jeden Grabenabschnitts aufweisen.
  • Die 2 ist ein Schaubild, das ein Beispiel eines Querschnitts a-a' der Halbleitervorrichtung 100 gemäß Beispiel 1 darstellt. Die Halbleitervorrichtung 100 des vorliegenden Beispiels umfasst im Querschnitt ein Halbleitersubstrat 10, eine Emitterelektrode 52 und eine Kollektorelektrode 24. Die Emitterelektrode 52 ist auf der Vorderfläche des Halbleitersubstrats 10 ausgebildet. Die Emitterelektrode 52 ist mit einem Emitter-Anschluss 53 elektrisch verbunden.
  • Die Kollektorelektrode 24 ist auf der Rückfläche des Halbleitersubstrats 10 ausgebildet. Die Kollektorelektrode 24 ist mit einem Kollektor-Anschluss elektrisch verbunden. Die Emitterelektrode 52 und die Kollektorelektrode 24 sind aus einem leitfähigen Material, wie einem Metall, ausgebildet. Wie hierin verwendet, wird jede Komponente, wie etwa ein Substrat, eine Schicht und ein Bereich, eine Oberfläche auf der Seite der Emitterelektrode 52 als eine Vorderfläche bezeichnet, und eine Oberfläche auf der Seite der Kollektorelektrode 24 wird als eine Rückseite oder ein unterer Abschnitt bezeichnet. Außerdem wird eine Richtung, die die Emitterelektrode 52 und die Kollektorelektrode 24 verbindet, als eine Tiefenrichtung bezeichnet.
  • Das Halbleitersubstrat 10 kann ein Siliziumsubstrat sein oder kann auch ein Verbund-Halbleitersubstrat, wie beispielsweise ein Siliziumsubstrat, Nitrid-Halbleitersubstrat, sein. Der Basisbereich 14 vom P–-Typ ist in dem Halbleitersubstrat 10 an dessen Vorderflächenseite ausgebildet. Außerdem ist der Emitterbereich 12 vom N+-Typ gezielt in einigen Bereichen an der Vorderflächenseite des Basisbereichs 14 ausgebildet. Außerdem umfasst das Halbleitersubstrat 10 ferner einen Driftbereich 18 vom N–-Typ, einen Pufferbereich 20 vom N–-Typ, einem Kollektorbereich 22 vom P+-Typ und einen Kathodenbereich 82 vom N+-Typ.
  • Der Driftbereich 18 ist an der Rückseite des Basisbereichs 14 ausgebildet. Der Pufferbereich 20 ist an der Rückflächenseite des Driftbereichs 18 ausgebildet. Eine Dotierungskonzentration des Pufferbereichs 20 ist höher als eine Dotierungskonzentration des Driftbereichs 18. Der Pufferbereich 20 kann als eine Feldbegrenzungsschicht arbeiten, um zu verhindern, dass eine sich von der Rückflächenseite des Basisbereichs 14 erstreckende Sperrschicht den Kollektorbereich 22 und den Kathodenbereich 82 erreicht.
  • Der Kollektorbereich 22 ist an der Rückflächenseite des Pufferbereichs 20 in einem Bereich des Transistorabschnitts 70 ausgebildet. Der Kathodenbereich 82 ist an der Rückflächenseite des Pufferbereichs 20 in einem Bereich des Diodenabschnitts 80 ausgebildet. Außerdem wird die Rückfläche des Kollektorbereichs 22 und des Kathodenbereichs 82 mit der Kollektorelektrode 24 bereitgestellt.
  • Ein oder mehrere Gate-Grabenabschnitte 40, ein oder mehrere Dummy-Grabenabschnitte 30 und ein oder mehrere Emitter-Grabenabschnitte 60 sind an der Vorderflächenseite des Halbleitersubstrats 10 ausgebildet. Jeder Grabenabschnitt erstreckt sich von der Vorderfläche des Halbleitersubstrats 10, dringt in den Basisbereich 14 ein und erreicht den Driftbereich 18. In dem vorliegenden Beispiel erstrecken sich der Gate-Grabenabschnitt 40 und der Dummy-Grabenabschnitt 30 von der Vorderfläche des Halbleitersubstrats 10, dringen in den Emitterbereich 12 und den Basisbereich 14 ein und erreichen den Driftbereich 18. Außerdem erstreckt sich der Emitter-Grabenabschnitt 60 von der Vorderfläche des Halbleitersubstrats 10, dringt in den Basisbereich 14 ein und erreicht den Driftbereich 18.
  • Der Gate-Grabenbereich 40 umfasst einen Isolierfilm 42 und einen Gate-Leiterabschnitt 44, die an der Vorderflächenseite des Halbleitersubstrats 10 ausgebildet sind. Der Gate-Grabenabschnitt 40 wird in einem durch Ätzen des Halbleitersubstrats 10 ausgebildeten Graben ausgebildet.
  • Der Gate-Leiterabschnitt 44 ist an der Vorderflächenseite des Halbleitersubstrats 10 in dem Gate-Grabenabschnitt 40 ausgebildet. Der Gate-Leiterabschnitt 44 umfasst mindestens einen zum benachbarten Basisbereich 14 gegenüberliegenden Bereich. Jeder Gate-Leiterabschnitt 44 ist mit dem Gate-Anschluss 51 elektrisch verbunden. In dem vorliegenden Beispiel ist in dem vorstehenden Abschnitt 43, wie in 1 dargestellt, der Gate-Leiterabschnitt 44 mit der Gate-Elektrode 50 elektrisch verbunden. Außerdem ist die Gate-Elektrode 50 mit dem Gate-Anschluss 51 elektrisch verbunden. Wenn eine vorbestimmte Spannung an den Gate-Leiterabschnitt 44 über den Gate-Anschluss 51 angelegt wird, wird ein Kanal auf einer Außenschicht der Schnittstelle des Basisbereichs 14 ausgebildet, der den Gate-Graben kontaktiert. Der Gate-Leiterabschnitt 44 des vorliegenden Beispiels ist aus einem leitfähigen Material, wie Polysilizium, gebildet. Der Gate-Leiterabschnitt 44 ist ein Beispiel eines ersten leitfähigen Abschnitts in dem Gate-Grabenabschnitt 40.
  • Der Isolierfilm 42 ist dazu ausgebildet, den Gate-Leiterabschnitt 44 abzudecken. Das heißt, der Isolierfilm 42 isoliert den Gate-Leiterabschnitt 44 von dem Halbleitersubstrat 10. Der Isolierfilm 42 kann durch Oxidieren oder Nitrieren eines Halbleiters einer Innenwand des Gate-Grabens ausgebildet werden.
  • Der Dummy-Grabenabschnitt 30 umfasst einen Isolierfilm 32 und einen Dummy-Leiterabschnitt 34, die an der Vorderflächenseite des Halbleitersubstrats 10 ausgebildet sind. Der Dummy-Grabenabschnitt 30 wird in einem Graben ausgebildet, der durch Ätzen des Halbleitersubstrats 10 ausgebildet wird.
  • Der Dummy-Leiterabschnitt 34 ist an der Vorderflächenseite des Halbleitersubstrats 10 in dem Dummy-Grabenabschnitt 30 ausgebildet. Der Dummy-Leiterabschnitt 34 kann aus demselben Material wie das des Gate-Leiterabschnitts 44 ausgebildet werden. Der Dummy-Leiterabschnitt 34 wird beispielsweise aus einem leitfähigen Material, wie Polysilizium ausgebildet. Der Dummy-Leiterabschnitt 34 kann in einer Tiefenrichtung dieselbe Länge wie die des Gate-Leiterabschnitts 44 aufweisen. Der Dummy-Leiterabschnitt 34 ist ein Beispiel des ersten leitfähigen Abschnitts des Dummy-Grabenabschnitts 30.
  • Der Isolierfilm 32 ist dazu ausgebildet, eine Seitenfläche und eine Unterseitenfläche des Dummy-Leiterabschnitts 34 abzudecken. Das heißt, der Isolierfilm 32 isoliert den Dummy-Leiterabschnitt 34 von dem Halbleitersubstrat 10. Der Isolierfilm 32 kann durch Oxidieren oder Nitrieren eines Halbleiters einer Innenwand des Dummy-Grabens ausgebildet werden.
  • Der Diodenabschnitt 80 ist in einem Bereich in der Nähe des Transistorabschnitts 70 bereitgestellt. Der Diodenabschnitt 80 umfasst den Basisbereich 14, den Driftabschnitt 18 und den Pufferbereich 20 in derselben Schicht wie diejenigen des Transistorabschnitts 70. Der Pufferabschnitt 20 des Diodenbereichs 80 ist an dessen Rückflächenseite mit dem Kathodenbereich 82 versehen. Außerdem umfasst der Diodenabschnitt 80 einen oder mehrere Emitter-Grabenabschnitte 60. Außerdem umfasst der Diodenabschnitt keinen darin ausgebildeten Emitterbereich 12.
  • Der Emitter-Grabenabschnitt 60 ist so ausgebildet, dass er sich von der Vorderflächenseite des Basisbereichs 14 erstreckt, in den Basisbereich 14 eindringt und den Driftbereich 18 erreicht. Jeder Emitter-Grabenbereich 60 umfasst einen Isolierfilm 62 und einen Emitter-Leiterabschnitt 64.
  • Der Emitter-Leiterabschnitt 64 ist an der Vorderflächenseite des Halbleitersubstrats 10 in dem Emitter-Grabenabschnitt 60 ausgebildet. Der Emitter-Leiterabschnitt 64 ist mit dem Emitter-Anschluss 53 elektrisch verbunden.
  • Der Isolierfilm 62 ist dazu ausgebildet, eine Seitenfläche und eine Unterseitenfläche des Emitter-Leiterabschnitts 64 abzudecken. Außerdem ist der Isolierfilm 62 dazu ausgebildet, eine Innenwand des Emitter-Grabens abzudecken.
  • Es wird angemerkt, dass der Diodenabschnitt 80 als ein Bereich auf der Rückfläche, die mit dem Kathodenbereich 82 übereinstimmt, oder als ein Projektionsbereich, in den der Kathodenbereich 82 senkrecht auf die Rückfläche des Halbleitersubstrats 10 in Bezug auf die Vorderflächenseite projiziert wird, in dem aktiven Bereich definiert wird. Außerdem wird der Transistorabschnitt 70 als ein Projektionsbereich, in dem der Kollektorbereich 22 senkrecht auf die Rückfläche des Halbleitersubstrats 10 mit Bezug auf die Vorderflächenseite projiziert wird, und als ein Bereich, in dem vorbestimmte Einheitskonfigurationen, die jeweils den Emitterbereich 12 und den ersten Kontaktbereich 15 umfassen, regelmäßig angeordnet sind, in dem aktiven Bereich definiert.
  • Die 3 ist ein Schaubild, das ein Beispiel eines Querschnitts b-b' des Halbleitersubstrats 10 gemäß Beispiel 1 darstellt. Die Halbleitervorrichtung 100 in dem vorliegenden Beispiel umfasst im Querschnitt ein Halbleitersubstrat 10, eine Emitterelektrode 52 und eine Kollektorelektrode 24.
  • Der Basisbereich 14 ist mit einer gleichmäßigen Tiefe im Querschnitt b-b' an der Vorderfläche des Halbleitersubstrats 10 ausgebildet. Der Basisbereich 14 des vorliegenden Beispiels ist so ausgebildet, dass der gesamte Bereich von dem Dummy-Grabenabschnitt 30 und dem Gate-Grabenabschnitt 40 gleichmäßig umgeben ist.
  • Der erste Kontaktbereich 15 ist oberhalb des Basisbereichs 14 ausgebildet. Die ersten Kontaktbereiche 15 sind so ausgebildet, dass sie relativ zu den Emitterbereichen 12 abwechselnd angeordnet sind. Der erste Kontaktbereich 15 kann jedoch einen Bereich umfassen, der den Emitterbereich 12 in einer planaren Ansicht überlappt. Das heißt, der erste Kontaktbereich 15 des vorliegenden Beispiels ist in mindestens einigen Bereichen unterhalb des Emitterbereichs 12 ausgebildet. Insbesondere kann ein Ende des ersten Kontaktbereichs 15 auf der Y-Achsenrichtungsseite entlang des Grabens so ausgebildet sein, dass es ein Ende des Emitterbereichs 12 auf der Y-Achsenrichtungsseite entlang des Grabens von unten abdeckt. Dies verhindert einen Anstieg des Spannungsabfalls unterhalb des Emitterbereichs 12, wenn Minoritätsladungsträger von unterhalb des Emitterbereichs 12 zum ersten Kontaktbereich 15 fließen, wodurch ein Latch-up verhindert wird. Ein Minoritätsladungsträger ist ein Loch in dem vorliegenden Beispiel. Es wird angemerkt, dass wie hierin verwendet eine planare Ansicht einen Blickpunkt betrifft, wenn von der Vorderflächenseite zur Rückflächenseite des Halbleitersubstrats 10 geblickt wird.
  • Der zweite Kontaktbereich 16 ist oberhalb des Basisbereichs 14 in einer Tiefe ausgebildet, die kleiner als der Emitterbereich 12 ist. Die Beschreibung, dass der zweite Kontaktbereich 16 in einer Tiefe, die kleiner als der Emitterbereich 12 ist, ausgebildet ist bedeutet beispielsweise, dass der zweite Kontaktbereich 16 in einer kleinen Tiefe so ausgebildet ist, dass das unterste Ende des zweiten Kontaktbereichs 16 näher an der Vorderflächenseite des Halbleitersubstrats 10 positioniert ist als das unterste Ende des Emitterbereichs 12. Außerdem kann die Beschreibung, dass der zweite Kontaktbereich 16 in einer Tiefe ausgebildet ist, die kleiner als der Emitterbereich 12 ist, auch bedeuten, dass der zweite Kontaktbereich 16 derart ausgebildet ist, dass der Dotierungskonzentrationsspitzenwert des zweiten Kontaktbereichs 16 in einer Tiefe positioniert ist, die kleiner als der Dotierungskonzentrationsspitzenwert des Emitterbereichs 12 ist.
  • Der zweite Kontaktbereich 16 der Halbleitervorrichtung 100 gemäß Beispiel 1 wird, als ein Beispiel, wie nachfolgend beschrieben hergestellt. Nach dem Ausbilden der Grabenabschnitte wird der Basisbereich 14 in dem zwischen den Grabenabschnitten positionierten Mesa-Abschnitt ausgebildet. Der Basisbereich 14 wird durch Ionenimplantation mit einem P-Typ-Dotierstoff und einer Thermodiffusion bei ungefähr 1100 Grad Celsius bis 1200 Grad Celsius ausgebildet. Nachfolgend wird der erste Kontaktbereich 15 ausgebildet. Der erste Kontaktbereich 15 kann durch Verwendung einer Stopp-Maske zur gezielten Ionenimplantation mit einem P-Typ-Dotierstoff (zum Beispiel Bor) und einem thermischen Tempern bei ungefähr 1000 Grad Celsius ausgebildet werden. Beispielsweise wird ein Ionenimplantationsbereich A eines P-Typ-Dotierstoffs gezeigt. Anschließend wird der Emitterbereich 12 ausgebildet. Der Emitterbereich 12 kann durch Verwendung einer Stopp-Maske zur gezielten Ionenimplantation mit einem N-Typ-Dotierstoff (zum Beispiel Arsen) und einem thermischen Tempern bei ungefähr 1000 Grad Celsius ausgebildet werden. Beispielsweise wird ein Ionenimplantationsbereich B eines N-Typ-Dotierstoffs gezeigt. Der Ionenimplantationsbereich B eines N-Typ-Dotierstoffs kann von dem Ionenimplantationsbereich A des P-Typ-Dotierstoffs entlang der Erstreckungsrichtung des Grabenabschnitts getrennt sein. Es wird angemerkt, dass die sequenzielle Reihenfolge des Ausbildens des ersten Kontaktbereichs 15 und das Ausbilden des Emitterbereichs 12 umgekehrt werden kann.
  • Anschließend wird der Zwischenschicht-Isolierfilm nach dem Auftragen gemustert, und das Kontaktloch 54 wird ausgebildet. Anschließend wird der Kontaktbereich 16 ausgebildet. Der zweite Kontaktbereich 16 kann durch Verwenden einer Stopp-Maske zur gezielten Ionenimplantation mit einem P-Typ-Dotierstoff (zum Beispiel Bor, Borfluorid BF2 und dergleichen) und thermischem Tempern bei ungefähr 900 Grad Celsius ausgebildet werden. Das Tempern kann auch eine Blitzlampentemperung sein. Eine Temperatur des thermischen Temperns, bei der der zweite Kontaktbereich 16 ausgebildet wird, ist niedriger als eine Temperatur des thermischen Temperns, bei der der erste Kontaktbereich 15 ausgebildet wird. Die Herstellungsschritte, außer den oben beschriebenen, können allgemeine und bekannte Herstellungsschritte sein.
  • Der erste Kontaktbereich 15 und der zweite Kontaktbereich 16 können durch Verwenden einer Harz-Stoppmaske mit derselben Fotomaske ausgebildet werden. Die Temperatur, bei der der zweite Kontaktbereich ausgebildet wird, wird verringert. Selbst wenn dieselbe Fotomaske verwendet wird hat daher in den Formen des ersten Kontaktbereichs 15 und des zweiten Kontaktbereichs 16 in einem Fertigzustand nach dem Herstellprozess der Halbleitervorrichtung 100 (nachfolgend einfach als in einem Fertigzustand befindlich bezeichnet) der zweite Kontaktbereich 16 eine kürzere Diffusionstiefe (Übergangstiefe) und Länge der Querdiffusion (Diffusion parallel zur X-Y-Ebene in 3) des P-Typ-Dotierstoffs.
  • Wenn, als ein Beispiel, der Emitterbereich 12 durch Ionenimplantation mit einem Dotierstoff Arsen ausgebildet wird, ist eine Diffusionsstrecke durch Tempern bei ungefähr 1000 Grad Celsius kleiner als eine Diffusionsstrecke von Bor des ersten Kontaktbereichs 15. Wenn des Weiteren der zweite Kontaktbereich 16 durch Ionenimplantation mit einem Dotierstoff Borfluorid und durch Blitzlampentemperung ausgebildet wird, dann hat der zweite Kontaktbereich 16 eine kleinere Diffusionstiefe als Arsen des Emitterbereichs 12. Das heißt, es ist sogar weniger Diffusion in einer Querrichtung in dem zweiten Kontaktbereich 16 als in dem Emitterbereich 12 vorhanden. Dies ermöglicht, dass der zweite Kontaktbereich 16 im Innern des ersten Kontaktbereichs 15 ausgebildet werden kann, ohne den Emitterbereich 12 zu erreichen.
  • Alternativ können der erste Kontaktbereich 15 und der zweite Kontaktbereich 16 durch Verwenden von Harz-Stoppmasken, die mit unterschiedlichen Fotomasken gemustert sind, ausgebildet werden. In diesem Fall kann eine Fotomaske verwendet werden, die den zweiten Kontaktbereich 16 im Innern des ersten Kontaktbereichs 15 darstellt.
  • [Vergleichsbeispiel 1]
  • Die 4 ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 500 gemäß dem Vergleichsbeispiel 1 darstellt. Die 5 stellt einen Querschnitt c-c' der Halbleitervorrichtung 500 gemäß dem Vergleichsbeispiel 1 dar. Die Halbleitervorrichtung 500 des vorliegenden Beispiels umfasst einen in einer Erstreckungsrichtung ausgebildeten Kontaktbereich 515.
  • Die Halbleitervorrichtung 500 des vorliegenden Beispiels umfasst einen Transistorabschnitt 570 und einen Diodenabschnitt 580. Die Halbleitervorrichtung 500 umfasst einen Emitterbereich 512, einen Basisbereich 514, einen Kontaktbereich 515, einen Topfbereich 517, einen Zwischenschicht-Isolierfilm 526, einen Dummy-Grabenabschnitt 530, einen Gate-Grabenabschnitt 540, einen Emitter-Grabenabschnitt 560, eine Gate-Elektrode 550 und eine Emitterelektrode 552 auf einer Vorderseite des Halbleitersubstrats 510. Der Dummy-Grabenabschnitt 530 umfasst einen Isolierfilm 532 und einen Dummy-Leiterabschnitt 534, während der Gate-Grabenabschnitt 540 einen Isolierfilm 542 und einen Gate-Leiterabschnitt 544 umfasst. Außerdem umfasst der Gate-Grabenabschnitt 540 einen gegenüberliegenden Abschnitt 541 und einen vorstehenden Abschnitt 543. Der Emitter-Grabenabschnitt 560 umfasst einen Isolierfilm 562 und einen Emitter-Leiterabschnitt 564.
  • Außerdem umfasst die Halbleitervorrichtung 500 des vorliegenden Beispiels einen Driftbereich 518, einen Pufferbereich 520, einen Kollektorbereich 522 und einen Kathodenbereich 582, die in dem Halbleitersubstrat 510 ausgebildet sind. Das Halbleitersubstrat 510 umfasst eine an einer Rückflächenseite desselben ausgebildete Kollektorelektrode 524. Es wird angemerkt, dass die Gate-Elektrode 550 mit einem Gate-Anschluss 551 verbunden ist und über ein Kontaktloch 555 mit einem im Innern des Gate-Grabenabschnitts 540 ausgebildeten Gate-Leiterabschnitt 540 verbunden ist. Außerdem ist die Emitterelektrode 552 mit einem Emitter-Anschluss 553 verbunden. Die Emitterelektrode 552 ist mit dem Halbleitersubstrat 510 über ein Kontaktloch 554 verbunden. Die Emitterelektrode 552 ist über ein Kontaktloch 556 mit einem im Innern des Dummy-Grabenabschnitts 530 oder des Emitter-Grabenabschnitts 560 ausgebildeten Leiterabschnitt verbunden.
  • Der Kontaktbereich 525 ist so ausgebildet, dass er sich in der Erstreckungsrichtung des Grabenabschnitts erstreckt. Außerdem sind die Emitterbereiche 512 und die Kontaktbereiche 515 in der Erstreckungsrichtung des Grabenabschnitts abwechselnd ausgebildet. Das heißt, der Kontaktbereich 515 des vorliegenden Beispiels ist so ausgebildet, dass er den Emitterbereich 512 kontaktiert. Da jedoch eine Herunterskalierung vorangetrieben wird, um ein Grabenintervall zu verengen, können P-Typ-Dotierstoffe des Kontaktbereichs 515 an einer Spitzenkonzentrationsposition des Basisbereichs 514 unterhalb des Emitterbereichs 512 diffundiert werden, um eine Dotierungskonzentration des Basisbereichs 514 zu erhöhen. Während die Dotierungskonzentration des Basisbereichs 514 erhöht wird, steigt die Gate-Schwellenspannung an. Wenn außerdem die Halbleitervorrichtung 500 des vorliegenden Beispiels einen P++-Typ-Kontaktbereich mit einer darin ausgebildeten weiteren höheren Dotierungskonzentration, zusätzlich zu der Struktur, in der die Emitterbereiche 512 und die Kontaktbereiche 515 abwechseln ausgebildet sind, umfasst, kann die Gate-Schwellenspannung Vth leicht beeinflusst werden.
  • [Beispiel 2]
  • Die 6 ist eine Draufsicht, die ein Beispiel der Halbleitervorrichtung 100 gemäß Beispiel 2 darstellt. Die Halbleitervorrichtung 100 des vorliegenden Beispiels umfasst einen zweiten Kontaktbereich 16, der den Grabenabschnitt kontaktiert. Das Beispiel 2 unterscheidet sich von Beispiel 1 dadurch, dass der zweite Kontaktbereich 16 mehrere, an beiden Enden desselben ausgebildete Grabenabschnitte kontaktiert.
  • Der zweite Grabenabschnitt 16 ist jedoch so ausgebildet, dass er den Dummy-Grabenabschnitt 30 und den Gate-Grabenabschnitt 40, die an beiden Enden des zweiten Kontaktbereichs 16 ausgebildet sind, kontaktiert. Der zweite Kontaktbereich ist jedoch von dem Emitterbereich 12 getrennt ausgebildet. Vorausgesetzt, dass der zweite Kontaktbereich 16 so ausgebildet ist, dass er vom Emitterbereich 12 getrennt ist, wird auf diese Weise eine Breite des zweiten Kontaktbereichs 16 nicht besonders eingeschränkt. Das heißt, die Breite der Anordnungsrichtung des zweiten Kontaktbereichs 16 kann abhängig von den Merkmalen der Halbleitervorrichtung 100 soweit erforderlich geändert werden. Es wird angemerkt, dass der erste Kontaktbereich 15 in dem Diodenabschnitt 80 ausgebildet werden kann oder auch nicht in dem Diodenabschnitt 80 ausgebildet werden kann, ähnlich wie im Beispiel 1.
  • Die 7 stellt ein Beispiel eines Querschnitts d-d' der Halbleitervorrichtung 100 gemäß Beispiel 2 dar. Die Halbleitervorrichtung 100 des vorliegenden Beispiels umfasst einen Wolfram-Steckkontakt 95.
  • Der Wolfram-Steckkontakt 95 verbindet die Emitterelektrode 52 und den zweiten Kontaktbereich 16 elektrisch. In der Halbleitervorrichtung 100 des vorliegenden Beispiels ist der zweite Kontaktbereich 16 so ausgebildet, dass er den Wolfram-Steckkontakt 95 kontaktiert, wodurch ein Kontaktwiderstand der Schnittstelle des Wolfram-Steckkontakts 95 reduziert wird. Dies führt in der Halbleitervorrichtung 100 des vorliegenden Beispiels dazu, dass eine Erhöhung des Kontaktwiderstands bei Verwendung des Wolfram-Steckkontakts 95 verhindert wird. Es wird angemerkt, dass in Beispiel 1 sowohl der Transistorabschnitt 70 als auch der Diodenabschnitt 80 den darin ausgebildeten Wolfram-Steckkontakt 95 umfassen können.
  • Die 8 stellt ein Beispiel einer vergrößerten Draufsicht der Halbleitervorrichtung 100 dar. In dem vorliegenden Beispiel ist ein Beispiel einer Positionsbeziehung zwischen dem zweiten Kontaktbereich 16 und den anderen Bereichen dargestellt.
  • Ein Abstand La bezeichnet den kürzesten Abstand zwischen dem zweiten Kontaktbereich 16 und einem Kontaktpunkt des Gate-Grabenabschnitts 40 und des Emitterbereichs 12. Außerdem kann der Abstand La den kürzesten Abstand zwischen dem zweiten Kontaktbereich 16 und einem Kontaktpunkt des Dummy-Grabenabschnitts 30 und dem Emitterbereich 12 bezeichnen.
  • In dem vorliegenden Beispiel sind die Emitterbereiche 12 in der Erstreckungsrichtung des Gate-Grabenabschnitts 40 bei dazwischenliegendem ersten Kontaktbereich 15 getrennt. Gleichermaßen sind nachfolgend beschriebene Vth-Bestimmungsbereiche 65 in der Erstreckungsrichtung des Gate-Grabenabschnitts 40 bei dazwischenliegendem ersten Kontaktbereich 15 in dem Basisbereich 14, der eine Seitenwand des Gate-Grabenabschnitts 40 kontaktiert, getrennt.
  • Die 9 stellt ein Beispiel eines Querschnitts b-b' in 1 der Halbleitervorrichtung 100 dar. Ein Abstand Lb bezeichnet eine Strecke, über die sich der Emitterbereich 12 und der erste Kontaktbereich 15 in der Erstreckungsrichtung in einer planaren Ansicht überlappen. Alternativ kann der Abstand Lb als eine Strecke bezeichnet werden, über die ein Ende des ersten Kontaktbereichs 15 auf der Y-Achsenrichtungsseite entlang des Grabens ein Ende des Emitterbereichs 12 auf der Y-Achsenrichtungsseite entlang des Grabens von unten in einer planaren Ansicht abdeckt. Außerdem kann der Abstand Lb ein Abstand von einem Endabschnitt des Emitterbereichs 12 auf der –Y-Achsenrichtung zu einem Endabschnitt des ersten Kontaktbereichs 15 auf der +Y-Achsenrichtungsseite sein.
  • Hierbei ist der Abstand La bevorzugt länger als der Abstand Lb. Dies ermöglicht, dass der zweite Kontaktbereich 16 und der Emitterbereich 12 auch dann voneinander getrennt sind, wenn die Position des zweiten Kontaktbereichs 16 in einem bestimmten Maße falsch ausgerichtet ist. Außerdem kann dies eine Erhöhung der Spitzenkonzentration des Basisbereichs 14, die die Gate-Schwellenspannung Vth bestimmt, verhindern.
  • Ein Bestimmungsbereich (wie hierin verwendet als ein Vth-Bestimmungsbereich 65 bezeichnet) der Gate-Schwellenspannung Vth ist ein Bereich, in dem unter den Basisbereichen 14, die den Gate-Grabenbereich 40 kontaktieren, der Basisbereich 14 die Spitzenkonzentration etwas unter dem Emitterbereich 12 erreicht. Der in 9 dargestellte Vth-Bestimmungsbereich 65 ist ein Bereich, der den Bestimmungsbereich 65 auf einer Seitenwand des Gate-Grabenabschnitts 40, wenn der Querschnitt b-b' auf die Seitenwand des Grabens projiziert wird, schematisch darstellt. In der Praxis sind die Form und die Position des Vth-Bestimmungsbereichs 65 nicht auf die in 9 dargestellten beschränkt.
  • In einer planaren Ansicht ist eine Stelle in dem zweiten Kontaktbereich 16, die dem Vth-Bestimmungsbereich 65 am nächsten ist, vier Ecken des zweiten Kontaktbereichs 16 in 8. Von den vier Ecken des zweiten Kontaktbereichs 16 können Dotierstoffe (zum Beispiel Bor) des zweiten Kontaktbereichs 16 den Vth-Bestimmungsbereich 65 erreichen. In diesem Fall gehen die Dotierstoffe des zweiten Kontaktbereichs 16 beispielsweise durch den ersten Kontaktbereich 15 und weiter durch einen Abschnitt des Emitterbereichs 12, der den ersten Kontaktbereich 15 in der Tiefenrichtung in einer planaren Ansicht überlappt, und erreichen den Vth-Bestimmungsbereich 65. Die maximale Dotierungskonzentration des ersten Kontaktbereichs 15 ist ungefähr in der Größenordnung des zweistelligen Bereichs höher als die Spitzenkonzentration des Basisbereichs 14 des Vth-Bestimmungsbereichs 65. Des Weiteren ist die maximale Dotierungskonzentration des zweiten Kontaktbereichs 16 in der Größenordnung von ungefähr dem einstelligen Bereich höher als die maximale Dotierungskonzentration des ersten Kontaktbereichs 15. Dieses Konzentrationsverhältnis ermöglicht, dass sich die Spitzenkonzentration des Basisbereichs 14 in dem Vth-Bestimmungsbereich 65 mühelos erhöht, wenn die Dotierstoffe des zweiten Kontaktbereichs 16 den Vth-Bestimmungsbereich 65 erreichen, wodurch die Gate-Schwellenspannung Vth erhöht wird.
  • In dem vorliegenden Beispiel macht es das Bereitstellen, dass der Abstand La größer als der Abstand Lb ist, für die Dotierstoffe des zweiten Kontaktbereichs 16 schwierig, den Vth-Bestimmungsbereich 65 zu erreichen. Dies verhindert eine Erhöhung der Gate-Schwellenspannung Vth.
  • Ein Abstand Lc bezeichnet ein Intervall zwischen dem zweiten Kontaktbereich 16 und dem Emitterbereich 12. Beispielsweise bezeichnet der Abstand Lc einen Abstand zwischen einem Endabschnitt des Emitterbereichs 12 auf der +Y-Achsenrichtungsseite und einem Endabschnitt des zweiten Kontaktbereichs 16 auf der –Y-Achsenrichtungsseite.
  • Ein Abstand Ld bezeichnet eine Differenz zwischen einer Tiefe eines unteren Endes des ersten Kontaktbereichs 15 und einer Tiefe eines unteren Endes des Emitterbereichs 12. Das heißt, der Abstand Ld bezeichnet eine Differenz in der Tiefe zwischen einem Endabschnitt des Emitterbereichs 12 auf der –Z-Achsenrichtungsseite und einem Endabschnitt des ersten Kontaktbereichs 15 auf der –Z-Achsenrichtungsseite.
  • Hierbei ist der Abstand Lc größer als der Abstand Ld. Dies ermöglicht, dass der zweite Kontaktbereich 16 und der Emitterbereich 12 auch dann voneinander getrennt sind, wenn die Position des zweiten Kontaktbereichs 16 in einem bestimmten Maße falsch ausgerichtet ist. Außerdem kann dies eine Spitzenkonzentration des Basisbereichs 14 verhindern, die den Gate-Schwellenwert Vth bestimmt.
  • Außerdem ist bevorzugt der Abstand Lc größer als eine Tiefe Le eines unteren Endes des zweiten Kontaktbereichs 16. Das Bereitstellen, dass der Abstand Lc größer als der Abstand Le ist, ermöglicht, dass der zweite Kontaktbereich 16 und der Emitterbereich 12 auch dann voneinander getrennt sind, wenn die Position des zweiten Kontaktbereichs 16 in einem bestimmten Maße falsch ausgerichtet ist. Dies kann eine Verringerung der effektiven Dotierkonzentration des Emitterbereichs 12 aufgrund des Überlappens des zweiten Kontaktbereichs und des Emitterbereichs 12 verhindern.
  • Außerdem kann der Abstand Lc auch kleiner als eine Tiefe Lf des unteren Endes des Emitterbereichs 12 sein. Wenn der zweite Kontaktbereich 16 eine Tiefe aufweist, die kleiner als der Emitterbereich 12 ist, wird eine Verringerung der effektiven Dotierkonzentration des Emitterbereichs 12 weniger beeinflusst.
  • Außerdem ist der Abstand La bevorzugt größer als der Abstand Ld. Dies ermöglicht, dass der zweite Kontaktbereich 16 und der Emitterbereich 12 auch dann voneinander getrennt sind, wenn die Position des zweiten Kontaktbereichs 16 in einem bestimmten Maße falsch ausgerichtet ist. Außerdem kann ein Anstieg der Spitzenkonzentration des Basisbereichs 14 in dem Vth-Bestimmungsbereich 65 verhindert werden.
  • Zudem ist der Abstand La bevorzugt größer als die Tiefe Lf des unteren Endes des Emitterbereichs 12. Des Weiteren kann der Abstand La größer als eine Differenz (Lf – Le) zwischen der Tiefe Lf des unteren Endes des Emitterbereich 12 und der Tiefe Le des unteren Endes des zweiten Kontaktbereichs 16 sein. Dies kann einen Abstand zwischen dem Vth-Bestimmungsbereich 65 und dem zweiten Kontaktbereich 16 sicherstellen und einen Einfluss der Dotierstoffe des zweiten Kontaktbereichs 16 auf den Vth-Bestimmungsbereich 65 reduzieren.
  • Es wird angemerkt, dass in Beispiel 2 der zweite Kontaktbereich 16 und der Gate-Grabenabschnitt 40 einander kontaktieren. Daher kann der Abstand La in Beispiel 2 ein Abstand von einem Kontaktpunkt des zweiten Kontaktbereichs 16 und des Gate-Grabenabschnitts 40 zum Emitterbereich 12 sein. Im Beispiel 2 kann der Abstand La der gleiche wie der Abstand Lc sein.
  • [Beispiel 3]
  • Die 10 ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 3 darstellt. Die Halbleitervorrichtung 100 des vorliegenden Beispiels unterscheidet sich von der Halbleitervorrichtung 100 gemäß Beispiel 1 dadurch, dass sie ferner einen dritten Kontaktbereich 19 umfasst. In dem vorliegenden Beispiel wird insbesondere der Unterschied zu der Halbleiterleitervorrichtung 100 gemäß Beispiel 1 beschrieben.
  • Der dritte Kontaktbereich 19 ist in dem Diodenabschnitt 80 ausgebildet. Der dritte Kontaktbereich 19 ist ein Bereich des zweiten Leitfähigkeitstyps und weist eine höhere Dotierkonzentration als der erste Kontaktbereich 15 auf. Der dritte Kontaktbereich 19 des vorliegenden Beispiels ist vom P++-Typ. Der dritte Kontaktbereich 19 ist an der Vorderflächenseite des Halbleitersubstrats 10 ausgebildet. Der dritte Kontaktbereich 19 des vorliegenden Beispiels weist eine rechteckige Form auf. Der dritte Kontaktbereich kann jedoch auch eine Form mit gerundeten Ecken aufweisen. Der dritte Kontaktbereich 19 ist in der Nähe einer Schnittstelle des Halbleitersubstrats 10 und der Emitterelektrode 52 ausgebildet und reduziert dadurch einen Kontaktwiderstand zwischen der Emitterelektrode 52 und dem Halbleitersubstrat 10. Es ist insbesondere vorteilhaft, wenn eine Titanverbindung, die das Halbleitersubstrat 10 kontaktiert, und ein Wolfram-Steckkontakt, der die Titanverbindung kontaktiert, und Aluminium oder eine Aluminiumlegierung der Emitterelektrode 52 zwischen der Emitterelektrode 52 und dem Halbleitersubstrat 10 ausgebildet sind.
  • Ein Maskenöffnungsbereich 85 ist ein Bereich, der von Punktlinien in 10 umgeben ist und einen Bereich bezeichnet, in dem Dotierstoffe implantiert werden, um den dritten Kontaktbereich 19 auszubilden. Der Maskenöffnungsbereich 85 kann ein Öffnungsabschnitt einer Maske, wie einer Stoppmaske, bei einer Ionenimplantation sein. Der Maskenöffnungsbereich 85 des vorliegenden Beispiels ist die gesamte Oberfläche des Diodenabschnitts 80. Dotierstoffe werden für Bereiche außer dem Maskenöffnungsbereich 85 durch eine Maske und dergleichen blockiert. Daher werden Dotierstoffe nicht in der Halbleitervorrichtung 100 implantiert. Im dritten Kontaktbereich 19 des vorliegenden Beispiels werden nach Ausbilden des Kontaktlochs 54 die Dotierstoffe des dritten Kontaktbereichs 19 nur in dem Maskenöffnungsbereich 85 des Diodenabschnitts 80 durch Verwendung einer Maske implantiert. Dies ermöglicht, dass der dritte Kontaktbereich 19 nur im Maskenöffnungsbereich 85, einem Öffnungsabschnitt der Maske, und des Weiteren in einer freigelegten Oberfläche des Halbleitersubstrats 10 in einem Bereich, in dem das Kontaktloch 54, ein Öffnungsabschnitt des Zwischenschicht-Isolierfilms, ausgebildet ist, gebildet wird.
  • Der dritte Kontaktbereich 19 kann durch Verwenden desselben Dotierstoff-Implantationsschritts wie derjenige für den zweiten Kontaktbereich 16 ausgebildet werden. In diesem Fall kann sich, wie in 10 dargestellt, der Maskenöffnungsbereich 85 in einen Bereich erstrecken, in dem der zweite Kontaktbereich 16 in dem Transistorabschnitt 70 ausgebildet ist.
  • Der Transistorabschnitt 70 umfasst zwischen den Gräben den Emitterbereich 12, den Basisbereich 14, den ersten Kontaktbereich 15 und den zweiten Kontaktbereich 16. In dem vorliegenden Beispiel ist in dem Transistorabschnitt 70 der zweite Kontaktbereich 16 von dem Emitterbereich 12 getrennt ausgebildet. Das heißt, in Bezug auf eine Position des ersten Kontaktbereichs 15 auf der Vorderfläche des Halbleitersubstrats 10 entlang der Erstreckungsrichtung in einem Fertigzustand kann der Maskenöffnungsbereich 85 im Innern des ersten Kontaktbereichs 15 positioniert werden.
  • Der Diodenabschnitt 80 umfasst zwischen den Gräben den Basisbereich 14, den ersten Kontaktbereich 15 und den dritten Kontaktbereich 19. Hierbei ist in dem Transistorabschnitt 70 der zweite Kontaktbereich 16 in einer planaren Ansicht von dem ersten Kontaktbereich 15 umgeben.
  • Anderseits ist in dem Diodenabschnitt 80 der erste Kontaktbereich 15 dazu ausgebildet, nur einen Endabschnitt des Kontaktlochs 54 in der Grabenerstreckungsrichtung zu umgeben. Das heißt, der Diodenabschnitt 80 umfasst in einer planaren Ansicht den ersten Kontaktbereich 15, der an einem der Endabschnitte des Kontaktlochs 54 in der Grabenerstreckungsrichtung in einem zwischen den Gräben positionierten Mesa-Bereich ausgebildet ist, den Basisbereich 14, der zur Vorderfläche freigelegt ist, um den an einem der Endabschnitte des Kontaktlochs 54 in der Grabenerstreckungsrichtung ausgebildeten ersten Kontaktbereich 15 zu kontaktieren, und den ersten Kontaktbereich 15, der an dem anderen Endabschnitt des Kontaktlochs 54 in der Grabenerstreckungsrichtung ausgebildet ist, während er den Basisbereich 14 kontaktiert. Mit anderen Worten, der dritte Kontaktbereich 19 ist, in einer planaren Ansicht, mit Ausnahme der beiden Enden in der Erstreckungsrichtung des Grabenabschnitts, nicht von dem ersten Kontaktbereich 15 umgeben.
  • Der erste Kontaktbereich 15 kann so ausgebildet sein, dass er eine Länge in der Grabenerstreckungsvorrichtung aufweist, die kleiner als 50%, kleiner als 30%, kleiner als 20% oder kleiner als 10% einer Länge des Kontaktlochs 54 in der Grabenerstreckungsrichtung ist. Außerdem kann die Position des ersten Kontaktbereichs 15 des Diodenabschnitts 80 dieselbe sein wie eine Position, zu der sich der äußerste erste Kontaktbereich 15 des Transistorabschnitts 70 in der Grabenanordnungsrichtung erstreckt. Hierbei betrifft der äußerste Kontaktbereich 15 des Transistorabschnitts 70 den ersten Kontaktbereich 15, der an einem der Endabschnitte des Kontaktlochs 54 in der Grabenerstreckungsrichtung ausgebildet ist. Dies kann ein Flächenverhältnis des ersten Kontaktbereichs 15 in dem Diodenabschnitt 80 durch das oben beschriebene Verhältnis mit Bezug auf eine freigelegte Fläche des Basisbereichs 14 reduzieren.
  • In einem Beispiel ist die Konzentration des dritten Kontaktbereichs 19 dieselbe Konzentration wie die Konzentration des zweiten Kontaktbereichs 16. Die Konzentration des dritten Kontaktbereichs 19 kann jedoch auch niedriger als die Konzentration des zweiten Kontaktbereichs 16 sein. Beispielsweise ist der zweite Kontaktbereich 16 in dem ersten Kontaktbereich 15 des P+-Typs ausgebildet und der dritte Kontaktbereich 19 ist in dem Basisbereich 14 des P–-Typs ausgebildet. Das heißt, wenn der zweite Kontaktbereich 16 und der dritte Kontaktbereich 19 in demselben Prozess ausgebildet werden, ist die Dotierkonzentration des dritten Kontaktbereichs 19 niedriger als die Dotierkonzentration des zweiten Kontaktbereichs 16.
  • Die 11 ist ein Schaubild, das ein Beispiel eines Querschnitts e-e' der Halbleitervorrichtung 100 gemäß Beispiel 3 darstellt. Die Halbleitervorrichtung 100 des vorliegenden Beispiels umfasst einen Wolfram-Steckkontakt 95. Der Wolfram-Steckkontakt 95 des vorliegenden Beispiels ist sowohl im Transistorabschnitt 70 als auch im Diodenabschnitt 80 bereitgestellt. Der Wolfram-Steckkontakt 95 kann jedoch auch entweder im Transistorabschnitt 70 oder im Diodenabschnitt 80 bereitgestellt werden.
  • Außerdem kann der dritte Kontaktbereich 19 dieselbe Tiefe wie eine Tiefe des zweiten Kontaktbereichs 16 aufweisen. Der dritte Kontaktbereich 19 kann jedoch auch eine Tiefe aufweisen, die größer als die Tiefe des zweiten Kontaktbereichs 16 ist. Beispielsweise ist der zweite Kontaktbereich 16 im ersten Kontaktbereich 15 des P+-Typs ausgebildet, und der erste Kontaktbereich 15 ist im Basisbereich 14 des P–-Typs ausgebildet. Anderseits ist der dritte Kontaktbereich 19 auf dem Basisbereich 14 des P–-Typs ohne den ersten Kontaktbereich 15 ausgebildet. Wenn daher der erste Kontaktbereich 16 und der dritte Kontaktbereich 19 in demselben Prozess ausgebildet werden, kann der dritte Kontaktbereich 19 eine Tiefe aufweisen, die etwas größer als die Tiefe des zweiten Kontaktbereichs 16 ist.
  • Der zweite Kontaktbereich 16 kann in der Grabenanordnungsrichtung eine größere Breite als die Breite des Kontaktlochs 54 in der Grabenanordnungsvorrichtung aufweisen. Außerdem kann der dritte Kontaktbereich 19 in der Grabenanordnungsrichtung eine größere Breite als die Breite des Kontaktlochs 54 in der Grabenanordnungsrichtung aufweisen. Dies kann im Vergleich zu dem Fall, in dem der zweite Kontaktbereich 16 oder der dritte Kontaktbereich 19 eine kleinere Breite als das Kontaktloch 54 in der Grabenanordnungsrichtung aufweist, einen Kontaktwiderstand zwischen der Emitterelektrode 52 und dem Halbleitersubstrat 10 reduzieren.
  • Die Halbleitervorrichtung 100 des vorliegenden Beispiels kann den Kontaktwiderstand zwischen der Emitterelektrode 52 und dem Halbleitersubstrat 10 durch Bilden des dritten Kontaktbereichs 19 in dem Diodenabschnitt 80 reduzieren. Außerdem umfasst die Halbleitervorrichtung 100 des vorliegenden Beispiels den dritten Kontaktbereich 19, der auf der gesamten Oberfläche des Kontaktlochs 54 in dem Diodenabschnitt 80 ausgebildet ist, was zu einem stabilen Kontakt zwischen der Emitterelektrode 52 und dem Halbleitersubstrat 10 führt. Der erste Kontaktbereich 15 ist nur an dem Ende des Diodenabschnitts 80 in der Grabenerstreckungsrichtung ausgebildet, wodurch ein Flächenverhältnis des ersten Kontaktbereichs minimiert wird. Dies kann einen Einfluss auf die Implantation von Löchern in dem ersten Kontaktbereich 15 minimieren. Das heißt, eine Implantationseffizienz von Minoritätsladungsträgern in dem Diodenabschnitt 80 kann nahezu ausschließlich basierend auf der Konzentration des Basisbereichs 14 des P-Typs festgelegt werden. Daher kann eine Sperrverzögerungseigenschaft eines Diodenbetriebs eine weiche Verzögerung sein.
  • [Beispiel 4]
  • Die 12 ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 4 darstellt. Die Halbleitervorrichtung 100 des vorliegenden Beispiels unterscheidet sich von der Halbleitervorrichtung 100 gemäß Beispiel 3 in einem Muster des dritten Kontaktbereichs 19. In dem vorliegenden Beispiel wird insbesondere der Unterschied zu der Halbleitervorrichtung 100 gemäß Beispiel 3 beschrieben.
  • Der dritte Kontaktbereich 19 ist gesondert in der Erstreckungsrichtung bereitgestellt. In einem Beispiel wird der dritte Kontaktbereich 19 gleichmäßig in der Erstreckungsrichtung bereitgestellt, um so ein vorbestimmtes Intervall aufzuweisen. Beispielsweise ist der dritte Kontaktbereich 19 so angeordnet, dass er ein Intervall in der Erstreckungsrichtung von gleich oder kleiner als 10 μm oder gleich oder kleiner als 5 μm aufweist. Dies ermöglicht, dass eine Fläche eines Bereichs, in dem der dritte Kontaktbereich 19 bereitgestellt wird, kleiner als eine Kontaktfläche der Emitterelektrode 52 in dem Diodenabschnitt 80 und dem Halbleitersubstrat 10 ist.
  • Wenn hierbei der dritte Kontaktbereich 19 ausgebildet wird, erhöht sich eine Dosiermenge der Vorderflächenseite des Halbleitersubstrats 10, was einen Sperrverzögerungsstrom während eines FWD-Betriebs erhöhen kann und einen Verlust erhöht. Der dritte Kontaktbereich 19 des vorliegenden Beispiels wird jedoch in einem Abschnitt der Kontaktfläche zwischen der Emitterelektrode 52 in dem Diodenabschnitt 80 und dem Halbleitersubstrate 10 bereitgestellt, wodurch der Sperrverzögerungsstrom und der Verlust verhindert wird. Das heißt, das Muster des dritten Kontaktbereichs 19 kann, abhängig von dem Kontakt zwischen der Emitterelektrode 52 und dem Halbleitersubstrat 10 und der Rückverzögerungseigenschaft der Halbleitervorrichtung 100, wie angemessen ausgelegt werden. Dies kann weiterhin die Implantation von Löchern verhindern und insbesondere im Vergleich zu Beispiel 3 den Rückverzögerungsstrom unter den weichen Verzögerungseigenschaften reduzieren.
  • In einem Beispiel kann der dritte Kontaktbereich 19 in einer planaren Ansicht eine Fläche aufweisen, die gleich oder kleiner als 50% oder gleich oder kleiner als 20% der Kontaktfläche zwischen der Emitterelektrode 52 in dem Diodenabschnitt 80 und dem Halbleitersubstrat 10 ist, oder eine Fläche aufweisen, die gleich oder kleiner als 10% ist. Es wird angemerkt, dass der dritte Kontaktbereich 19 des vorliegenden Beispiels gesondert in der Erstreckungsrichtung bereitgestellt wird, aber auch gesondert in der Anordnungsrichtung bereitgestellt werden kann. In diesem Fall ist der dritte Kontaktbereich 19 in einem der benachbarten Kontaktlöcher 54 ausgebildet, während der dritte Kontaktbereich 19 nicht in dem anderen ausgebildet ist. Dies ermöglicht, dass die dritten Kontaktbereiche 19 intermittierend in der Anordnungsrichtung bereitgestellt werden.
  • Die Maskenöffnung 85 des Diodenabschnitts 80 kann in der Grabenerstreckungsrichtung kürzer als die Maskenöffnungsrichtung 85 des Transistorabschnitts 70 sein. Dies kann die Implantation von Löchern stärker verhindern, während der Kontaktwiderstand in dem Diodenabschnitt 80 weiter reduziert wird.
  • Die Halbleitervorrichtung 100 des vorliegenden Beispiels kann den Kontaktwiderstand zwischen der Emitterelektrode 52 und dem Halbleitersubstrat 10 durch Bilden des dritten Kontaktbereichs 19 in dem Diodenabschnitt 80 reduzieren. In der Halbleitervorrichtung 100 des vorliegenden Beispiels sind die dritten Kontaktbereiche 19 intermittierend in dem Diodenabschnitt 80 ausgebildet, wodurch ein stabiler Kontakt zwischen der Emitterelektrode 52 und dem Halbleitersubstrat 10 erreicht und gleichzeitig der Sperrrückstrom und der Verlust verhindert werden können.
  • [Beispiel 5]
  • Die 13 ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 5 darstellt. Die Halbleitervorrichtung 100 des vorliegenden Beispiels unterscheidet sich von der Halbleitervorrichtung 100 gemäß Beispiel 3 durch ein Muster des zweiten Kontaktbereichs 16. In dem vorliegenden Beispiel wird insbesondere der Unterschied zu der Halbleitervorrichtung 100 gemäß Beispiel 3 beschrieben.
  • Die Position des Maskenöffnungsbereichs 85 zum Ausbilden des zweiten Kontaktbereichs 16 des Transistorabschnitts 70 kann dieselbe wie eine Position eines Endes des ersten Kontaktbereichs 15 in einem Fertigzustand sein. Wenn der zweite Kontaktbereich 16 und der erste Kontaktbereich 15 in einem Bereich des Emitterbereichs 12 vorhanden sind, in dem die Konzentration in der Grabenerstreckungsrichtung aufgrund von Diffusion in der Querrichtung verringert ist, kann der Gate-Schwellenwert weniger durch den zweiten Kontaktbereich 16 beeinflusst werden. Dies kann den Kontaktwiderstand zwischen dem Steckkontakt und dem zweiten Kontaktbereich 16 weiter reduzieren und denselben Effekt wie in Beispiel 3 und Beispiel 4 erzielen.
  • [Beispiel 6]
  • Die 14 ist eine Querschnittsansicht, die ein Beispiel der Halbleitervorrichtung 100 gemäß Beispiel 6, die ein Modifikationsbeispiel des Querschnitts b-b' in 1 ist, darstellt. Die Halbleitervorrichtung 100 des vorliegenden Beispiels unterscheidet sich von der Halbleitervorrichtung 100 gemäß Beispiel 1 durch ein Muster des zweiten Kontaktbereichs 16. In dem vorliegenden Beispiel wird insbesondere der Unterschied zu der Halbleitervorrichtung 100 gemäß Beispiel 1 beschrieben.
  • Der zweite Kontaktbereich 16 kann den Emitterbereich 12 im Fertigzustand in der Erstreckungsrichtung kontaktieren. Alternativ kann sich der zweite Kontaktbereich 16 in einem Fertigzustand in der Erstreckungsrichtung mit dem Emitterbereich 12 überlappen. In dem Beispiel von 14 überlappt sich der zweite Kontaktbereich 16 in einem Fertigzustand in der Erstreckungsrichtung mit einer Position oberhalb des Endes des Emitterbereichs 12. In einer planaren Ansicht ist die Position des Endes des zweiten Kontaktbereichs 16 in der Grabenerstreckungsrichtung dieselbe wie die Position des Endes des ersten Kontaktbereichs 15, wenn der zweite Kontaktbereich 16 den Emitterbereich 12 kontaktiert.
  • Es wird angemerkt, dass der in 14 dargestellte Vth-Bestimmungsbereich 65 ein Bereich ist, der den Bestimmungsbereich 65 auf einer Seitenwand des Gate-Grabenabschnitts 40, wenn ein Querschnitt entlang der Erstreckungsrichtung auf die Seitenwand des Grabens projiziert wird, schematisch darstellt. In der Praxis sind die Form und die Position des Vth-Bestimmungsbereichs 65 nicht auf die in 14 dargestellten beschränkt. Da außerdem eine Position, an der das Ende des ersten Kontaktbereichs 15 in der Erstreckungsrichtung die Unterseitenfläche des Emitterbereichs 12 kontaktiert, auf die Vorderfläche des Halbleitersubstrats 10 wird, wird die projizierte Position als eine Übergangsposition 68 definiert. Die Übergangsposition 68 ist in einer planaren Ansicht im Innern des Emitterbereichs 12 positioniert.
  • Ein Abstand entlang der Erstreckungsrichtung von der Übergangsposition 68 zu einer Position, an der der zweite Kontaktbereich 16 und der Emitterbereich 12 die Vorderfläche des Halbleitersubstrats 10 kontaktieren, wird als ein Abstand Lz definiert. Als ein Ergebnis ist der zweite Kontaktbereich 16 von dem Vth-Bestimmungsbereich 65 entlang der Erstreckungsrichtung durch mindestens den Abstand Lz getrennt. Dies kann einen Einfluss der Dotierstoffe des zweiten Kontaktbereichs 16 auf den Vth-Bestimmungsbereich 65 reduzieren.
  • Der Abstand Lz kann beispielsweise kleiner als La sein. Dies kann einen Einfluss der Dotierstoffe des zweiten Kontaktbereichs 16 auf den Vth-Bestimmungsbereich 65 reduzieren.
  • Außerdem kann der Abstand Lz größer als die Übergangstiefe Lf des Emitterbereichs 12 sein. Des Weiteren kann der Abstand Lz größer als eine Differenz (Lf – Le) zwischen einer Tiefe Lf des unteren Endes des Emitterbereichs 12 und der Tiefe Le des unteren Endes des zweiten Kontaktbereichs 16 sein. Dies kann einen Abstand zwischen dem Vth-Bestimmungsbereich 65 und dem zweiten Kontaktbereich 16 sicherstellen und einen Einfluss der Dotierstoffe des zweiten Kontaktbereichs 16 auf den Vth-Bestimmungsbereich 65 reduzieren.
  • Die 15 stellt ein Beispiel einer Draufsicht der Halbleitervorrichtung 100 gemäß Beispiel 6 dar. Die 15 ist eine Draufsicht, wenn 14 in einer planaren Sicht in der Z-Achsenrichtung gesehen wird, und stellt einen Bereich zwischen dem Gate-Grabenabschnitt 40 und dem Dummy-Grabenabschnitt 30 dar. In dem vorliegenden Beispiel wird ein Beispiel einer Positionsbeziehung zwischen dem zweiten Kontaktbereich 16 und den anderen Bereichen dargestellt. In 15 überlappt sich der zweite Kontaktbereich 16 in einem Fertigzustand in der Erstreckungsrichtung mit dem Emitterbereich 12. Das heißt, der Unterschied zwischen 15 und 8 liegt darin, dass in einem Fertigzustand der zweite Kontaktbereich 16 in der Erstreckungsrichtung einen Punkt oberhalb des Endes des Emitterbereichs 12 abdeckt.
  • Ein Abstand Ly bezeichnet den kürzesten Abstand zwischen dem zweiten Kontaktbereich 16 und einem Kontaktpunkt des Gate-Grabenabschnitts 40 und der Übergangsposition 68. Obwohl in dem vorliegenden Beispiel das Ende des zweiten Kontaktbereichs 16 den Emitterbereich 12 in der Grabenerstreckungsrichtung abdeckt, ist es näher an dem ersten Kontaktbereich 15 positioniert als die Übergangsposition 68. Das heißt, die Position des Endes des zweiten Kontaktbereichs 16 in der Grabenerstreckungsrichtung ist im Innern des Emitterbereichs 12 und in einer planaren Ansicht getrennt von der Übergangsposition 68 positioniert. Der Abstand Ly kann größer als der Abstand Lz sein. Außerdem kann der Abstand Ly länger als die Länge des ersten Kontaktbereichs 15 in der Grabenerstreckungsrichtung sein. Dies kann einen Einfluss der Dotierstoffe des zweiten Kontaktbereichs 16 auf den Vth-Bestimmungsbereich 65 reduzieren.
  • Obwohl die Ausführungsformen der vorliegenden Erfindung beschrieben wurden, ist der technische Umfang der Erfindung nicht auf die oben beschriebenen Ausführungsformen beschränkt. Es ist für einen Fachmann ersichtlich, dass verschiedene Veränderungen und Verbesserungen den oben beschriebenen Ausführungsformen hinzugefügt werden können. Es ist ebenfalls aus dem Umfang der Ansprüche ersichtlich, dass die mit solchen Veränderungen und Verbesserungen ergänzten Ausführungsformen in dem technischen Schutzumfang der Erfindung umfasst sein können. Die Arbeitsvorgänge, Verfahrensweisen, Schritte und Stufen eines jeden Prozesses, der durch eine Vorrichtung, ein System, Programm und Verfahren, die in den Ansprüchen, Ausführungsformen oder Schaubildern gezeigt werden, ausgeführt wird, können in einer beliebigen Reihenfolge ausgeführt werden, sofern die Reihenfolge nicht durch „vor”, „bevor” oder dergleichen gekennzeichnet ist und sofern das Ergebnis eines vorangehenden Prozesses nicht in einem späteren Prozess verwendet wird. Selbst wenn der Prozessablauf unter Verwendung von Formulierungen wie „zuerst” oder „als Nächstes” in den Ansprüchen, Ausführungsformen oder Schaubildern beschrieben wird, bedeutet dies nicht unbedingt, dass der Prozess in dieser Reihenfolge ausgeführt werden muss.
  • ERKLÄRUNG DER BEZUGSZEICHEN
    • 10: Halbleitersubstrat, 12: Emitterbereich, 14: Basisbereich, 15: erster Kontaktbereich, 16: zweiter Kontaktbereich, 17: Topfbereich, 18: Driftbereich, 19: dritter Kontaktbereich, 20: Pufferbereich, 22: Kollektorbereich, 24: Kollektorelektrode, 26: Zwischenschicht-Isolierfilm, 30: Dummy-Grabenabschnitt, 32: Isolierfilm, 34: Dummy-Leiterabschnitt, 40: Gate-Grabenabschnitt, 41: gegenüberliegender Abschnitt, 42: Isolierfilm, 43: vorstehender Abschnitt, 44: Gate-Leiterabschnitt, 50: Gate-Elektrode, 51: Gate-Anschluss, 52: Emitterelektrode, 53: Emitter-Anschluss, 54: Kontaktloch, 55: Kontaktloch, 56: Kontaktloch, 60: Emitter-Grabenabschnitt, 62: Isolierfilm, 64: Emitter-Leiterabschnitt, 65: Vth-Bestimmungsabschnitt, 69: Übergangsposition, 80: Diodenabschnitt, 82: Kathodenbereich, 85: Maskenöffnungsbereich, 95: Wolfram-Steckkontakt, 100: Halbleitervorrichtung, 500: Halbleitervorrichtung, 510: Halbleitersubstrat, 512: Emitterbereich, 514: Basisbereich, 515: Kontaktbereich, 517: Topfbereich, 518: Driftbereich, 520: Pufferbereich, 522: Kollektorbereich, 524: Kollektorelektrode, 526: Zwischenschicht-Isolierfilm, 530: Dummy-Grabenabschnitt, 532: Isolierfilm, 534: Dummy-Leiterabschnitt, 540: Gate-Grabenabschnitt, 541: gegenüberliegender Abschnitt, 542: Isolierfilm, 543: vorstehender Abschnitt, 544: Gate-Leiterabschnitt, 550: Gate-Elektrode, 551: Gate-Anschluss, 552: Emitterelektrode, 553: Emitter-Anschluss, 554: Kontaktloch, 556: Kontaktloch, 560: Emitter-Grabenabschnitt, 562: Isolierfilm, 564: Emitter-Leiterabschnitt, 570: Transistorabschnitt, 580: Diodenabschnitt, 582: Kathodenbereich
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2011-187593 [0002]

Claims (19)

  1. Halbleitervorrichtung, umfassend: ein Halbleitersubstrat; mehrere erste Grabenabschnitte, die auf einer Vorderflächenseite des Halbleitersubstrats ausgebildet sind und sich in einer planaren Ansicht in einer vorbestimmten Erstreckungsrichtung erstrecken; einen Emitterbereich eines ersten Leitfähigkeitstyps, der zwischen benachbarten Gräben der mehreren ersten Grabenabschnitte an der Vorderflächenseite des Halbleitersubstrats ausgebildet ist; einen ersten Kontaktbereich eines zweiten Leitfähigkeitstyps, der zwischen den benachbarten Gräben der mehreren ersten Grabenabschnitten ausgebildet ist, wobei der erste Kontaktbereich und der Emitterbereich abwechselnd in der Erstreckungsrichtung angeordnet sind; und einen zweiten Kontaktbereich eines zweiten Leitfähigkeitstyps, der oberhalb des ersten Kontaktbereichs getrennt von dem Emitterbereich ausgebildet ist und eine höhere Dotierungskonzentration als der erste Kontaktbereich aufweist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei ein Intervall in einer planaren Ansicht zwischen dem zweiten Kontaktbereich und dem Emitterbereich, die voneinander getrennt ausgebildet sind, größer als eine Differenz zwischen einer Tiefe eines unteren Endes des ersten Kontaktbereichs und einer Tiefe eines unteren Endes des Emitterbereichs ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der erste Kontaktbereich in mindestens einigen Bereichen unterhalb des Emitterbereichs ausgebildet ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei der Emitterbereich und der erste Kontaktbereich die an beiden Enden des Emitterbereichs und des ersten Kontaktbereichs ausgebildeten mehreren ersten Grabenabschnitte kontaktieren.
  5. Halbleitervorrichtung nach Anspruch 4, wobei ein kürzester Abstand zwischen dem zweiten Kontaktbereich und einem Kontaktpunkt der mehreren ersten Grabenabschnitte und dem Emitterbereich größer als eine Strecke ist, über die sich der Emitterbereich und der erste Kontaktbereich in einer planaren Ansicht in der Erstreckungsrichtung überlappen.
  6. Halbleitervorrichtung nach Anspruch 4 oder 5, wobei ein kürzester Abstand zwischen dem zweiten Kontaktbereich und einem Kontaktpunkt der mehreren ersten Grabenabschnitte und dem Emitterbereich größer als eine Differenz zwischen einer Tiefe eines unteren Endes des ersten Kontaktbereichs und einer Tiefe eines unteren Endes des Emitterbereichs ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei der zweite Kontaktbereich in einer kleineren Tiefe als der Emitterbereich ausgebildet ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei der zweite Kontaktbereich die an beiden Enden des zweiten Kontaktbereichs ausgebildeten mehreren ersten Grabenabschnitte kontaktiert.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, ferner umfassend: einen Zwischenschicht-Isolierfilm, der an der Vorderfläche des Halbleitersubstrats ausgebildet ist, und eine oberhalb des Zwischenschicht-Isolierfilms ausgebildete Emitterelektrode, wobei die mehreren ersten Grabenabschnitte in einer planaren Ansicht in einer vorbestimmten Anordnungsrichtung angeordnet sind, und ein Kontaktloch in dem Zwischenschicht-Isolierfilm ausgebildet ist, um die Emitterelektrode und den zweiten Kontaktbereich zu verbinden, und der zweite Kontaktbereich in der Anordnungsrichtung eine Breite aufweist, die größer als eine Breite des Kontaktlochs in der Anordnungsrichtung ist.
  10. Halbleitervorrichtung nach Anspruch 9, wobei die Emitterelektrode und der zweite Kontaktbereich über einen Wolfram-Steckkontakt elektrisch verbunden sind.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, umfassend: einen Transistorabschnitt, der mehrere erste Grabenabschnitte, den Emitterbereich, den ersten Kontaktbereich und den zweiten Kontaktbereich umfasst; und einen Diodenabschnitt, der mehrere zweite Grabenabschnitte, die an der Vorderflächenseite des Halbleitersubstrats ausgebildet sind und sich in einer planaren Ansicht in einer vorbestimmten Erstreckungsrichtung erstrecken, und einen dritten Kontaktbereich eines zweiten Leitfähigkeitstyps, der an der Vorderflächenseite des Halbleitersubstrats ausgebildet ist und eine höhere Dotierungskonzentration als der erste Kontaktbereich aufweist, umfasst.
  12. Halbleitervorrichtung nach Anspruch 11, wobei der dritte Kontaktbereich gesondert in der Erstreckungsrichtung bereitgestellt ist.
  13. Halbleitervorrichtung nach Anspruch 11 oder 12, wobei der dritte Kontaktbereich in einer planaren Ansicht eine Fläche aufweist, die gleich oder kleiner als 50% einer Kontaktfläche einer Emitterelektrode in dem Diodenabschnitt und dem Halbleitersubstrat ist.
  14. Halbleitervorrichtung, die ein Halbleitersubstrat und einen Transistorabschnitt und einen in dem Halbleitersubstrat ausgebildeten Diodenabschnitt umfasst, wobei der Transistorabschnitt umfasst: mehrere erste Grabenabschnitte, die an einer Vorderflächenseite des Halbleitersubstrats ausgebildet sind und sich in einer planaren Ansicht in einer vorbestimmten Erstreckungsrichtung erstrecken; einen Emitterbereich eines ersten Leitfähigkeitstyps, der zwischen benachbarten Gräben der mehreren ersten Grabenabschnitte an der Vorderflächenseite des Halbleitersubstrats ausgebildet ist; einen ersten Kontaktbereich eines zweiten Leitfähigkeitstyps, der zwischen den benachbarten Gräben der mehreren ersten Grabenabschnitte ausgebildet ist, wobei der erste Kontaktbereich und der Emitterbereich abwechselnd in der Erstreckungsrichtung angeordnet sind; und einen zweiten Kontaktbereich eines zweiten Leitfähigkeitstyps, der oberhalb des ersten Kontaktbereichs ausgebildet ist und eine höhere Dotierungskonzentration als der erste Kontaktbereich aufweist, und wobei der Diodenabschnitt umfasst: mehrere zweite Grabenabschnitte, die an einer Vorderflächenseite des Halbleitersubstrats ausgebildet sind und sich in einer planaren Ansicht in einer vorbestimmten Erstreckungsrichtung erstrecken; und einen dritten Kontaktbereich eines zweiten Leitfähigkeitstyps, der an der Vorderflächenseite des Halbleitersubstrats ausgebildet ist und eine höhere Dotierungskonzentration als der erste Kontaktbereich aufweist.
  15. Halbleitervorrichtung nach Anspruch 14, wobei der in dem Diodenabschnitt bereitgestellte dritte Kontaktbereich gesondert in der Erstreckungsrichtung bereitgestellt ist.
  16. Halbleitervorrichtung nach Anspruch 14 oder 15, wobei der dritte Kontaktbereich in einer planaren Ansicht eine Fläche aufweist, die gleich oder kleiner als 50% einer Kontaktfläche einer Emitterelektrode in dem Diodenabschnitt und dem Halbleitersubstrat ist.
  17. Halbleitervorrichtung, umfassend: ein Halbleitersubstrat; mehrere erste Grabenabschnitte, die an einer Vorderflächenseite des Halbleitersubstrats ausgebildet sind und sich in einer planaren Ansicht in einer vorbestimmten Erstreckungsrichtung erstrecken; einen Emitterbereich eines ersten Leitfähigkeitstyps, der zwischen benachbarten Gräben der mehreren ersten Grabenabschnitte an der Vorderflächenseite des Halbleitersubstrats ausgebildet ist; einen ersten Kontaktbereich eines zweiten Leitfähigkeitstyps, der zwischen den benachbarten Gräben der mehreren ersten Grabenabschnitte ausgebildet ist, wobei der erste Kontaktbereich und der Emitterbereich abwechselnd in der Erstreckungsrichtung angeordnet sind; und einen zweiten Kontaktbereich eines zweiten Leitfähigkeitstyps, der oberhalb des ersten Kontaktbereichs ausgebildet ist, um den Emitterbereich zu kontaktieren, und eine höhere Dotierungskonzentration als der erste Kontaktbereich aufweist, wobei der erste Kontaktbereich eine Tiefe in einer Richtung von der Vorderflächenseite zu einer Rückflächenseite des Halbleitersubstrats aufweist, die größer als der Emitterbereich ist, ein Ende des ersten Kontaktbereichs entlang einer Erstreckungsrichtung der mehreren ersten Grabenabschnitte eine Unterseitenfläche des Emitterbereichs erreicht, eine Position, an der das Ende des ersten Kontaktbereichs in der Erstreckungsrichtung die Unterseitenfläche des Emitterbereichs kontaktiert, auf die Vorderfläche des Halbleitersubstrats an eine Übergangsposition projiziert ist, wobei die Übergangsposition von einer Position eines Endes des zweiten Kontaktbereichs in der Erstreckungsrichtung getrennt ist, und die Übergangsposition im Innern des Emitterbereichs liegt.
  18. Halbleitervorrichtung nach Anspruch 17, wobei der zweite Kontaktbereich eine Position oberhalb eines Endes des Emitterbereichs in der Erstreckungsrichtung des Grabenabschnitts abdeckt.
  19. Halbleitervorrichtung nach Anspruch 17 oder 18, wobei ein Abstand zwischen dem zweiten Kontaktbereich und der Übergangsposition größer als eine Übergangstiefe des Emitterbereichs ist.
DE102017203982.5A 2016-03-11 2017-03-10 Halbleitervorrichtung Granted DE102017203982A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016048594 2016-03-11
JP2016-048594 2016-03-11
JP2017-032728 2017-02-23
JP2017032728A JP6885101B2 (ja) 2016-03-11 2017-02-23 半導体装置

Publications (1)

Publication Number Publication Date
DE102017203982A1 true DE102017203982A1 (de) 2017-09-14

Family

ID=59700669

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017203982.5A Granted DE102017203982A1 (de) 2016-03-11 2017-03-10 Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US10205012B2 (de)
CN (1) CN107180855B (de)
DE (1) DE102017203982A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6958093B2 (ja) * 2017-08-09 2021-11-02 富士電機株式会社 半導体装置
WO2019078131A1 (ja) * 2017-10-18 2019-04-25 富士電機株式会社 半導体装置
JP7069646B2 (ja) * 2017-11-06 2022-05-18 富士電機株式会社 半導体装置
JP6777245B2 (ja) 2017-11-16 2020-10-28 富士電機株式会社 半導体装置
DE112018006007T5 (de) 2017-11-24 2020-08-13 Rohm Co., Ltd. Halbleitervorrichtung
WO2019116696A1 (ja) 2017-12-14 2019-06-20 富士電機株式会社 半導体装置
JP7222180B2 (ja) * 2018-04-04 2023-02-15 富士電機株式会社 半導体装置
DE112019000166T5 (de) 2018-06-22 2020-07-09 Fuji Electric Co., Ltd. Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
WO2020213254A1 (ja) 2019-04-16 2020-10-22 富士電機株式会社 半導体装置および製造方法
CN111430453B (zh) * 2020-03-11 2022-06-17 上海擎茂微电子科技有限公司 一种反向恢复特性好的rc-igbt芯片及其制造方法
JP7475265B2 (ja) * 2020-12-14 2024-04-26 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187593A (ja) 2010-03-08 2011-09-22 Mitsubishi Electric Corp 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7939886B2 (en) * 2005-11-22 2011-05-10 Shindengen Electric Manufacturing Co., Ltd. Trench gate power semiconductor device
JP5561922B2 (ja) * 2008-05-20 2014-07-30 三菱電機株式会社 パワー半導体装置
WO2012124784A1 (ja) 2011-03-16 2012-09-20 富士電機株式会社 半導体装置およびその製造方法
JP2013084904A (ja) * 2011-09-29 2013-05-09 Toshiba Corp 半導体装置
DE112013006666B4 (de) * 2013-02-13 2019-04-11 Toyota Jidosha Kabushiki Kaisha Halbleitereinrichtung
JP6566512B2 (ja) * 2014-04-15 2019-08-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP6421487B2 (ja) * 2014-07-31 2018-11-14 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6641983B2 (ja) * 2015-01-16 2020-02-05 株式会社デンソー 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187593A (ja) 2010-03-08 2011-09-22 Mitsubishi Electric Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
CN107180855A (zh) 2017-09-19
US10205012B2 (en) 2019-02-12
US20170263740A1 (en) 2017-09-14
CN107180855B (zh) 2022-07-22

Similar Documents

Publication Publication Date Title
DE102017203982A1 (de) Halbleitervorrichtung
DE112017000063T5 (de) Halbleitervorrichtung
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102017210665A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zur herstellung des siliziumkarbid-halbleiterbauelements
DE112017002382T5 (de) Halbleitervorrichtung und herstellungsverfahren derselben
DE112017000689T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015118698A1 (de) Siliziumkarbidhalbleitereinrichtung und Verfahren zum Herstellen der Siliziumkarbidhalbleitereinrichtung
DE102018214901A1 (de) Halbleitervorrichtung
DE102013217850B4 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102010042929A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE112017000727T5 (de) RC-IGBT und Herstellungsverfahren dafür
DE102008052422A1 (de) Halbleitervorrichtung mit reduzierter Kapazität
DE10129289B4 (de) Halbleitervorrichtung mit einer Diode für eine Eingangsschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung
DE102020102412A1 (de) Halbleitervorrichtung mit isoliertem gate
DE102015209570B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE112016007257T5 (de) Siliziumcarbid-Halbleitervorrichtung
DE102014013947A1 (de) Halbleiterbauelement
DE102021114173A1 (de) Halbleitervorrichtung
DE102021113288A1 (de) Leistungshalbleitervorrichtung und verfahren zu dessen herstellung
DE2059072B2 (de) Halbleiterbauelement
DE102019131060A1 (de) Halbleitergerät
DE102021114181A1 (de) Halbleitervorrichtung
DE102021123451A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division