JP2011187593A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011187593A
JP2011187593A JP2010050023A JP2010050023A JP2011187593A JP 2011187593 A JP2011187593 A JP 2011187593A JP 2010050023 A JP2010050023 A JP 2010050023A JP 2010050023 A JP2010050023 A JP 2010050023A JP 2011187593 A JP2011187593 A JP 2011187593A
Authority
JP
Japan
Prior art keywords
region
forming
semiconductor device
base region
contact opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010050023A
Other languages
English (en)
Inventor
Kenji Suzuki
健司 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010050023A priority Critical patent/JP2011187593A/ja
Publication of JP2011187593A publication Critical patent/JP2011187593A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】高濃度領域の形成に専用のフォトマスクが不要となる技術を提供することを目的とする。
【解決手段】半導体装置の製造方法は、層間絶縁膜8及びマスク層17に、ベース領域2表面を露出する、平面視での幅がL1となる第1コンタクト開口15を形成するとともに、エミッタ領域6表面を露出する、平面視での幅がS1(<L1)となる第2コンタクト開口を形成する工程と、第1コンタクト開口15を通してベース領域2表面に斜めイオン注入することにより、ベース領域2表面に高濃度領域7を形成する工程とを備える。このイオン注入の工程において、斜めイオン注入の注入方向と半導体基板1表面の法線とがなす角度をθとし、マスク層17の厚みと層間絶縁膜8の厚みとの和をDとした場合に、L1/D≧tanθ>S1/Dが満たされる。
【選択図】図22

Description

本発明は、ベース・エミッタコンタクト開口を同時に形成し、かつ、ベース領域表面にコンタクト用の高濃度領域を形成する半導体装置の製造方法に関するものである。
近年、省エネルギーの観点から、電圧または電流のオンとオフとを繰り返すことにより電力の制御を行うインバータ回路が家電製品や産業用電力装置などに広く用いられるようになってきている。インバータ回路には、一般にはパワー半導体デバイスが用いられるが、定格電圧が例えば300V以上では、その特性から絶縁ゲート型バイポーラトランジスター(Insulated Gate Bipolar Transistor、略して「IGBT」と呼ばれている)が用いられている。IGBTについては、例えば、特許文献1に示されている。
特開平11−345969号公報
さて、IGBT内に供給されたホールが容易にIGBT外に抜け出るようにするため、電極とコンタクトが取られるベース領域において不純物濃度を高くしている。ベース・エミッタコンタクト開口を同時に形成するIGBTの従来の製造方法では、ベース・エミッタコンタクト開口の形成、及び、ベース領域に対する高濃度領域の形成のそれぞれに対して、別々の写真製版用のフォトマスクが用いられている。その結果、製造コストがかかるものとなっている。
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、ベース領域に対する高濃度領域を形成するのに専用のフォトマスクが不要となる技術を提供することを目的とする。
本発明に係る半導体装置の製造方法は、(a)第1導電型を有する半導体基板表面に、第2導電型を有するベース領域を形成する工程と、(b)前記ベース領域表面に第1導電型を有するエミッタ領域を形成する工程と、(c)前記エミッタ領域表面及び前記ベース領域表面から前記半導体基板に達するトレンチを形成する工程とを備える。そして、(d)前記トレンチ内壁上にゲート絶縁膜を介してゲート電極を形成する工程と、(e)前記ベース領域及び前記エミッタ領域上に層間絶縁膜及びマスク層を順に形成する工程とを備える。そして、(f)前記層間絶縁膜及び前記マスク層に、前記ベース領域表面を露出する、平面視所定の方向における幅がL1となる第1コンタクト開口を形成するとともに、前記エミッタ領域表面を露出する、前記所定の方向における幅がS1(<L1)となる第2コンタクト開口を形成する工程と、(g)前記第1コンタクト開口を通して前記ベース領域表面に斜めイオン注入することにより、当該ベース領域表面に第2導電型を有する高濃度領域を形成する工程とを備える。前記工程(g)において、前記斜めイオン注入の注入方向を前記半導体基板表面に正射影したときの方向は、前記所定の方向と同方向であり、前記斜めイオン注入の注入方向と前記半導体基板表面の法線とがなす角度をθとし、前記マスク層の厚みと前記層間絶縁膜の厚みとの和をDとした場合に、L1/D≧tanθ>S1/Dが満たされる。
また、上記と別構成として、本発明に係る半導体装置の製造方法は、(a)第1導電型を有する半導体基板表面に、第2導電型を有するベース領域を形成する工程と、(b)前記ベース領域表面に第1導電型を有するエミッタ領域を形成する工程と、(c)前記エミッタ領域表面から及び前記ベース領域表面から前記半導体基板に達するトレンチを形成する工程とを備える。そして、(d)前記トレンチ内壁上にゲート絶縁膜を介してゲート電極を形成する工程と、(e)前記ベース領域及び前記エミッタ領域上に層間絶縁膜及びマスク層を順に形成する工程とを備える。そして、(f)前記層間絶縁膜及び前記マスク層に、前記ベース領域表面を露出する、平面視全方向における最大幅がL2となる第1コンタクト開口を形成するとともに、前記エミッタ領域表面を露出する、平面視全方向における最大幅がS2(<L2)となる第2コンタクト開口を形成する工程と、(g)前記第1コンタクト開口を通して前記ベース領域表面に斜め回転イオン注入することにより、当該ベース領域表面に第2導電型を有する高濃度領域を形成する工程とを備える。そして、前記工程(g)において、前記斜め回転イオン注入の注入方向と前記半導体基板表面の法線とがなす角度をθとし、前記マスク層の厚みと前記層間絶縁膜の厚みとの和をDとした場合に、L2/D≧tanθ>S2/Dが満たされる。
本発明によれば、第1コンタクト開口の幅が広いため、ベース領域においては高濃度領域を形成することができる。その一方で、第2コンタクト開口の幅が狭いため、エミッタ領域においては不純物が注入されるのが防止される。したがって、高濃度領域を形成するのに専用のフォトマスクが不要となる。
対比対象半導体装置を示す平面図である。 対比対象半導体装置を示すA−A断面図である。 対比対象半導体装置を示すB−B断面図である。 対比対象半導体装置の製造方法を示す断面図である。 対比対象半導体装置の製造方法を示す平面図である。 対比対象半導体装置の製造方法を示す断面図である。 対比対象半導体装置の製造方法を示す平面図である。 対比対象半導体装置の製造方法を示す断面図である。 対比対象半導体装置の製造方法を示す断面図である。 対比対象半導体装置の製造方法を示す平面図である。 対比対象半導体装置の製造方法を示す断面図である。 対比対象半導体装置の製造方法を示す断面図である。 対比対象半導体装置の製造方法を示す断面図である。 実施の形態1に係る半導体装置を示す平面図である。 実施の形態1に係る半導体装置を示すA−A断面図である。 実施の形態1に係る半導体装置を示すB−B断面図である。 実施の形態1に係る半導体装置の製造方法を示す断面図である。 実施の形態1に係る半導体装置の製造方法を示す断面図である。 実施の形態1に係る半導体装置の製造方法を示す平面図である。 実施の形態1に係る半導体装置の製造方法を示す断面図である。 実施の形態1に係る半導体装置の製造方法を示す断面図である。 実施の形態1に係る半導体装置の製造方法を示す断面図である。 実施の形態1に係る半導体装置の製造方法を示す断面図である。 実施の形態2に係る半導体装置を示す平面図である。 実施の形態2に係る半導体装置の製造方法を示す平面図である。 実施の形態2に係る半導体装置の製造方法を示す断面図である。 実施の形態2に係る半導体装置の製造方法を示す断面図である。 実施の形態2に係る半導体装置の製造方法を示す断面図である。 実施の形態2に係る半導体装置の製造方法を示す断面図である。 実施の形態3に係る半導体装置の製造方法を示す断面図である。 実施の形態3に係る半導体装置の製造方法を示す断面図である。
<実施の形態1>
まず、本発明に係る半導体装置及びその製造方法について説明する前に、それらと対比される対象の半導体装置(以下、「対比対象半導体装置」と呼ぶ)及びその製造方法について説明する。
図1は対比対象半導体装置の平面図であり、図2は図1のA−A断面図であり、図3は図1のB−B断面図である。対比対象半導体装置は、MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)が組み込まれたバイポーラトランジスター、つまり、IGBTである。
対比対象半導体装置においては、シリコンからなるn型の半導体基板1表面にp型のベース領域2が形成されている。そして、ベース領域2表面には、平面視において細長いストライプ状のトレンチ3が互いに平行に設けられている。各トレンチ3の内壁上には、ゲート絶縁膜4を介してゲート電極5が形成されている。
図1に示されるように、互いに隣り合う二つのトレンチ3同士の間に位置するベース領域2表面には、平面視においてストライプ状のn型のエミッタ領域6が、当該二つのトレンチ3と直交するように設けられている。図2に示されるように、ベース領域2は半導体基板1表面に設けられており、図3に示されるように、エミッタ領域6はベース領域2表面に設けられている。
図1に戻って、二つのトレンチ3同士の間の中央に位置する、各ベース領域2の部分には、ベース領域2よりも不純物濃度が高いp型の高濃度領域7が形成されている。図2に示すように、高濃度領域7は、ベース領域2表面に設けられている。
図2,3に示すように、ベース領域2、ゲート絶縁膜4、ゲート電極5、エミッタ領域6及び高濃度領域7上には層間絶縁膜8が設けられている。この層間絶縁膜8には、エミッタ領域6及び高濃度領域7上において同じ幅で開口し、これらに共通するコンタクト開口9が形成されている。
層間絶縁膜8上には、エミッタ電極10が設けられている。このエミッタ電極10は、層間絶縁膜8のコンタクト開口9を通ってエミッタ領域6及びベース領域2のそれぞれと電気的に接続されている。具体的には、エミッタ領域6はエミッタ電極10とコンタクトが取られており、ベース領域2は、高濃度領域7を介してエミッタ電極10とコンタクトが取られている。なお、図示しないが、半導体基板1裏面には、コレクタ電極が形成されている。
この対比対象半導体装置では、ゲート電極5に電圧が印加されると、図3に示されるベース領域2において、ゲート電極5近傍の部分にチャネルが形成される。チャネルが形成されると、エミッタ領域6と半導体基板1との間にチャネルを介して電流を流すことが可能となる。
ここで、MOSFETのように、ベース領域2においてコンタクトを取らずに、エミッタ領域6においてのみコンタクトを取ると、半導体基板1裏面から供給されるホールの抜け道が無いことから、破壊耐量が、スイッチング動作時や短絡時の過渡的な状況下において著しく低下してしまう。そこで、対比対象半導体装置では、ホールの抜け道が形成されるようにするため、エミッタ電極10及びベース領域2が互いに電気的に接続されている。
なお、ベース領域2の不純物濃度を低くすると、低いゲート電圧でベース領域2にチャネルが形成することができる。しかし、この場合には、エミッタ電極10とベース領域2との間のコンタクトの抵抗が高くなる結果、オン電圧も高くなってしまい、IGBTの特性が悪くなる。そこで、ベース領域2の不純物濃度を低くした状態であっても、コンタクト抵抗が低減するように、高濃度領域7が、エミッタ電極10とベース領域2との間に形成されている。
次に、対比対象半導体装置の製造方法について図4〜13を用いて説明する。なお、これらの図のうち、図5,7,10は図1に示される構造の形成過程を示す平面図である。そして、図4,8,11,12は図1のA−Aが通る高濃度領域7が形成される部分の形成過程を示す断面図であり、図6,9,13は図1のB−Bが通るエミッタ領域6が形成される部分の形成過程を示す断面図である。
まず、写真製版技術を用いて、n型の半導体基板1上に、レジストなどの感光性樹脂からなるマスク層(図示せず)をパターン形成する。その後、図4に示されるように、半導体基板1表面に、ボロンなどのp型不純物をイオン注入してベース領域2を形成する。なお、図4はA−A断面を示す図であるが、B−B断面においても同様である。その後、マスク層を除去する。
次に、写真製版技術を用いて、ベース領域2上にマスク層(図示せず)をパターン形成する。その後、図5,6に示されるように、ベース領域2表面に、砒素などのn型不純物をイオン注入してエミッタ領域6を形成する。本実施の形態では、この工程において、エミッタ領域6を平面視においてストライプ形状に形成する。その後、マスク層を除去する。
それから、写真製版技術を用いて、ベース領域2及びエミッタ領域6上にマスク層(図示せず)をパターン形成する。その後、図7〜9に示されるように、エミッタ領域6表面及びベース領域2表面から半導体基板1に達するトレンチ3を形成する。本実施の形態では、この工程において、トレンチ3を平面視においてエミッタ領域6と直交するストライプ形状に形成する。その後、マスク層を除去する。そして、各トレンチ3の内壁上にゲート絶縁膜4を形成した後、CVD(Chemical Vapor Deposition)法などによって、その上にポリシリコンを堆積する。これにより、当該ポリシリコンからなるゲート電極5が、各トレンチ3の内壁上にゲート絶縁膜4を介して形成される。
次に、写真製版技術を用いて、ベース領域2、ゲート絶縁膜4、ゲート電極5及びエミッタ領域6上にマスク層(図示せず)をパターン形成する。その後、図10,11に示されるように、各ベース領域2表面に、ベース領域2よりも高い不純物濃度でボロンなどのp型不純物をイオン注入して、高濃度領域7を形成する。その後、マスク層を除去する。
それから、ベース領域2、ゲート絶縁膜4、ゲート電極5、エミッタ領域6及び高濃度領域7上に、CVD法などによって層間絶縁膜8を堆積する。そして、写真製版技術を用いて、層間絶縁膜8上にマスク層(図示せず)をパターン形成する。その後、層間絶縁膜8の一部をエッチングすることにより、図12,13に示されるように、層間絶縁膜8において、エミッタ領域6の一部、及び、高濃度領域の一部7上において開口する共通のコンタクト開口9を形成する。これにより、エミッタ領域6の一部、及び、高濃度領域7の一部が同時に露出する。その後、マスク層を除去する。
コンタクト開口9を形成した後、例えばスパッタ法もしくは蒸着法を用いて、アルミニウムを層間絶縁膜8上に堆積させるとともに、コンタクト開口9内をアルミニウムで充填することにより、エミッタ電極10を形成する。そして、半導体基板1裏面に、コレクタ電極を形成することにより、図1〜3に示される対比対象半導体装置が完成する。
さて、以上のような対比対象半導体装置の製造方法では、高濃度領域7はベース領域2表面にのみ形成される(図11)のに対し、コンタクト開口9はベース領域2の上だけでなくエミッタ領域6の上にも形成される(図12,13)。したがって、この製造方法では、コンタクト開口9の形成、及び、高濃度領域7の形成のそれぞれに対して、別々の写真製版用のフォトマスクを用いる必要があり、製造コストがかかるものとなっている。そこで、高濃度領域7を形成するのに専用のフォトマスクが不要となる、本実施の形態に係る半導体装置及びその製造方法について以下説明する。
図14は本実施の形態に係る半導体装置の平面図である。本実施の形態に係る半導体装置について、対比対象半導体装置と共通する部分については同じ符号を付している。図15は図14のA−Aが通る高濃度領域7が形成される部分の断面図であり、図16は図14のB−Bが通るエミッタ領域6が形成される部分の断面図である。本実施の形態に係る半導体装置は、対比対象半導体装置と同様にIGBTであり、その動作も対比対象半導体装置の動作と同じである。
本実施の形態に係る半導体装置が備える層間絶縁膜8には、上述のコンタクト開口9の代わりに、高濃度領域7及びエミッタ領域6上において、第1コンタクト開口15及び第2コンタクト開口16がそれぞれ形成されている。
高濃度領域7上に位置する第1コンタクト開口15は、平面視において長方形の形状を有しており、トレンチ3と直交する方向を短手方向としている。そして、第1コンタクト開口15の当該短手方向の幅はL1となっている。エミッタ領域6上に位置する第2コンタクト開口16は、平面視において長方形の形状を有しており、トレンチ3と直交する方向を短手方向としている。そして、第2コンタクト開口16の当該短手方向の幅はS1(<L1)となっている。
次に、本実施の形態に係る半導体装置の製造方法について図17〜23等を用いて説明する。なお、これらの図のうち、図19は図14に示される構造の形成過程を示す平面図である。そして、図17,20,22は図14のA−Aが通る高濃度領域7が形成される部分の形成過程を示す断面図であり、図18,21,23は図14のB−Bが通るエミッタ領域6が形成される部分の形成過程を示す断面図である。
まず、本実施の形態に係る半導体装置の製造方法においても、対比対象半導体装置の製造方法と同様に、半導体基板1表面にベース領域2を形成する工程(図4)からゲート電極5を形成する工程(図9)まで行う。
それから、図17,18に示すように、ベース領域2、ゲート絶縁膜4、ゲート電極5、ベース領域2及びエミッタ領域6上に、CVD法などによって層間絶縁膜8を形成(堆積)する。その後、層間絶縁膜8上にマスク層17を形成する。
そして、写真製版技術を用いてマスク層17をパターン化した後、層間絶縁膜8の一部をエッチングする。これにより、図19〜21に示されるように、層間絶縁膜8及びマスク層17に、ベース領域2表面を露出する第1コンタクト開口15が形成されるとともに、エミッタ領域6表面を露出する第2コンタクト開口16が形成される。
それから、図22に示されるように、第1コンタクト開口15を通してベース領域2表面に斜めイオン注入することにより、当該ベース領域2表面にp型を有する高濃度領域7を形成する。ここで、斜めイオン注入の注入方向を、半導体基板1表面に正射影したときの方向は、トレンチ3と直交する方向と同方向となっている。そして、斜めイオン注入の注入方向と半導体基板1表面の法線とがなす角度をθとし、マスク層17の厚みと層間絶縁膜8の厚みとの和をDとした場合に、L1/D≧tanθ>S1/Dが満たされている。
この場合、図22に示すように、ベース領域2においては第1コンタクト開口15の幅L1が広いため、イオン注入装置から射出された不純物は、ベース領域2表面に到達することができる。したがって、ベース領域6においては高濃度領域7が形成される。
この工程では、エミッタ領域6上においても、ベース領域2におけるイオン注入と同じ注入方向で不純物が射出されている。しかし、図23に示すように、エミッタ領域6においては第2コンタクト開口16の幅S1が狭いため、イオン注入装置から射出された不純物は、マスク層17及び層間絶縁膜8に吸収される。つまり、イオン注入がマスク層17及び層間絶縁膜8により遮蔽される。したがって、エミッタ領域6においては不純物が注入されるのが防止される。
本実施の形態では、このような注入方向からイオン注入を行った後に、半導体基板1表面の法線に関して対称となる方向から、イオン注入する。具体的には、図22,23において、最初に右斜め方向(実線の矢印)からイオン注入した後に、この注入方向と対称となる左斜め方向(点線の矢印)からイオン注入する。この場合においても、上述と同様に、エミッタ領域6においては不純物が注入されるのが防止されつつ、ベース領域6には高濃度領域7が形成される。以上のように二方向から斜めイオン注入をする場合には、高濃度領域7の範囲を広くすることができる。
イオン注入が完了した後、マスク層17を除去する。それから、熱処理を行うことにより、層間絶縁膜8を硬化させる(焼き締める)とともに、高濃度領域7における不純物を活性化させる。それから、例えばスパッタ法もしくは蒸着法により、アルミニウムを層間絶縁膜8上に堆積させるとともに、第1及び第2コンタクト開口15,16内をアルミニウムで充填することにより、エミッタ電極10を形成する。そして、半導体基板1裏面に、コレクタ電極を形成することにより、図14〜16に示される本実施の形態に係る半導体装置が完成する。
以上のような本実施の形態に係る半導体装置の製造方法によれば、不純物を注入して高濃度領域7を形成するイオン注入する際に、当該不純物がエミッタ領域6に注入されるのを防止することができる。したがって、高濃度領域7の形成に専用のフォトマスクが不要となる。よって、半導体装置の製造コストを低減することができる。
また、本実施の形態に係る半導体装置の製造方法によれば、層間絶縁膜8を硬化させるための熱処理と、高濃度領域7における不純物を活性化させるための熱処理を別々に行うことなく同時に行う。したがって、半導体装置の製造を簡略化することができる。
<実施の形態2>
実施の形態1では、一方向または二方向の斜めイオン注入を行ったが、本実施の形態では、半導体基板1表面の法線方向の回りに半導体基板1を回転させながら斜めイオン注入する、斜め回転イオン注入を行う。
図24は、本実施の形態に係る半導体装置の平面図である。本実施の形態に係る半導体装置が備える層間絶縁膜8には、高濃度領域7上及びエミッタ領域6上において、第1コンタクト開口15a及び第2コンタクト開口16aがそれぞれ形成されている。それ以外は、実施の形態1に係る半導体装置と同じように構成されている。例えば、エミッタ領域5は平面視ストライプ形状に形成されており、トレンチ3は平面視においてエミッタ領域5と直交するストライプ形状に形成されている。
第1コンタクト開口15aは、平面視において長方形の形状を有しており、トレンチ3と平行な方向を長手方向としている。そして、第1コンタクト開口15aは、平面視全方向のうち、対角線方向において最大幅L2を有している。第2コンタクト開口16aは、平面視において正方形の形状を有しており、二辺がトレンチ3と直交している。そして、第2コンタクト開口16aは、平面視全方向のうち、対角線方向において最大幅S2(<L2)を有している。つまり、最大幅S2は、第2コンタクト開口16が成す正方形の一辺に2の平方根を乗じたものである。
次に、本実施の形態に係る半導体装置の製造方法について、図25〜29等を用いて説明する。なお、これらの図のうち、図25は図24に示される構造の形成過程を示す平面図である。そして、図26,28は、図25のC−Cが通る高濃度領域7が形成される部分の形成過程を示す断面図であり、図27,29は、図25のD−Dが通るエミッタ領域6が形成される部分の形成過程を示す断面図である。
まず、本実施の形態に係る半導体装置の製造方法においても、実施の形態1と同様に、半導体基板1表面にベース領域2を形成する工程(図4)から、ゲート電極5を形成する工程(図9)まで行う。そして、実施の形態1と同様に、ゲート絶縁膜4、ゲート電極5、ベース領域2及びエミッタ領域6のそれぞれの上に、層間絶縁膜8及びマスク層17を順に形成する(図17,18)。そして、図25〜27に示されるように、層間絶縁膜8及びマスク層17に、ベース領域2表面を露出する第1コンタクト開口15aを形成するとともに、エミッタ領域6表面を露出する第2コンタクト開口16aを形成する。
それから、図28に示されるように、第1コンタクト開口15aを通してベース領域2表面に斜め回転イオン注入を行う。この斜め回転イオン注入を行うことにより、当該ベース領域2表面にp型を有する高濃度領域7を形成する。ここで、斜め回転イオン注入の注入方向と半導体基板1表面の法線とがなす角度をθとし、マスク層17の厚みと層間絶縁膜8の厚みとの和をDとした場合に、L2/D≧tanθ>S2/Dが満たされている。
この場合、図28に示すように、ベース領域2においては第1コンタクト開口15aの最大幅L2が広いため、イオン注入装置から射出された不純物は、ベース領域2表面に到達することができる。したがって、ベース領域6においては高濃度領域7が形成される。
この工程では、エミッタ領域6上においても、ベース領域2におけるイオン注入と同じ注入方向で不純物が射出されている。しかし、図29に示すように、エミッタ領域6においては第2コンタクト開口16aの最大幅S2が狭いため、イオン注入がマスク層17及び層間絶縁膜8により遮蔽される。したがって、エミッタ領域6においては不純物が注入されるのが防止される。
その後、実施の形態1と同様に、マスク層17を除去してから熱処理を行う。そして、実施の形態1と同様に、エミッタ電極10及びコレクタ電極を形成することにより、図24に示される本実施の形態に係る半導体装置が完成する。
以上のような本実施の形態に係る半導体装置の製造方法によれば、実施の形態1と同様に、高濃度領域7を形成するのに専用のフォトマスクが不要となる。したがって、半導体装置の製造コストを低減することができる。
<実施の形態3>
実施の形態1では、マスク層17を除去してから熱処理を行った後に、アルミニウムによりエミッタ電極10を形成している。しかし、第1及び第2コンタクト開口15,16の寸法が小さい場合には、アルミニウムが第1及び第2コンタクト開口15,16内に堆積しない可能性がある。
そこで、本実施の形態では、図30,31に示すように、埋め込み性の高いタングステンからなるタングステン層21を、第1コンタクト開口15内において高濃度領域7と接するように形成するとともに、タングステン層22を、第2コンタクト開口16内においてエミッタ領域6と接するように形成する。それから、第1コンタクト開口15内に形成されたタングステン層21、及び、第2コンタクト開口16内に形成されたタングステン層22のそれぞれと接するアルミニウム層23を形成してエミッタ電極24を形成する。
以上のような本実施の形態に係る半導体装置の製造方法によれば、第1及び第2コンタクト開口15,16の寸法が小さくても、エミッタ領域6及び高濃度領域7と接続するエミッタ電極24を形成することができる。したがって、断線により歩留まりが低下するのを抑制することができる。
なお、以上では実施の形態1に係る半導体装置の製造方法をもとに説明したが、実施の形態2に係る半導体装置の製造方法においても本実施の形態と同様の工程を行えば、断線により歩留まりが低下するのを抑制することができる。
1 半導体基板、2 トレンチ、3 ゲート絶縁膜、4 ゲート電極、5 ベース領域、6 エミッタ領域、7 高濃度領域、8 層間絶縁膜、10,24 エミッタ電極、15,15a 第1コンタクト開口、16,16a 第2コンタクト開口、17 マスク層、21,22 タングステン層、23 アルミニウム層。

Claims (6)

  1. (a)第1導電型を有する半導体基板表面に、第2導電型を有するベース領域を形成する工程と、
    (b)前記ベース領域表面に第1導電型を有するエミッタ領域を形成する工程と、
    (c)前記エミッタ領域表面及び前記ベース領域表面から前記半導体基板に達するトレンチを形成する工程と、
    (d)前記トレンチ内壁上にゲート絶縁膜を介してゲート電極を形成する工程と、
    (e)前記ベース領域及び前記エミッタ領域上に層間絶縁膜及びマスク層を順に形成する工程と、
    (f)前記層間絶縁膜及び前記マスク層に、前記ベース領域表面を露出する、平面視所定の方向における幅がL1となる第1コンタクト開口を形成するとともに、前記エミッタ領域表面を露出する、前記所定の方向における幅がS1(<L1)となる第2コンタクト開口を形成する工程と、
    (g)前記第1コンタクト開口を通して前記ベース領域表面に斜めイオン注入することにより、当該ベース領域表面に第2導電型を有する高濃度領域を形成する工程と
    を備え、
    前記工程(g)において、
    前記斜めイオン注入の注入方向を前記半導体基板表面に正射影したときの方向は、前記所定の方向と同方向であり、
    前記斜めイオン注入の注入方向と前記半導体基板表面の法線とがなす角度をθとし、前記マスク層の厚みと前記層間絶縁膜の厚みとの和をDとした場合に、
    L1/D≧tanθ>S1/D
    が満たされる、半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法であって、
    前記工程(b)において、前記エミッタ領域は平面視においてストライプ形状に形成され、
    前記工程(c)において、前記トレンチは平面視において前記エミッタ領域と直交するストライプ形状に形成され、
    前記所定の方向は平面視において前記トレンチと直交する、半導体装置の製造方法。
  3. (a)第1導電型を有する半導体基板表面に、第2導電型を有するベース領域を形成する工程と、
    (b)前記ベース領域表面に第1導電型を有するエミッタ領域を形成する工程と、
    (c)前記エミッタ領域表面から及び前記ベース領域表面から前記半導体基板に達するトレンチを形成する工程と、
    (d)前記トレンチ内壁上にゲート絶縁膜を介してゲート電極を形成する工程と、
    (e)前記ベース領域及び前記エミッタ領域上に層間絶縁膜及びマスク層を順に形成する工程と、
    (f)前記層間絶縁膜及び前記マスク層に、前記ベース領域表面を露出する、平面視全方向における最大幅がL2となる第1コンタクト開口を形成するとともに、前記エミッタ領域表面を露出する、平面視全方向における最大幅がS2(<L2)となる第2コンタクト開口を形成する工程と、
    (g)前記第1コンタクト開口を通して前記ベース領域表面に斜め回転イオン注入することにより、当該ベース領域表面に第2導電型を有する高濃度領域を形成する工程と、
    を備え、
    前記工程(g)において、
    前記斜め回転イオン注入の注入方向と前記半導体基板表面の法線とがなす角度をθとし、前記マスク層の厚みと前記層間絶縁膜の厚みとの和をDとした場合に、
    L2/D≧tanθ>S2/D
    が満たされる、半導体装置の製造方法。
  4. 請求項3に記載の半導体装置の製造方法であって、
    前記工程(b)において、前記エミッタ領域は平面視においてストライプ形状に形成され、
    前記工程(c)において、前記トレンチは平面視において前記エミッタ領域と直交するストライプ形状に形成され、
    前記工程(f)において、前記第2コンタクト開口は平面視において正方形の形状に形成される、半導体装置の製造方法。
  5. 請求項1乃至請求項4のいずれかに記載の半導体装置の製造方法であって、
    (h)前記工程(g)の後に前記マスク層を除去する工程と、
    (i)前記工程(h)の後に熱処理を行うことにより、前記層間絶縁膜を硬化させるとともに、前記高濃度領域における不純物を活性化させる工程と
    をさらに備える、半導体装置の製造方法。
  6. 請求項1乃至請求項4のいずれかに記載の半導体装置の製造方法であって、
    (h)前記工程(g)の後に前記マスク層を除去する工程と、
    (i)前記工程(h)の後に前記第1コンタクト開口内において前記高濃度領域表面と接するようにタングステン層を形成するとともに、前記第2コンタクト開口内において前記エミッタ領域表面と接するようにタングステン層を形成する工程と、
    (j)前記第1コンタクト開口内に形成されたタングステン層、及び、前記第2コンタクト開口内に形成されたタングステン層のそれぞれと接するアルミニウム層を形成してエミッタ電極を形成する工程と
    をさらに備える、半導体装置の製造方法。
JP2010050023A 2010-03-08 2010-03-08 半導体装置の製造方法 Pending JP2011187593A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010050023A JP2011187593A (ja) 2010-03-08 2010-03-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010050023A JP2011187593A (ja) 2010-03-08 2010-03-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011187593A true JP2011187593A (ja) 2011-09-22

Family

ID=44793559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010050023A Pending JP2011187593A (ja) 2010-03-08 2010-03-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2011187593A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017203982A1 (de) 2016-03-11 2017-09-14 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP2017168829A (ja) * 2016-03-11 2017-09-21 富士電機株式会社 半導体装置
US11120998B2 (en) 2017-11-28 2021-09-14 Samsung Electronics Co., Ltd. Etching method and methods of manufacturing semiconductor device using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017203982A1 (de) 2016-03-11 2017-09-14 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP2017168829A (ja) * 2016-03-11 2017-09-21 富士電機株式会社 半導体装置
US10205012B2 (en) 2016-03-11 2019-02-12 Fuji Electric Co., Ltd. Semiconductor device
US11120998B2 (en) 2017-11-28 2021-09-14 Samsung Electronics Co., Ltd. Etching method and methods of manufacturing semiconductor device using the same

Similar Documents

Publication Publication Date Title
JP6365165B2 (ja) 半導体装置の製造方法
JP4980663B2 (ja) 半導体装置および製造方法
JP5687364B2 (ja) 半導体装置
JP5091487B2 (ja) 半導体装置の製造方法
JP5708788B2 (ja) 半導体装置およびその製造方法
JP7325167B2 (ja) 半導体装置の製造方法
US20110012132A1 (en) Semiconductor Device
TWI469351B (zh) 具有超級介面之功率電晶體元件及其製作方法
TWI424489B (zh) 半導體功率元件的製作方法
JP2010016153A (ja) 半導体装置の製造方法および半導体装置
KR20100079573A (ko) 반도체 소자 및 그 제조 방법
TW201622139A (zh) 高壓半導體裝置與其製造方法
JP2017079308A (ja) 半導体装置およびその製造方法
JP2011176027A (ja) 半導体素子および半導体素子の製造方法
TWI470699B (zh) 具有超級介面之溝槽型功率電晶體元件及其製作方法
US9935176B1 (en) Method for fabricating LDMOS using CMP technology
US20110068390A1 (en) Semiconductor device and method for manufacturing same
JP2013105798A (ja) 半導体装置及びその製造方法
TW201511135A (zh) 半導體裝置之製造方法
JP2011187593A (ja) 半導体装置の製造方法
JP2004039744A (ja) 炭化珪素半導体装置の製造方法、及びその製造方法によって製造される炭化珪素半導体装置
JP2018152522A (ja) 半導体装置および半導体装置の製造方法
JP2009010379A (ja) 半導体素子及びその製造方法
JP2009070849A (ja) 半導体装置
TW201528508A (zh) 半導體裝置及其製造方法