DE102018214901A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102018214901A1
DE102018214901A1 DE102018214901.1A DE102018214901A DE102018214901A1 DE 102018214901 A1 DE102018214901 A1 DE 102018214901A1 DE 102018214901 A DE102018214901 A DE 102018214901A DE 102018214901 A1 DE102018214901 A1 DE 102018214901A1
Authority
DE
Germany
Prior art keywords
semiconductor
type
trench
layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018214901.1A
Other languages
English (en)
Inventor
Yusuke Kobayashi
Shinsuke Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102018214901A1 publication Critical patent/DE102018214901A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Abstract

Am Bodes eines Gate-Grabens ist eine leitfähige Schicht vorgesehen. Ein Schottky-Übergang ist entlang einer Seitenwand des Gate-Grabens durch die leitfähige Schicht und einen Stromausbreitungsbereich vom n-Typ gebildet. Der Schottky-Übergang bildet eine Einheitszelle einer SBD vom Graben-Typ. In dem Gate-Graben ist über eine Isolierschicht eine Gate-Elektrode auf der leitfähigen Schicht vorgesehen. Die Gate-Elektrode bildet eine Einheitszelle eines vertikalen MOSFET vom Gate-Graben-Typ. Mit anderen Worten sind eine Einheitszelle des Gate-Graben-MOSFET und eine Einheitszelle der SBD vom Graben-Typ in einem einzelnen Gate-Graben und einander in eine Tiefenrichtung gegenüberliegend angeordnet verbaut.

Description

  • HINTERGRUND
  • Gebiet
  • Ausführungsformen der Erfindung beziehen sich auf eine Halbleitervorrichtung.
  • Beschreibung der verwandten Technik
  • Herkömmlicherweise wird von einer Leistungshalbleitervorrichtung, die ein Halbleitermaterial (nachstehend: Halbleitermaterial mit breiter Bandlücke) mit einer größeren Bandlücke als der von Silizium verwendet, ein reduzierter EIN-Widerstand gefordert. Beispielsweise wird in einem vertikalen Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) eine Graben-Gate-Struktur verwendet, die im Vergleich zu einer planaren Gate-Struktur, bei der ein MOS-Gate in einer flachen plattenförmigen Form auf einer Vorderfläche eines Halbleiterchips angeordnet ist, eine strukturell niedrige EIN-Widerstandscharakteristik verwendet. Eine Graben-Gate-Struktur ist eine MOS-Gate-Struktur, bei der ein MOS-Gate in einen an der Vorderfläche des Halbleiterchips ausgebildeten Graben eingebettet ist. Die Graben-Gate-Struktur ermöglicht eine Reduzierung des EIN-Widerstands durch eine Reduzierung des Zellenabstands.
  • Ein herkömmlicher Graben-Gate-MOSFET wird am Beispiel eines Falles beschrieben, in dem Siliziumkarbid (SiC) als das Halbleitermaterial mit breiter Bandlücke verwendet wird. 12 zeigt eine Querschnittsansicht einer Struktur einer herkömmlichen Halbleitervorrichtung. Der in 12 dargestellte Graben-Gate-MOSFET wird unter Verwendung eines Halbleitersubstrats (nachstehend Siliziumkarbidsubstrat) 110 hergestellt, das Siliziumkarbid enthält und in dem Siliziumkarbidschichten, die einen Driftbereich vom n- -Typ 102 und einen Basisbereich vom p-Typ 104 bilden, durch epitaktisches Wachstum sequentiell auf einer Vorderfläche eines Siliziumkarbid enthaltenden Ausgangssubstrats vom n+ -Typ (nachstehend Siliziumkarbidsubstrat vom n+ -Typ) 101 gebildet werden. Der erste und der zweite Bereich vom p+ -Typ 121, 122 werden selektiv von der Vorderfläche des Siliziumkarbidsubstrats 110 an einer tiefen Position gebildet, näher an einem Drain als ein Boden eines Grabens (nachstehend: Gate-Graben) 107.
  • Der erste Bereich vom p+ -Typ 121 liegt unter dem Boden des Gate-Grabens 107. Der zweite Bereich vom p+ -Typ 122 ist selektiv zwischen (Mesa-Bereich) benachbarten Gate-Gräben 107 vorgesehen und von dem Gate-Graben 107 getrennt. Die Bereitstellung des ersten und des zweiten Bereichs vom p+ -Typ 121, 122 unterdrückt das elektrische Feld, das im AUS-Zustand an einen Gate-Isolierfilm angelegt ist. Dadurch können der Zellenabstand und der EIN-Widerstand reduziert werden, während die Durchschlagspannung aufrechterhalten bleibt. Ein MOS-Gate in einem Gate-Graben 107 und benachbarte Mesa-Bereiche, zwischen denen das MOS-Gate angeordnet ist, bilden eine Einheitszelle (Konfigurationseinheit eines Elements). Die Bezugszahlen 103, 105, 106, 108, 109, 111 bis 113 sind ein Stromausbreitungsbereich vom n-Typ, ein Source-Bereich vom n+ -Typ, ein Kontaktbereich vom p++ -Typ, ein Gate-Isolierfilm, eine Gate-Elektrode, ein Zwischenschichtisolierfilm, eine Source-Elektrode und eine Drain-Elektrode.
  • Um die Anzahl der Komponenten zu reduzieren und die Kosten zu senken, ist herkömmlicherweise die Verwendung einer in dem Graben-Gate-MOSFET gebildeten parasitären Diode (Substratdiode) anstelle einer extern bereitgestellten Schottky-Sperrschicht-Diode (SBD) bekannt. Wenn jedoch eine Substratdiode eines Graben-Gate-MOSFET anstelle einer externen SBD verwendet wird, kommt es zu einem erhöhten AUS-Verlust und einer Verschlechterung der Substratdiode. Um diese Probleme zu umgehen, wurde die Herstellung einer verbauten SBD vom Graben-Typ auf einem einzelnen Halbleiterchip vorgeschlagen, in dem der Graben-Gate-MOSFET hergestellt wird.
  • Ein herkömmlicher Graben-Gate-MOSFET, bei dem eine SBD vom Graben-Typ auf einem einzelnen Halbleiterchip verbaut ist, wird beschrieben. 13 zeigt eine Querschnittsansicht eines weiteren Beispiels einer Struktur einer herkömmlichen Halbleitervorrichtung. Die in 13 dargestellte herkömmliche Halbleitervorrichtung unterscheidet sich von der in 12 dargestellten herkömmlichen Halbleitervorrichtung dadurch, dass zwischen benachbarten Gate-Gräben 107 eines Graben-Gate-MOSFET 131 eine SBD 132 vom Graben-Typ verbaut ist.
  • Die SBD 132 vom Graben-Typ umfasst einem Graben 141 zwischen den Gate-Gräben 107 und eine in den Graben 141 eingebettete leitfähige Schicht 142. Die SBD 132 vom Graben-Typ wird durch einen Schottky-Übergang 143 zwischen dem Stromausbreitungsbereich vom n-Typ 103 und der entlang einer Seitenwand des Grabens 141 gebildeten leitfähigen Schicht 142 gebildet. Der erste Bereich vom p+ -Typ 121 liegt unter einem Boden des Grabens 141 und der zweite Bereich vom p+ -Typ ist nicht vorhanden.
  • Als ein Graben-Gate-MOSFET mit verbauter SBD vom Graben-Typ auf dem einzelnen Halbleiterchip wurde eine Vorrichtung vorgeschlagen, bei der ein Schottky-Übergang eines Basisbereichs vom p- -Typ und ein Sperrschichtmetall an einem Boden eines Source-Kontaktgrabens gebildet ist (siehe z.B. die japanische offengelegte Patentveröffentlichung Nr. 2011-009387 (Absätze 0031 bis 0032, 1)). In der japanischen offengelegten Patentveröffentlichung Nr. 2011-009387 bildet ein Pfad von einer Source-Elektrode über ein Sperrschichtmetall, einen Basisbereich vom p- -Typ, einen Kanalbereich vom n- -Typ, einen Driftbereich vom n-Typ und ein Substrat vom n+ -Typ zu einer Drain-Elektrode eine Schottky-Sperrschicht-Diode und sind die Sperrverzögerungseigenschaften der verbauten Diode verbessert.
  • Als ein weiterer Graben-Gate-MOSFET, in dem eine SBD vom Graben-Typ auf einem einzelnen Halbleiterchip verbaut ist, wurde ferner eine Vorrichtung vorgeschlagen, in der eine Schottky-Elektrode in einen Graben eingebettet ist, der tiefer als ein Gate-Graben ist, und einen Schottky-Übergang mit dem Halbleitersubstrat bildet (siehe die japanische offengelegte Patentveröffentlichung Nr. 2010-259278 (Absätze 0070 bis 0071, 9)). In der japanischen offengelegten Patentveröffentlichung Nr. 2010-259278 ist ein Halbleiterteil zwischen Gräben, in die die Schottky-Elektrode eingebettet ist, in einem Bereich gebildet, der durch eine Verarmungsschicht abgeklemmt ist, die sich von der Schottky-Elektrode ausbreitet, und wird ein elektrisches Feld, das zum Zeitpunkt des Abklemmens das elektrische Feld deutlich übersteigt, daran gehindert, an den Boden des Gate-Grabens angelegt zu werden.
  • ZUSAMMENFASSUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung, zumindest die oben genannten Probleme bei den herkömmlichen Technologien zu lösen.
  • Gemäß einer Ausführungsform der Erfindung umfasst eine Halbleitervorrichtung ein Halbleitersubstrat, das ein Halbleitermaterial mit einer Bandlücke enthält, die breiter als die von Silizium ist; eine erste Halbleiterschicht von einem ersten Leitfähigkeitstyp, die auf einer Vorderfläche des Halbleitersubstrats vorgesehen ist, wobei die erste Halbleiterschicht ein Halbleitermaterial mit einer Bandlücke enthält, die breiter als die von Silizium ist; eine zweite Halbleiterschicht von einem zweiten Leitfähigkeitstyp, die auf einer ersten Seite der ersten Halbleiterschicht gegenüber einer zweiten Seite der ersten Halbleiterschicht vorgesehen ist, die dem Halbleitersubstrat zugewandt angeordnet ist, wobei die zweite Halbleiterschicht ein Halbleitermaterial mit einer Bandlücke enthält, die breiter als die von Silizium ist; einen ersten Halbleiterbereich von dem ersten Leitfähigkeitstyp, der selektiv in der zweiten Halbleiterschicht vorgesehen ist; einen Graben, der den ersten Halbleiterbereich und die zweite Halbleiterschicht durchdringt und die erste Halbleiterschicht erreicht; einen zweiten Halbleiterbereich, der unter einem Boden des Grabens liegt und selektiv in der ersten Halbleiterschicht getrennt von der zweiten Halbleiterschicht vorgesehen ist; eine leitfähige Schicht, die in dem Graben vorgesehen ist; eine Isolierschicht, die auf der leitfähigen Schicht vorgesehen ist, in dem Graben; einen Isolierfilm, der entlang einer Seitenwand des Grabens und in Kontakt mit und durchgängig mit der Isolierschicht vorgesehen ist; eine Gate-Elektrode, die auf der isolierschicht und dem Isolierfilm vorgesehen ist, in dem Graben; eine erste Elektrode in Kontakt mit der zweiten Halbleiterschicht und dem ersten Halbleiterbereich; eine zweite Elektrode, die an einer hinteren Oberfläche des Halbleitersubstrats vorgesehen ist; und eine Schottky-Sperrschicht-Diode, die aus einem Schottky-Übergang zwischen der leitfähigen Schicht und der ersten Halbleiterschicht gebildet ist.
  • In der Ausführungsform ist eine Grenzfläche zwischen der leitfähigen Schicht und der Isolierschicht näher an dem Halbleitersubstrat positioniert als eine Grenzfläche zwischen der zweiten Halbleiterschicht und der ersten Halbleiterschicht.
  • In der Ausführungsform liegt ein Abstand von einer Grenzfläche zwischen der leitfähigen Schicht und der Isolierschicht zu einer Grenzfläche zwischen der zweiten Halbleiterschicht und der ersten Halbleiterschicht im Bereich von 0,3µm bis 0,6µm.
  • In der Ausführungsform hat der Graben eine Tiefe im Bereich von 1,1µm bis 3,2µm. Die leitfähige Schicht hat eine Dicke im Bereich von 0,1µm bis 0,6µm.
  • In der Ausführungsform umfasst die Halbleitervorrichtung ferner einen dritten Halbleiterbereich von dem ersten Leitfähigkeitstyp, der in der ersten Halbleiterschicht vorgesehen ist, wobei der dritte Halbleiterbereich in Kontakt mit der zweiten Halbleiterschicht ist und eine tiefe Position erreicht, die näher an der zweiten Elektrode von der Grenzfläche zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht liegt als der Boden des Grabens, wobei der dritte Halbleiterbereich eine Verunreinigungskonzentration aufweist, die höher ist als eine Verunreinigungskonzentration der ersten Halbleiterschicht. Die Schottky-Sperrschicht-Diode ist aus einem Schottky-Übergang zwischen der leitfähigen Schicht und dem dritten Halbleiterbereich gebildet.
  • In der Ausführungsform ist der Graben in einer Streifenanordnung angeordnet, die sich in eine Richtung parallel zu der Vorderfläche des Halbleitersubstrats erstreckt.
  • Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden in der folgenden ausführlichen Beschreibung der Erfindung in Verbindung mit den beigefügten Zeichnungen dargelegt oder werden aus dieser ersichtlich.
  • Figurenliste
    • 1 ist eine Querschnittsansicht einer Struktur einer Halbleitervorrichtung gemäß einer Ausführungsform;
    • 2 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der Ausführungsform bei der Herstellung;
    • 3 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der Ausführungsform bei der Herstellung;
    • 4 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der Ausführungsform bei der Herstellung;
    • 5 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der Ausführungsform bei der Herstellung;
    • 6 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der Ausführungsform bei der Herstellung;
    • 7 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der Ausführungsform bei der Herstellung;
    • 8 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der Ausführungsform bei der Herstellung;
    • 9 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der Ausführungsform bei der Herstellung;
    • 10 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der Ausführungsform bei der Herstellung;
    • 11 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der Ausführungsform bei der Herstellung;
    • 12 ist eine Querschnittsansicht einer Struktur einer herkömmlichen Halbleitervorrichtung; und
    • 13 ist eine Querschnittsansicht eines weiteren Beispiels einer Struktur einer herkömmlichen Halbleitervorrichtung.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Zunächst werden Probleme im Zusammenhang mit den herkömmlichen Techniken beschrieben. Wie oben beschrieben, ist bei dem herkömmlichen Graben-Gate MOSFET 131 (siehe 13) mit der darin verbauten SBD 132 vom Graben-Typ die SBD 132 vom Graben-Typ zwischen den benachbarten Gate-Gräben 107 angeordnet. Daher ist der Zellenabstand (der Abstand zwischen den Gate-Gräben 107) schwer zu reduzieren und entsteht das Problem, dass der EIN-Widerstand nicht reduziert werden kann.
  • Ausführungsformen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung werden anhand der beiliegenden Zeichnungen detailliert beschrieben. In der vorliegenden Beschreibung und den beiliegenden Zeichnungen bedeuten Schichten und Bereiche, denen n oder p vorangestellt ist, dass die Majoritätsträger Elektronen oder Löcher sind. Zusätzlich bedeutet + oder - zu n oder p hinzugefügt, dass die Verunreinigungskonzentration höher bzw. niedriger ist als bei Schichten und Bereichen ohne + oder -. In der Beschreibung der nachstehenden Ausführungsformen und den dazugehörigen Zeichnungen werden die Hauptteile, die identisch sind, mit den gleichen Bezugszahlen versehen und nicht wiederholt beschrieben.
  • Eine Halbleitervorrichtung gemäß einer Ausführungsform ist unter Verwendung eines Halbleitermaterials (Halbleitermaterial mit breiter Bandlücke) mit einer größeren Bandlücke als der von Silizium ausgelegt. Am Beispiel eines Falles, in dem z.B. Siliziumkarbid (SiC) als das Halbleitermaterial mit breiter Bandlücke verwendet wird, wird eine Struktur der Halbleitervorrichtung gemäß der Ausführungsform beschrieben. 1 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß der Ausführungsform. 1 zeigt eine Einheitszelle (Konfigurationseinheit eines Elements) eines Graben-Gate-MOSFET 41 und 1/2 jeder Einheitszelle auf jeder Seite der einen Einheitszelle. Ferner sind in 1 nur einige der in einem aktiven Bereich angeordneten Einheitszellen dargestellt und ist ein Randabschlussbereich, der einen Rand des aktiven Bereichs umgibt, nicht dargestellt (ähnlich wie in 2 bis 11).
  • Der aktive Bereich ist ein Bereich, durch den Strom fließt, wenn sich die Halbleitervorrichtung im EIN-Zustand befindet. Der Randabschlussbereich ist ein Bereich zwischen dem aktiven Bereich und einer Seitenfläche eines Halbleitersubstrats (Halbleiterchip) 10 und ist ein Bereich, der das elektrische Feld an einer Seite der Substratvorderfläche (einer Vorderfläche des Halbleitersubstrats 10) eines Driftbereichs vom n- -Typ 2 abschwächt und die Durchschlagspannung erhält. In dem Randabschlussbereich ist z.B. eine Durchschlagspannungsstruktur, wie ein Bereich vom p-Typ, der eine JTE-(Junction Termination Extension)Struktur oder einen Schutzring, eine Feldplatte, RESURF, etc. bildet, angeordnet. Die Durchschlagspannung ist eine Spannungsgrenze, die keinerlei Fehlbetrieb oder Fehlfunktion der Halbleitervorrichtung verursacht.
  • Die in 1 dargestellte Halbleitervorrichtung gemäß der Ausführungsform ist der Graben-Gate-MOSFET 41, bei dem in dem Halbleitersubstrat (Siliziumkarbidsubstrat) 10, das Siliziumkarbid enthält, eine SBD 42 vom Graben-Typ verbaut ist. Das Halbleitersubstrat 10 ist ein epitaktisches Substrat, in dem Siliziumkarbidschichten (erste und zweite Halbleiterschicht) 31, 32, die den Driftbereich vom n- -Typ 2 und einen Basisbereich vom p-Typ 4 bilden, sequentiell durch epitaktisches Wachstum auf einem Siliziumkarbid enthaltenden Ausgangssubstrat vom n+ -Typ (Siliziumkarbidsubstrat vom n+ -Typ) 1 gebildet werden. Ein MOS-Gate des Graben-Gate-MOSFET ist aus dem Basisbereich vom p-Typ 4, einem Source-Bereich vom n+ -Typ (erster Halbleiterbereich) 5, einem Kontaktbereich vom p++ -Typ 6, einem Gate-Graben 7, einem Gate-Isolierfilm 8 und einer Gate-Elektrode 9, die auf der Vorderflächenseite des Substrats vorgesehen ist, gebildet.
  • Insbesondere ist in einer Oberflächenschicht auf einer Source-Seite (Seite, die einer Source-Elektrode 12a zugewandt ist) einer Siliziumkarbidschicht vom n- -Typ 31 ein Bereich vom n-Typ (nachstehend Stromausbreitungsbereich vom n-Typ (dritter Halbleiterbereich)) 3 so vorgesehen, dass er mit einer Siliziumkarbidschicht vom p-Typ 32 (dem Basisbereich vom p-Typ 4) in Kontakt ist. Der Stromausbreitungsbereich vom n-Typ 3 ist eine sogenannte Stromausbreitungsschicht (CSL), die den Trägerausbreitungswiderstand reduziert. So ist z.B. der Stromausbreitungsbereich vom n-Typ 3 gleichmäßig in eine Richtung parallel zu der Substratvorderfläche und an einer Innenwand des Gate-Grabens 7 freiliegend angeordnet. Der Stromausbreitungsbereich vom n-Typ 3 erreicht von einer Grenzfläche mit dem Basisbereich vom p-Typ 4 eine tiefe Position näher an einem Drain (einer Drain-Elektrode 13) als ein Boden des Gate-Grabens 7.
  • Ein Teil der Siliziumkarbidschicht vom n- -Typ 31 ohne den Stromausbreitungsbereich vom n-Typ 3 ist der Driftbereich vom n- -Typ 2 Mit anderen Worten ist zwischen dem Driftbereich vom n- -Typ 2 und dem Basisbereich vom p-Typ 4 der Stromausbreitungsbereich vom n-Typ 3 vorgesehen, der an der Innenwand des Gate-Grabens 7 freiliegend angeordnet ist und mit dem Driftbereich vom n- -Typ 2 und dem Basisbereich vom p-Typ 4 in Kontakt ist. In dem Stromausbreitungsbereich vom n-Typ 3 ist selektiv ein Bereich (zweiter Halbleiterbereich) vom p+ -Typ 21 so gebildet, dass er unter dem Boden des Gate-Grabens 7 liegt.
  • Der Bereich vom p+ -Typ 21 ist getrennt von dem Basisbereich vom p-Typ 4 an einer tiefen Position, die näher an dem Drain liegt als eine Grenzfläche zwischen dem Basisbereich vom p-Typ 4 und dem Stromausbreitungsbereich vom n-Typ 3. Der Bereich vom p+ -Typ 21 hat eine Funktion, während des AUS-Zustandes des Graben-Gate-MOSFET 41 zu verarmen und das elektrische Feld abzuschwächen, das an einen Teil einer später beschriebenen leitfähigen Schicht 22 entlang der Innenwand des Grabens 7 angelegt wird. Der Bereich vom p+ -Typ 21 kann von dem Boden des Gate-Grabens 7 bis zu einem Bodeneckteil reichen, um den Boden des Gate-Grabens 7 und den Bodeneckteil vollständig abzudecken. Der Bodeneckteil des Gate-Grabens 7 ist eine Grenze zwischen dem Boden des Gate-Grabens 7 und einer Seitenwand.
  • Ein dem Drain zugewandter Rand des Bereichs vom p+ -Typ 21 kann in dem Stromausbreitungsbereich vom n-Typ 3 enden oder kann eine Grenzfläche zwischen dem Stromausbreitungsbereich vom n-Typ 3 und dem Driftbereich vom n- -Typ 2 erreichen oder in dem Driftbereich vom n- -Typ 2 enden. Mit anderen Worten, ein pn-Übergang des Bereich vom p+ -Typ 21 und des Stromausbreitungsbereich vom n-Typ 3 (oder dem Driftbereich vom n- -Typ 2) ist tiefer zu dem Drain hin positioniert als der Boden des Gate-Grabens 7 und eine Tiefe des ersten Bereichs vom p+ -Typ 21 kann unterschiedlich verändert werden.
  • In der Siliziumkarbidschicht vom p-Typ 32 sind zwischen (Mesa-Bereich) dem Gate-Graben 7 und einem benachbarten Gate-Graben 7, der Source-Bereich vom n+ -Typ 5 und der Kontaktbereich vom p++ -Typ 6 jeweils selektiv vorgesehen. Der Source-Bereich vom n + -Typ 5 ist beispielsweise aus einem ersten Bereich vom n+ -Typ 5a und einem zweiten Bereich vom n+ -Typ 5b gebildet, die an einer von der Substratvorderfläche aus tieferen Position als der erste Bereich vom n+ -Typ 5a vorgesehen sind. Der erste und der zweite Bereich vom n+ -Typ 5a, 5b sind in Kontakt miteinander. Der erste Bereich vom n+ -Typ 5a kann eine Verunreinigungskonzentration aufweisen, die höher ist als eine Verunreinigungskonzentration des zweiten Bereichs vom n+ -Typ 5b. Der zweite Bereich vom n+ -Typ 5b kann weggelassen werden. Der Kontaktbereich vom p++ -Typ 6 ist in Kontakt mit dem ersten Bereich vom n+ -Typ 5a. Eine Tiefe des Kontaktbereiches vom p++ -Typ 6 ist beispielsweise tiefer als die des ersten Bereichs vom n+-Typ 5a.
  • Der Gate-Graben 7 durchdringt den Source-Bereich vom n+ -Typ 5 (den ersten und den zweiten Bereich vom n+ -Typ 5a, 5b) und den Basisbereich vom p-Typ 4 in eine Tieferichtung von der Vorderfläche (Oberfläche der Siliziumkarbidschicht vom p-Typ 32) des Halbleitersubstrats 10. Der Gate-Graben 7 erreicht den Stromausbreitungsbereich vom n-Typ 3 und endet in dem Bereich vom p+ -Typ 21. Die Tiefenrichtung ist eine Richtung von der Vorderfläche des Halbleitersubstrats 10 zu einer Rückseite hin. Eine Tiefe d des Gate-Grabens 7 kann beispielsweise im Bereich von etwa 1,1µm bis 3,2µm liegen. Ferner ist der Gate-Graben 7, von der Vorderflächenseite des Halbleitersubstrats 10 aus gesehen, z.B. in einer Streifenanordnung angeordnet, die sich entlang einer Richtung (Richtung orthogonal zur Blickebene in 1) parallel zu der Vorderfläche des Halbleitersubstrats 10 erstreckt.
  • In dem Gate-Graben 7 ist die leitfähige Schicht 22, wie z.B. eine Metallschicht oder eine Polysilizium (Poly-Si)-Schicht, an der untersten Seite des Gate-Grabens 7 eingebettet. Die leitfähige Schicht 22 ist an einem nicht abgebildeten Teil zu der Vorderfläche des Halbleitersubstrats 10 gezogen und ist elektrisch mit einer nachstehend beschriebenen Source-Elektroden-Kontaktfläche 12b verbunden. Eine Grenzfläche zwischen der leitfähigen Schicht 22 und einer Isolierschicht 8a befindet sich an einer tiefen Position näher an dem Drain als die Grenzfläche zwischen dem Basisbereich vom p-Typ 4 und dem Stromausbreitungsbereich vom n-Typ 3. Die leitfähige Schicht 22 ist an einer Seitenwand des Gate-Grabens 7 in Kontakt mit dem Stromausbreitungsbereich vom n-Typ 3. Entlang der Seitenwand des Gate-Grabens 7 wird von der leitfähigen Schicht 22 und dem Stromausbreitungsbereich vom n-Typ 3 ein Schottky-Übergang 23 gebildet.
  • Mit anderen Worten wird eine Einheitszelle der SBD 42 vom Graben-Typ aus dem Schottky-Übergang 23 gebildet, der entlang einer Seitenwand des Gate-Grabens 7 gebildet ist. Jede Einheitszelle der SBD 42 vom Graben-Typ erstreckt sich in eine Richtung, in die sich die Streifenform des Gate-Grabens 7 erstreckt. Eine mathematische Fläche (Fläche des Schottky-Übergangs 23) einer Einheitszelle der SBD 42 vom Graben-Typ ist durch die Tiefe d des Gate-Grabens 7 und eine Länge (Länge des Gate-Grabens 7 in Längsrichtung von der Vorderflächenseite des Halbleitersubstrats 10 aus gesehen) einstellbar, in der sich der Gate-Graben 7 in der Streifenform erstreckt. Die SBD 42 vom Grabentyp hat eine Funktion, die Verschlechterung der in dem Graben-Gate-MOSFET 41 gebildeten parasitären Diode (Substratdiode) zu verhindern.
  • Ferner ist in dem Gate-Graben 7 die Isolierschicht 8a auf der leitfähigen Schicht 22 vorgesehen und ist ein MOS-Gate einer Einheitszelle des Graben-Gate-MOSFET 41 auf der Isolierschicht 8a eingebettet. Das heißt, in einem Gate-Graben 7 sind eine Einheitszelle des Graben-Gate-MOSFET 41 und eine Einheitszelle der SBD 42 vom Graben-Typ über die Isolierschicht 8a in die Tiefenrichtung gegenüberliegend angeordnet. In dem einen Gate-Graben 7 werden eine Funktion eines MOSFET und eine Funktion einer SBD realisiert.
  • Das MOS-Gate des Graben-Gate-MOSFET ist aus dem Gate-Isolierfilm 8 und der Gate-Elektrode 9 gebildet. Der Gate-Isolierfilm 8 ist aus der Isolierschicht 8a auf der leitfähigen Schicht 22 und einem Isolierfilm 8b gebildet, der entlang einer Seitenwand des Gate-Grabens 7 so angeordnet ist, dass er in Kontakt und durchgängig mit der Isolierschicht 8a gebildet ist. Die Isolierschicht 8a hat eine Dicke t1, die dicker ist als eine Dicke t2 des Isolierfilms 8b. Die Gate-Elektrode 9 ist auf dem Gate-Isolierfilm 8 (der Isolierschicht 8a und dem Isolierfilm 8b) in dem Gate-Graben 7 vorgesehen. Die Gate-Elektrode 9 ist durch die Isolierschicht 8a und den Isolierfilm 8b elektrisch von der leitfähigen Schicht 22 isoliert.
  • An der Seitenwand des Gate-Grabens 7 ist die Gate-Elektrode 9 ferner dem zweiten Bereich vom n+ -Typ 5b (bzw. dem ersten und dem zweiten Bereich vom n+ -Typ 5a, 5b) über den Isolierfilm 8b gegenüber angeordnet. Ein Ende der Gate-Elektrode 9 zu dem Drain hin erreicht eine tiefe Position, die näher an einem Drain liegt als die Grenzfläche zwischen dem Basisbereich vom p-Typ 4 und dem Stromausbreitungsbereich vom n-Typ 3. Ein Zwischenschichtisolierfilm 11 bedeckt die in dem Gate-Graben 7 eingebettete Gate-Elektrode 9. Der Zwischenschichtisolierfilm 11 kann auf der Gate-Elektrode 9 in dem Gate-Graben 7 vorgesehen sein.
  • Die Gate-Elektrode 9 ist an einem nicht abgebildeten Teil zu der Vorderfläche des Halbleitersubstrats 10 gezogen und ist elektrisch mit einer Gate-Elektrodenkontaktfläche (nicht abgebildet) verbunden. Die Source-Elektrode 12a ist über ein in dem Zwischenschichtisolierfilm 11 geöffnetes Kontaktloch mit dem Source-Bereich vom n+ -Typ 5 (dem ersten Bereich vom n+ -Typ 5a) und dem Kontaktbereich vom p++ -Typ 6 in Kontakt und ist elektrisch mit dem Source-Bereich vom n+ -Typ 5 (dem ersten Bereich vom n+ -Typ 5a) und dem Kontaktbereich vom p++ -Typ 6 verbunden.
  • Die Source-Elektrode 12a ist durch den Zwischenschichtisolierfilm 11 elektrisch von der Gate-Elektrode 9 isoliert. Die Source-Elektrode 12a ist elektrisch mit der auf der Source-Elektrode 12a vorgesehenen Source-Elektroden-Kontaktfläche 12b und dem Zwischenschichtisolierfilm 11 verbunden. An der Rückseite (die Rückseite des Siliziumkarbidsubstrats vom n+ -Typ 1, die einen Drain-Bereich vom n+ -Typ bildet) des Halbleitersubstrats 10 ist die Drain-Elektrode 13 vorgesehen.
  • Die Abmessungen der Bereiche der Halbleitervorrichtung gemäß der Ausführungsform haben z.B. folgende Werte, wobei sie nicht speziell darauf beschränkt sind. Ein Abstand (Dicke der leitfähigen Schicht 22) x1 von einer Grenzfläche zwischen der leitfähigen Schicht 22 und der Isolierschicht 8a zu dem Boden des Gate-Grabens 7 beträgt etwa 0,1µm bis 0,6µm. Ein Abstand x2 von der Grenzfläche zwischen dem Basisbereichs vom p-Typ 4 und dem Stromausbreitungsbereichs vom n-Typ 3 zu der Grenzfläche der leitfähigen Schicht 22 und der Isolierschicht 8a beträgt etwa 0,3µm bis 0,6µm. Ein Abstand x3 von einem Rand des zweiten Bereichs vom n+ -Typ 5b zu dem Drain hin zu der Grenzfläche zwischen dem Basisbereich vom p-Typ 4 und dem Stromausbreitungsbereich vom n-Typ 3 beträgt etwa 0,1µm bis 1,0µm. Ein Abstand x4 von einem Rand der Gate-Elektrode 9 zu einer Source hin bis zu einem Rand des zweiten Bereichs vom n+-Typ 5b zu dem Drain beträgt etwa 0,3µm bis 0,5µm. Ein Abstand x5 von einem Rand des Zwischenschichtisolierfilms 11 zu der Source hin bis zu einem Rand der Gate-Elektrode 9 zu der Source hin beträgt etwa 0,3µm bis 0,6µm.
  • Der Betrieb der Halbleitervorrichtung gemäß der Ausführungsform wird beschrieben. Die leitfähige Schicht 22, die die SBD 42 vom Graben-Typ bildet, wird von dem Bereich vom p+ -Typ 21 an dem Boden und dem Bodeneckbereich des Gate-Grabens 7 bedeckt. Wenn sich der Graben-Gate-MOSFET 41 im AUS-Zustand befindet, spannt sich daher eine Verarmungsschicht im Bereich vom p+-Typ 21 von dem pn-Übergang des Bereichs vom p+ -Typ 21 und dem Stromausbreitungsbereich vom n-Typ 3 (oder dem Driftbereich vom n- -Typ 2 in Abhängigkeit von der Tiefe des Stromausbreitungsbereichs vom n-Typ 3). Dadurch wird ein elektrisches Feld, das an einen Teil der leitfähigen Schicht 22 entlang der Innenwand des Gate-Grabens 7 angelegt wird, abgeschwächt und kann Leckstrom somit reduziert werden. Mit anderen Worten wird die Durchschlagspannung durch eine Tiefenposition eines pn-Übergangs des Bereichs vom p+ -Typ 21 und des Stromausbreitungsbereichs vom n-Typ 3 und die Verunreinigungskonzentrationen des Bereichs vom p+ -Typ 21 und des Stromausbreitungsbereichs vom n-Typ 3 bestimmt.
  • Wenn eine parasitäre pn-Diode, die durch den pn-Übergang zwischen dem Basisbereich vom p-Typ 4 und dem Stromausbreitungsbereich vom n-Typ 3 des Graben-Gate-MOSFET 41 gebildet ist, ferner nach vorne vorgespannt ist, wird die SBD 42 vom Graben-Typ durch eine niedrigere Spannung als die für die parasitäre pn-Diode des Graben-Gate-MOSFET 41 früher als die parasitäre pn-Diode eingeschaltet. Daher fließt kein Basisstrom in einem vertikalen parasitären npn-Bipolartransistor (Substratdiode), der aus dem Stromausbreitungsbereich vom n-Typ 3, dem Basisbereich vom p-Typ 4 und dem Source-Bereich vom n+-Typ 5 des Graben-Gate-MOSFET 41 gebildet ist, und somit arbeitet der parasitäre npn-Bipolartransistor nicht. Dementsprechend kommt es nicht zu einer Durchlassrichtungsverschlechterung aufgrund des parasitären npn-Bipolartransistors. Zusätzlich kann der Ausschaltverlust aufgrund des parasitären npn-Bipolartransistors reduziert werden.
  • Es wird ein Verfahren zur Herstellung der Halbleitervorrichtung gemäß der Ausführungsform beschrieben. 2, 3, 4, 5, 6, 7, 8, 9, 10 und 11 sind Querschnittsansichten der Halbleitervorrichtung gemäß der Ausführungsform bei der Herstellung. Zunächst wird, wie in 2 dargestellt, das Siliziumkarbid-Substrat vom n+ -Typ 1, das einen Drain-Bereich vom n+ -Typ bildet, vorbereitet. Anschließend wird auf der Vorderfläche des Siliziumkarbidsubstrats vom n+-Typ 1 die Siliziumkarbidschicht vom n- -Typ 31 durch epitaktisches Wachstum gebildet. Anschließend wird durch Photolithographie und Ionenimplantation einer Verunreinigung vom p-Typ der Bereich vom p+ -Typ 21 selektiv in einer Oberflächenschicht der Siliziumkarbidschicht vom n- -Typ 31 gebildet.
  • Anschließend wird durch Photolithographie und Ionenimplantation einer Verunreinigung vom n-Typ z.B. ein Bereich (nachstehend Teilbereich vom n-Typ) vom n-Typ 3a in der Oberflächenschicht der Siliziumkarbidschicht vom n--Typ 31 über den gesamten aktiven Bereich gebildet. Der Teilbereich vom n-Typ 3a ist Teil des Stromausbreitungsbereichs vom n-Typ 3. Eine Tiefe des Teilbereichs vom n-Typ 3a kann unterschiedlich verändert werden. 2 zeigt einen Fall, in dem der Teilbereich vom n-Typ 3a in einer Tiefe tiefer als die Tiefe des Bereichs vom p+-Typ 21 vorgesehen ist und mit einer ganzen Seite (Seite, die dem Siliziumkarbidsubstrat vom n+ -Typ 1 zugewandt ist) des Bereichs vom p+ -Typ 21 zu dem Drain hin in Kontakt ist (ähnlich wie in 3 bis 11). Ein Teil der Siliziumkarbidschicht vom n--Typ 31 näher an dem Drain als der Teilbereich vom n-Typ 3a ist der Driftbereich vom n--Typ 2. Eine Reihenfolge, in der der Teilbereich vom n-Typ 3a und der Bereich vom p+ -Typ 21 gebildet werden, kann umgekehrt werden.
  • Anschließend wird, wie in 3 dargestellt, auf der Siliziumkarbidschicht vom n- -Typ 31 durch epitaktisches Wachstum eine Siliziumkarbidschicht vom n- -Typ gebildet, wodurch die Dicke der Siliziumkarbidschicht vom n- -Typ 31 erhöht wird. Anschließend wird durch Photolithographie und Ionenimplantation einer Verunreinigung vom n-Typ z.B. über den gesamten aktiven Bereich an einem Teil 31a, wo die Dicke der Siliziumkarbidschicht vom n--Typ 31 erhöht ist, ein Teilbereich vom n-Typ 3b bis zu einer Tiefe gebildet, die den Teilbereich vom n-Typ 3a erreicht. Der Teilbereich vom n-Typ 3b hat eine Verunreinigungskonzentration, die im Wesentlichen gleich derjenigen des Teilbereichs vom n-Typ 3a ist. Die Teilbereiche vom n-Typ 3a, 3b sind in die Tiefenrichtung verbunden, wodurch der Stromausbreitungsbereich vom n-Typ 3 gebildet wird. Wenn die Dicke der Siliziumkarbidschicht vom n- -Typ 31 erhöht wird, kann eine Siliziumkarbidschicht vom n-Typ mit einer Verunreinigungskonzentration gleich der des Stromausbreitungsbereichs vom n-Typ 3 durch epitaktisches Wachstum als der Teilbereich vom n-Typ 3b gebildet werden.
  • Anschließend wird, wie in 4 dargestellt, die Siliziumkarbidschicht vom p-Typ 32 durch epitaktisches Wachstum auf der Siliziumkarbidschicht vom p-Typ 31 gebildet. Dadurch entsteht das Siliziumkarbidsubstrat (Halbleiterwafer) 10, in dem die Siliziumkarbidschicht vom n- -Typ 31 und die Siliziumkarbidschicht vom p-Typ 32 nacheinander auf das Siliziumkarbidsubstrat vom n+ -Typ 1 gestapelt werden. Anschließend wird, wie in 5 dargestellt, durch ein Verfahren, das Photolithographie und Ionenimplantation als einen Satz umfasst und unter verschiedenen Bedingungen wiederholt, selektiv in einer Oberflächenschicht der Siliziumkarbidschicht vom p-Typ 32 der erste und der zweite Bereich vom n+-Typ 5a, 5b (Source-Bereich vom n+ -Typ 5) bzw. der Kontaktbereich vom p++ -Typ 6 gebildet. Anschließend wird eine Wärmebehandlung (Aktivierungsglühen) zur Aktivierung der Verunreinigungen bezüglich aller durch Ionenimplantation gebildeter Bereiche durchgeführt.
  • Bei der Ionenimplantation zur Bildung des ersten Bereichs vom n+ -Typ 5a wird beispielsweise Phosphor (P) oder Arsen (As) als Dotierstoff verwendet, wobei der erste Bereich vom n+ -Typ 5a mit einer Verunreinigungskonzentration gebildet wird, die höher ist als die des zweiten Bereichs vom n+ -Typ 5b. Bei der Ionenimplantation zur Bildung des zweiten Bereichs vom n+ -Typ 5b wird beispielsweise Stickstoff (N) als Dotierstoff verwendet, wobei der zweite Bereich vom n+ -Typ 5b tiefer als der erste Bereich vom n+ -Typ 5a gebildet wird. Eine Reihenfolge, in der der erste und der zweite Bereich vom n+ -Typ 5a, 5b und der Kontaktbereich vom p++ -Typ 6 gebildet werden, kann umgekehrt werden. Ein anderer Teil der Siliziumkarbidschicht vom p-Typ 32 als der erste und der zweite Bereich vom n+ -Typ 5a, 5b und der Kontaktbereich vom p++ -Typ 6 ist der Basisbereich vom p-Typ 4.
  • Anschließend wird, wie in 6 dargestellt, der Gate-Graben 7 gebildet, der den ersten und den zweiten Bereich vom n+ -Typ 5a, 5b und den Basisbereich vom p-Typ 4 durchdringt, um den ersten Bereich vom p+ -Typ 21 im Stromausbreitungsbereich vom n-Typ 3 zu erreichen. Anschließend wird, wie in 7 dargestellt, die leitfähige Schicht 22, wie z.B. eine Metallschicht, Polysilizium (Poly-Si), etc., z.B. durch ein Abscheideverfahren, auf der Vorderfläche des Halbleitersubstrats 10 aufgebracht, um in den Gate-Graben 7 eingebettet zu werden. Anschließend wird, wie in 8 dargestellt, die leitfähige Schicht 22 nur zu dem Boden hin geätzt, wodurch die leitfähige Schicht 22 in dem Graben 7 verbleibt; die leitfähige Schicht 22 hat die vorgegebene Dicke t11. Die Dicke t11 der leitfähigen Schicht 22 wird als gleich dem Abstand x1 von der Grenzfläche zwischen der leitfähigen Schicht 22 und der Isolierschicht 8a zu dem Boden des Gate-Grabens 7, wie vorstehend beschrieben, angenommen.
  • Anschließend wird, wie in 9 dargestellt, z.B. durch ein Abscheideverfahren, die Isolierschicht 8a auf die Vorderfläche des Halbleitersubstrats 10 aufgebracht, um in den Gate-Graben 7 eingebettet zu werden. Anschließend wird die Isolierschicht 8a geätzt, so dass die Isolierschicht 8a nur in dem Gate-Graben 7 verbleibt, wobei die Isolierschicht 8a die vorgegebene Dicke t1 hat. Anschließend werden, wie in 10 dargestellt, die Vorderfläche des Halbleitersubstrats 10 und die Seitenwände des Gate-Grabens 7 thermisch oxidiert und bilden dadurch entlang der Vorderfläche des Halbleitersubstrats 10 und den Seitenwänden des Gate-Grabens 7 den Isolierfilm 8b, wobei der Isolierfilm 8b in Kontakt und durchgängig mit der Isolierschicht 8a gebildet ist. Dadurch wird in dem Gate-Graben 7 der aus der Isolierschicht 8a und dem Isolierfilm 8b gebildete Gate-Isolierfilm 8 gebildet.
  • Anschließend wird, z.B. durch ein Abscheideverfahren, eine Polysiliziumschicht auf der Vorderfläche des Halbleitersubstrats 10 aufgebracht, um in den Gate-Graben 7 eingebettet zu werden. Anschließend wird die Polysiliziumschicht geätzt, wobei die Polysiliziumschicht nur in dem Gate-Graben 7 verbleibt, um so die Gate-Elektrode 9 zu bilden. Anschließend wird, wie in 11 dargestellt, z.B. durch ein Abscheideverfahren, der Zwischenschichtisolierfilm 11 auf der Vorderfläche des Halbleitersubstrats 10 gebildet, um in den Gate-Graben 7 eingebettet zu werden. Anschließend werden der Zwischenschichtisolierfilm 11 und der Isolierfilm 8b geätzt, wodurch der Zwischenschichtisolierfilm 11 und der Isolierfilm 8b nur in dem Gate-Graben 7 verbleiben. Dadurch wird zwischen benachbarten Gate-Gräben 7 die Vorderfläche des Halbleitersubstrats 10 freigelegt.
  • Ein Teil der Vorderfläche des Halbleitersubstrats 10, der nicht von dem Zwischenschichtisolierfilm 11 bedeckt ist, ist ein Kontaktloch 11a zur Bildung eines elektrischen Kontakts der Source-Elektrode 12a und eines Siliziumbereichs (des ersten Bereichs vom n+ -Typ 5a und des Kontaktbereichs vom p++ -Typ 6). Anschließend wird durch ein allgemeines Verfahren die Source-Elektrode 12a gebildet, die in ohmschem Kontakt mit dem ersten Bereich vom n+ -Typ 5a und dem Kontaktbereich vom p++ -Typ 6 ist. Die Source-Elektroden-Kontaktfläche 12b wird in Kontakt mit der Source-Elektrode 12a gebildet. An der Rückseite des Halbleitersubstrats 10 wird die Drain-Elektrode 13 gebildet. Danach wird der Halbleiterwafer in einzelne Chips geschnitten und vervollständigt dadurch den in 1 dargestellten MOSFET.
  • Wie beschrieben, sind gemäß der Ausführungsform in einem einzelnen Graben eine einzelne Einheitszelle eines Graben-Gate-MOSFET und eine einzelne Einheitszelle einer SBD vom Graben-Typ angeordnet, wobei in dem einzelnen Gate-Graben eine Funktion eines MOSFET und eine Funktion einer SBD vom Graben-Typ realisiert werden. Mit anderen Worten ist eine SBD vom Graben-Typ zwischen benachbarten Gate-Gräben wie in der herkömmlichen Struktur (siehe 13) nicht erforderlich. Selbst wenn eine SBD vom Graben-Typ auf dem gleichen Halbleiterchip wie ein Graben-Gate-MOSFET verbaut ist, kann daher der Zellenabstand (Abstand zwischen benachbarten Gate-Gräben) reduziert werden, wobei der EIN-Widerstand durch eine Reduzierung des Zellenabstandes reduziert werden kann.
  • Da die SBD vom Graben-Typ gemäß der Ausführungsform auf dem gleichen Halbleiterchip wie der Graben-Gate-MOSFET verbaut ist, können Zunahmen von Einschaltverlusten und die Verschlechterung der in dem Graben-Gate-MOSFET gebildeten parasitären Diode (Substratdiode) umgangen werden.
  • In den Ausführungsformen der vorliegenden Erfindung sind verschiedene Änderungen in einem Umfang möglich, der nicht von dem Geist der Erfindung abweicht. So können in den Ausführungsformen z.B. Abmessungen, Verunreinigungskonzentrationen etc. von Bereichen je nach Anforderungen unterschiedlich eingestellt werden. Ferner können in den Ausführungsformen, auch wenn ein Fall, in dem ein epitaktisches Substrat, in dem eine Siliziumkarbidschicht durch epitaktisches Wachstum auf einem Siliziumkarbidsubstrat gebildet wird, als Beispiel beschrieben wurde, Bereiche, die gemäß der vorliegenden Erfindung eine Halbleitervorrichtung bilden, in dem Siliziumkarbidsubstrat, z.B. durch Ionenimplantation, etc. gebildet werden. Darüber hinaus ist die vorliegende Erfindung auch auf ein anderes Halbleitermaterial mit breiter Bandlücke als Siliziumkarbid (z. B. Gallium (Ga) usw.) anwendbar. Die vorliegende Erfindung wird auf ähnliche Weise umgesetzt, wenn die Leitfähigkeitstypen (n-Typ, p-Typ) umgekehrt sind.
  • Gemäß den Ausführungsformen der vorliegenden Erfindung ist die Bereitstellung der SBD vom Graben-Typ zwischen benachbarten Gate-Gräben wie bei der herkömmlichen Struktur (siehe 13) nicht erforderlich. Selbst wenn eine SBD vom Graben-Typ auf dem gleichen Halbleiterchip wie eine Graben-Gate-MOS-Halbleitervorrichtung verbaut ist, kann der Zellenabstand (Abstand zwischen benachbarten Gate-Graben) reduziert werden.
  • Die Halbleitervorrichtung gemäß der vorliegenden Erfindung erreicht eine Wirkung, dass der EIN-Widerstand durch eine Reduzierung des Zellenabstandes reduziert werden kann.
  • Wie beschrieben, ist die Halbleitervorrichtung gemäß der vorliegenden Erfindung für Halbleitervorrichtungen vom MOS-Typ mit einer Graben-Gate-Struktur geeignet.
  • Obwohl die Erfindung zwecks einer vollständigen und eindeutigen Offenbarung mit Bezug auf eine bestimmte Ausführungsform beschrieben wurde, sind die angehängten Ansprüche nicht dadurch beschränkt, sondern sind so auszulegen, dass sie alle Änderungen und alternativen Konstruktionen verkörpern, die einem Fachmann einfallen können und die in die hier dargelegte grundlegende Lehre fallen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2011009387 [0008]
    • JP 2010259278 [0009]

Claims (6)

  1. Halbleitervorrichtung, die umfasst: ein Halbleitersubstrat, das ein Halbleitermaterial mit einer Bandlücke enthält, die breiter als die von Silizium ist; eine erste Halbleiterschicht von einem ersten Leitfähigkeitstyp, die auf einer Vorderfläche des Halbleitersubstrats vorgesehen ist, wobei die erste Halbleiterschicht ein Halbleitermaterial mit einer Bandlücke enthält, die breiter als die von Silizium ist; eine zweite Halbleiterschicht von einem zweiten Leitfähigkeitstyp, die auf einer ersten Seite der ersten Halbleiterschicht gegenüber einer zweiten Seite der ersten Halbleiterschicht vorgesehen ist, die dem Halbleitersubstrat zugewandt angeordnet ist, wobei die zweite Halbleiterschicht ein Halbleitermaterial mit einer Bandlücke enthält, die breiter als die von Silizium ist; einen ersten Halbleiterbereich von dem ersten Leitfähigkeitstyp, der selektiv in der zweiten Halbleiterschicht vorgesehen ist; einen Graben, der den ersten Halbleiterbereich und die zweite Halbleiterschicht durchdringt und die erste Halbleiterschicht erreicht; einen zweiten Halbleiterbereich, der unter einem Boden des Grabens liegt und selektiv in der ersten Halbleiterschicht getrennt von der zweiten Halbleiterschicht vorgesehen ist; eine leitfähige Schicht, die in dem Graben vorgesehen ist; eine Isolierschicht, die auf der leitfähigen Schicht vorgesehen ist, in dem Graben; einen Isolierfilm, der entlang einer Seitenwand des Grabens und in Kontakt mit und durchgängig mit der Isolierschicht vorgesehen ist; eine Gate-Elektrode, die auf der Isolierschicht und dem Isolierfilm vorgesehen ist, in dem Graben; eine erste Elektrode in Kontakt mit der zweiten Halbleiterschicht und dem ersten Halbleiterbereich; eine zweite Elektrode, die an einer hinteren Oberfläche des Halbleitersubstrats vorgesehen ist; und eine Schottky-Sperrschicht-Diode, die aus einem Schottky-Übergang zwischen der leitfähigen Schicht und der ersten Halbleiterschicht gebildet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei eine Grenzfläche zwischen der leitfähigen Schicht und der Isolierschicht näher an dem Halbleitersubstrat positioniert als eine Grenzfläche zwischen der zweiten Halbleiterschicht und der ersten Halbleiterschicht.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei ein Abstand von einer Grenzfläche zwischen der leitfähigen Schicht und der Isolierschicht zu einer Grenzfläche zwischen der zweiten Halbleiterschicht und der ersten Halbleiterschicht in einem Bereich von 0,3µm bis 0,6µm liegt.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei der Graben eine Tiefe im Bereich von 1,1µm bis 3,2µm hat und die leitfähige Schicht eine Dicke im Bereich von 0,1µm bis 0,6µm hat.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, die ferner umfasst einen dritten Halbleiterbereich von dem ersten Leitfähigkeitstyp, der in der ersten Halbleiterschicht vorgesehen ist, wobei der dritte Halbleiterbereich in Kontakt mit der zweiten Halbleiterschicht ist und eine tiefe Position erreicht, die näher an der zweiten Elektrode von der Grenzfläche zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht liegt als der Boden des Grabens, wobei der dritte Halbleiterbereich eine Verunreinigungskonzentration aufweist, die höher ist als eine Verunreinigungskonzentration der ersten Halbleiterschicht, wobei die Schottky-Sperrschicht-Diode aus einem Schottky-Übergang zwischen der leitfähigen Schicht und dem dritten Halbleiterbereich gebildet ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei der Graben in einer Streifenanordnung angeordnet ist, die sich in eine Richtung parallel zu der Vorderfläche des Halbleitersubstrats erstreckt.
DE102018214901.1A 2017-10-05 2018-09-03 Halbleitervorrichtung Pending DE102018214901A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-195480 2017-10-05
JP2017195480A JP7059555B2 (ja) 2017-10-05 2017-10-05 半導体装置

Publications (1)

Publication Number Publication Date
DE102018214901A1 true DE102018214901A1 (de) 2019-04-11

Family

ID=65817128

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018214901.1A Pending DE102018214901A1 (de) 2017-10-05 2018-09-03 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US10546950B2 (de)
JP (1) JP7059555B2 (de)
CN (1) CN109638069B (de)
DE (1) DE102018214901A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690301A (zh) * 2020-05-18 2021-11-23 华润微电子（重庆）有限公司 半导体器件及其制备方法
CN115188803A (zh) * 2022-09-09 2022-10-14 深圳芯能半导体技术有限公司 一种沟槽侧壁栅碳化硅mosfet及其制备方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014117780B4 (de) 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
JP6950290B2 (ja) * 2017-06-09 2021-10-13 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
DE102018124740A1 (de) * 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
US10985248B2 (en) * 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US10903322B2 (en) * 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
US20220181504A1 (en) * 2019-03-29 2022-06-09 Kyocera Corporation Semiconductor device and production method for semiconductor device
US11004945B2 (en) * 2019-05-21 2021-05-11 Infineon Technologies Austria Ag Semiconductor device with spicular-shaped field plate structures and a current spread region
CN113838909B (zh) * 2021-08-19 2022-10-14 深圳深爱半导体股份有限公司 沟槽型原胞结构及制备方法
CN113690234A (zh) * 2021-08-25 2021-11-23 威星国际半导体(深圳)有限公司 电力电子半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010259278A (ja) 2009-04-28 2010-11-11 Fuji Electric Systems Co Ltd 電力変換回路
JP2011009387A (ja) 2009-06-24 2011-01-13 Renesas Electronics Corp 半導体装置およびその製造方法ならびにそれを用いたｄｃ−ｄｃコンバータ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1204145B1 (de) * 2000-10-23 2011-12-28 Panasonic Corporation Halbleiterelement
JP3502371B2 (ja) * 2000-10-23 2004-03-02 松下電器産業株式会社 半導体素子
JP2010109221A (ja) * 2008-10-31 2010-05-13 Rohm Co Ltd 半導体装置
JP5396953B2 (ja) * 2009-03-19 2014-01-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
DE102011003456A1 (de) * 2011-02-01 2012-08-02 Robert Bosch Gmbh Halbleiteranordnung mit reduziertem Einschaltwiderstand
JP5865016B2 (ja) * 2011-10-31 2016-02-17 株式会社 日立パワーデバイス トレンチ型ショットキー接合型半導体装置及びその製造方法
WO2013118437A1 (ja) * 2012-02-10 2013-08-15 パナソニック株式会社 半導体装置及びその製造方法
JP6667893B2 (ja) * 2015-10-20 2020-03-18 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010259278A (ja) 2009-04-28 2010-11-11 Fuji Electric Systems Co Ltd 電力変換回路
JP2011009387A (ja) 2009-06-24 2011-01-13 Renesas Electronics Corp 半導体装置およびその製造方法ならびにそれを用いたｄｃ−ｄｃコンバータ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690301A (zh) * 2020-05-18 2021-11-23 华润微电子（重庆）有限公司 半导体器件及其制备方法
CN115188803A (zh) * 2022-09-09 2022-10-14 深圳芯能半导体技术有限公司 一种沟槽侧壁栅碳化硅mosfet及其制备方法

Also Published As

Publication number Publication date
CN109638069B (zh) 2023-10-24
US10546950B2 (en) 2020-01-28
US20190109227A1 (en) 2019-04-11
CN109638069A (zh) 2019-04-16
JP7059555B2 (ja) 2022-04-26
JP2019071313A (ja) 2019-05-09

Similar Documents

Publication Publication Date Title
DE102018214901A1 (de) Halbleitervorrichtung
DE102015221061B4 (de) Halbleitervorrichtung
EP0772889B1 (de) Halbleiterbauelement mit hochsperrendem randabschluss
DE102010064588B3 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102017210665A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zur herstellung des siliziumkarbid-halbleiterbauelements
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE102008042170A1 (de) Siliziumkarbid-Halbleitervorrichtung
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
EP0760528B1 (de) Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluss
DE112017004237B4 (de) Halbleitereinheit
DE112016006380B4 (de) Halbleiterbauelement
DE102017216923B4 (de) Halbleitervorrichtung
DE102018215257A1 (de) Halbleitervorrichtung
DE112014006692B4 (de) Halbleiteranordnung
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE112010005980T5 (de) Halbleiterelement
DE102020102412A1 (de) Halbleitervorrichtung mit isoliertem gate
DE112016002613T5 (de) Leistungs-Halbleiterbauelement
DE212020000485U1 (de) SiC-Halbleiterbauteil
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102018118875A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112016005558T5 (de) Siliciumcarbid-Halbleitereinheit
DE102017011878A1 (de) Stapelförmiges III-V-Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed