CN115188803A - 一种沟槽侧壁栅碳化硅mosfet及其制备方法 - Google Patents

一种沟槽侧壁栅碳化硅mosfet及其制备方法 Download PDF

Info

Publication number
CN115188803A
CN115188803A CN202211103081.9A CN202211103081A CN115188803A CN 115188803 A CN115188803 A CN 115188803A CN 202211103081 A CN202211103081 A CN 202211103081A CN 115188803 A CN115188803 A CN 115188803A
Authority
CN
China
Prior art keywords
region
silicon carbide
trench
photoresist
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211103081.9A
Other languages
English (en)
Other versions
CN115188803B (zh
Inventor
张益鸣
刘杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xiner Semiconductor Technology Co Ltd
Original Assignee
Shenzhen Xiner Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xiner Semiconductor Technology Co Ltd filed Critical Shenzhen Xiner Semiconductor Technology Co Ltd
Priority to CN202211103081.9A priority Critical patent/CN115188803B/zh
Publication of CN115188803A publication Critical patent/CN115188803A/zh
Application granted granted Critical
Publication of CN115188803B publication Critical patent/CN115188803B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种沟槽侧壁栅碳化硅MOSFET及其制备方法，本发明通过在制备5‑10μm的宽碳化硅沟槽，沟槽间距2‑6μm；在宽沟槽内沉积侧壁保护层，向沟槽底部及非沟槽的中间部分进行加浓铝离子注入，去除侧壁掩膜层，涂布光刻胶，并无掩膜曝光，保留沟槽内的光刻胶，露出刻蚀掩膜层，清除刻蚀掩膜层，用光刻胶做氮离子注入阻挡层，并注入氮离子用来形成N+区；去除光刻胶，涂布碳膜，高温激活铝离子及氮离子，形成浓的P+，淡的P及浓的N+区。该结构的底部及Pwell中的P+区可以夹断栅氧拐角处的电场，保护栅氧不容易击穿；同时P+区可以同N外延区形成PN结，用作开关时的续流。

Description

一种沟槽侧壁栅碳化硅MOSFET及其制备方法
技术领域
本发明涉及碳化硅沟槽MOSFET制备技术领域，具体涉及一种沟槽侧壁栅碳化硅MOSFET及其制备方法。
背景技术
半导体器件是导电性介于良导电体与绝缘体之间，利用半导体材料特殊电特性来完成特定功能的电子器件，可用来产生、控制、接收、变换、放大信 号和进行能量转换，其中，沟槽型半导体功率器件具有高集成度、导通电阻低、开关速度快、开关损耗小，广泛应用于各类电源管理及开关转换。随着国家对节能减排越来越重视，对功率器件的损耗及转换效率要求越来越高，导通损耗主要受导通电阻大小的影响。
半导体器件碳化硅(SiC)材料因其优越的物理特性，开始受到人们的关注和研究，碳化硅材料较高的热导率决定了其高电流密度的特性，较高的禁带宽度又决定了SiC 器件的高击穿场强和高工作温度。
目前，沟槽型碳化硅MOSFET是主流，然而在现有技术的制备方案中制备出的沟槽型碳化硅MOSFET中的栅氧结构容易被击穿，从而影响沟槽型碳化硅MOSFET的使用寿命。
发明内容
有鉴于此，本发明提供了一种沟槽侧壁栅碳化硅MOSFET制备方法，解决了现有技术中沟槽型碳化硅MOSFET中的栅氧结构容易被击穿，从而影响沟槽型碳化硅MOSFET的使用寿命的技术问题。
为了实现上述目的，本发明提供了一种沟槽侧壁栅碳化硅MOSFET，包括：漏极，位于所述漏极上方的碳化硅衬底，位于所述碳化硅衬底上方的碳化硅N外延，位于所述碳化硅N外延上方的第一P+区和第二P+区，位于所述第一P+区上方对称设置的栅氧区、栅极以及N沟道，位于所述栅氧区、栅极以及N沟道侧面的Pwell区和N+区，位于所述Pwell区和N+区上方的源极；
其中，所述第一P+区的宽度大于所述第二P+区的宽度，且第一P+区的深度大于所述第二P+区的深度。
优选的，所述第二P+区的两侧面对称设置有Pwell区和N+区。
优选的，所述N+区位于所述Pwell区的上方。
为了实现上述目的，本发明实施例还提供了一种沟槽侧壁栅碳化硅MOSFET的制备方法，包括如下步骤：
通过注入或外延的方式制作Pwell区，并沉积碳化硅沟槽刻蚀得到混合掩膜层，旋涂光刻胶并光刻，随后对混合掩膜层进行刻蚀，去除光刻胶；
在混合掩膜层的作用下，刻蚀碳化硅，形成5-10μm宽的碳化硅沟槽；
沉积侧壁保护层；
干法刻蚀侧壁保护层至碳化硅暴露出，通过光刻胶，刻蚀沟槽中间的混合掩膜层，形成1-2μm宽的沟槽；
去除光刻胶，在混合掩膜及侧壁保护层的作用下，进行高温铝离子注入，形成高浓度的第一P+区和第二P+区；
清除侧壁保护层，旋涂光刻胶，胶厚1-2μm；
调整曝光强度，露出混合掩膜层，保留孔内的光刻胶，清除混合掩膜层；
在光刻胶的掩膜下进行氮离子注入，形成N+区，去除光刻胶；
制备栅氧，并沉积1-2μm的多晶硅，无掩膜刻蚀多晶硅，至暴露出底部及顶部的栅氧，沉积隔离介质层，填充宽沟槽，通过光刻胶掩膜，刻蚀隔离介质层及栅氧区，形成多晶硅的电隔离层，沉积金属定义栅极、源极和漏极。
采用上述实施例的有益效果是：
本发明通过在制备5-10μm的宽碳化硅沟槽，沟槽间距2-6μm；在宽沟槽内沉积侧壁保护层，向沟槽底部及非沟槽的中间部分进行加浓铝离子注入，去除侧壁掩膜层，涂布光刻胶，并无掩膜曝光，保留沟槽内的光刻胶，露出刻蚀掩膜层，清除刻蚀掩膜层，用光刻胶做氮离子注入阻挡层，并注入氮离子用来形成N+区；去除光刻胶，涂布碳膜，高温激活铝离子及氮离子，形成浓的P+，淡的P及浓的N+区；制备栅氧，并沉积1-2μm厚的多晶硅，无掩膜干法刻蚀多晶硅，至暴露出栅氧；沉积ILD，在掩膜板的作用下，刻蚀ILD及栅氧，形成侧壁栅氧隔离层；制备金属，定义栅、源及漏，该结构的底部及Pwell中的P+区可以夹断栅氧拐角处的电场，保护栅氧不容易击穿；同时P+区可以同N外延区形成PN结，用作开关时的续流。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的沟槽侧壁栅碳化硅MOSFET制备方法中步骤S1执行后沟槽侧壁栅碳化硅MOSFET一实施例的结构变化示意图；
图2为本发明提供的沟槽侧壁栅碳化硅MOSFET制备方法中步骤S2执行后沟槽侧壁栅碳化硅MOSFET一实施例的结构变化示意图；
图3为本发明提供的沟槽侧壁栅碳化硅MOSFET制备方法中步骤S3执行后沟槽侧壁栅碳化硅MOSFET一实施例的结构变化示意图；
图4为本发明提供的沟槽侧壁栅碳化硅MOSFET制备方法中步骤S4执行后沟槽侧壁栅碳化硅MOSFET一实施例的结构变化示意图；
图5为本发明提供的沟槽侧壁栅碳化硅MOSFET制备方法中步骤S5执行后沟槽侧壁栅碳化硅MOSFET一实施例的结构变化示意图；
图6为本发明提供的沟槽侧壁栅碳化硅MOSFET制备方法中步骤S6执行后沟槽侧壁栅碳化硅MOSFET一实施例的结构变化示意图；
图7为本发明提供的沟槽侧壁栅碳化硅MOSFET制备方法中步骤S7执行后沟槽侧壁栅碳化硅MOSFET一实施例的结构变化示意图；
图8为本发明提供的沟槽侧壁栅碳化硅MOSFET制备方法中步骤S8执行后沟槽侧壁栅碳化硅MOSFET一实施例的结构变化示意图；
图9为本发明提供的沟槽侧壁栅碳化硅MOSFET制备方法中步骤S9执行后沟槽侧壁栅碳化硅MOSFET一实施例的结构变化示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了解决现有技术中的技术问题，本发明提供了一种沟槽侧壁栅碳化硅MOSFET，请参阅图9，此图9为本发明提供的沟槽侧壁栅碳化硅MOSFET的制备完成的最终实施例附图。
具体的，该沟槽侧壁栅碳化硅MOSFET，包括：漏极113，位于所述漏极113上方的碳化硅衬底101，位于所述碳化硅衬底101上方的碳化硅N外延102，位于所述碳化硅N外延102上方的第一P+区117和第二P+区127，位于所述第一P+区117上方对称设置的栅氧区、栅极112以及N沟道，位于所述栅氧区、栅极112以及N沟道侧面的Pwell区103和N+区109，位于所述Pwell区103和N+区109上方的源极111；
其中，所述第一P+区117的宽度大于所述第二P+区127的宽度，且第一P+区117的深度大于所述第二P+区127的深度。所述第二P+区127的两侧面对称设置有Pwell区103和N+区109。所述N+区109位于所述Pwell区103的上方。
在本实施例中，本发明通过形成浓的P+，淡的P及浓的N+区109，并沉积1-2μm厚的多晶硅，无掩膜干法刻蚀多晶硅，至暴露出栅氧，该结构的底部及Pwell中的P+区（即第一P+区117和第二P+区127）可以夹断栅氧拐角处的电场，保护栅氧不容易击穿，同时第二P+区127可以同N外延区形成PN结，用作开关时的续流。
为了制备该沟槽侧壁栅碳化硅MOSFET，在本发明的实施例中，请参阅图1-图7，本发明还提供了一种沟槽侧壁栅碳化硅MOSFET制备方法，包括如下步骤：
S1、通过注入或外延的方式制作Pwell区103，并沉积碳化硅沟槽105刻蚀得到混合掩膜层104，旋涂光刻胶108并光刻，随后对混合掩膜层104进行刻蚀，去除光刻胶108，其中，根据刻蚀选择比和后期注入状况进行硅化物的加厚得到硅化物与Ni的混合层，混合层Ni在顶部，硅化物在底部，Ni层可选择较薄的0.5微米左右，硅化物选择较厚的2微米左右，硅化物优选二氧化硅，该混合掩膜层104充当刻蚀掩膜层及注入阻挡层，具体请参阅图1，其中，通过在碳化硅衬底101上进行碳化硅N外延102处理后制备Pwell区103；
S2、在混合掩膜层104的作用下，刻蚀碳化硅，形成5-10μm宽的碳化硅沟槽105，沟槽间距为2-6μm，具体请参阅图2，其中，碳化硅沟槽105穿过混合掩膜层104、Pwell区103和碳化硅N外延102；
S3、沉积侧壁保护层106，具体请参阅图3；
S4、干法刻蚀侧壁保护层106至碳化硅暴露出，通过光刻胶108，刻蚀沟槽中间的混合掩膜层104，形成1-2μm宽的沟槽，具体请参阅图4；
S5、去除光刻胶108，在混合掩膜及侧壁保护层106的作用下，进行高温铝离子注入，形成高浓度的第一P+区117和第二P+区127，其中，所述第一P+区117的宽度大于所述第二P+区127的宽度，且第一P+区117的深度大于所述第二P+区127的深度。所述第二P+区127的两侧面对称设置有Pwell区103和N+区109，具体请参阅图5；
S6、清除侧壁保护层106，旋涂光刻胶108，胶厚1-2μm，具体请参阅图6；
S7、调整曝光强度，露出混合掩膜层104，保留孔内的光刻胶108，清除混合掩膜层104，具体请参阅图7；
S8、在光刻胶108的掩膜下进行氮离子注入，形成N+区109，去除光刻胶108，具体请参阅图8；
S9、制备栅氧，并沉积1-2μm的多晶硅，无掩膜刻蚀多晶硅，至暴露出底部及顶部的栅氧，沉积隔离介质层110，填充宽沟槽，通过光刻胶108掩膜，刻蚀隔离介质层110及栅氧区，形成多晶硅的电隔离层，沉积金属定义栅极112、源极111和漏极113，具体请参阅图9，其中，该结构的底部及Pwell中的P+区可以夹断栅氧拐角处的电场，保护栅氧不容易击穿；同时P+区可以同N外延区形成PN结，用作开关时的续流。
综上所述，本发明通过在制备5-10μm的宽碳化硅沟槽，沟槽间距2-6μm；在宽沟槽内沉积侧壁保护层，向沟槽底部及非沟槽的中间部分进行加浓铝离子注入，去除侧壁掩膜层，涂布光刻胶，并无掩膜曝光，保留沟槽内的光刻胶，露出刻蚀掩膜层，清除刻蚀掩膜层，用光刻胶做氮离子注入阻挡层，并注入氮离子用来形成N+区；去除光刻胶，涂布碳膜，高温激活铝离子及氮离子，形成浓的P+，淡的P及浓的N+区；制备栅氧，并沉积1-2μm厚的多晶硅，无掩膜干法刻蚀多晶硅，至暴露出栅氧；沉积ILD，在掩膜板的作用下，刻蚀ILD及栅氧，形成侧壁栅氧隔离层；制备金属，定义栅、源及漏，该结构的底部及Pwell中的P+区可以夹断栅氧拐角处的电场，保护栅氧不容易击穿；同时P+区可以同N外延区形成PN结，用作开关时的续流。
以上对本发明所提供的沟槽侧壁栅碳化硅MOSFET制备方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (4)

1.一种沟槽侧壁栅碳化硅MOSFET，其特征在于，包括：漏极，位于所述漏极上方的碳化硅衬底，位于所述碳化硅衬底上方的碳化硅N外延，位于所述碳化硅N外延上方的第一P+区和第二P+区，位于所述第一P+区上方对称设置的栅氧区、栅极以及N沟道，位于所述栅氧区、栅极以及N沟道侧面的Pwell区和N+区，位于所述Pwell区和N+区上方的源极；
其中，所述第一P+区的宽度大于所述第二P+区的宽度，且第一P+区的深度大于所述第二P+区的深度。
2.根据权利要求1所述的沟槽侧壁栅碳化硅MOSFET，其特征在于，所述第二P+区的两侧面对称设置有Pwell区和N+区。
3.根据权利要求1所述的沟槽侧壁栅碳化硅MOSFET，其特征在于，所述N+区位于所述Pwell区的上方。
4.一种如权利要求1-3任一项所述的沟槽侧壁栅碳化硅MOSFET的制备方法，其特征在于，所述制备方法包括如下步骤：
通过注入或外延的方式制作Pwell区，并沉积碳化硅沟槽刻蚀得到混合掩膜层，旋涂光刻胶并光刻，随后对混合掩膜层进行刻蚀，去除光刻胶；
在混合掩膜层的作用下，刻蚀碳化硅，形成5-10μm宽的碳化硅沟槽；
沉积侧壁保护层；
干法刻蚀侧壁保护层至碳化硅暴露出，通过光刻胶，刻蚀沟槽中间的混合掩膜层，形成1-2μm宽的沟槽；
去除光刻胶，在混合掩膜及侧壁保护层的作用下，进行高温铝离子注入，形成高浓度的第一P+区和第二P+区；
清除侧壁保护层，旋涂光刻胶，胶厚1-2μm；
调整曝光强度，露出混合掩膜层，保留孔内的光刻胶，清除混合掩膜层；
在光刻胶的掩膜下进行氮离子注入，形成N+区，去除光刻胶；
制备栅氧，并沉积1-2μm的多晶硅，无掩膜刻蚀多晶硅，至暴露出底部及顶部的栅氧，沉积隔离介质层，填充宽沟槽，通过光刻胶掩膜，刻蚀隔离介质层及栅氧区，形成多晶硅的电隔离层，沉积金属定义栅极、源极和漏极。
CN202211103081.9A 2022-09-09 2022-09-09 一种沟槽侧壁栅碳化硅mosfet及其制备方法 Active CN115188803B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211103081.9A CN115188803B (zh) 2022-09-09 2022-09-09 一种沟槽侧壁栅碳化硅mosfet及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211103081.9A CN115188803B (zh) 2022-09-09 2022-09-09 一种沟槽侧壁栅碳化硅mosfet及其制备方法

Publications (2)

Publication Number Publication Date
CN115188803A true CN115188803A (zh) 2022-10-14
CN115188803B CN115188803B (zh) 2022-12-13

Family

ID=83524770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211103081.9A Active CN115188803B (zh) 2022-09-09 2022-09-09 一种沟槽侧壁栅碳化硅mosfet及其制备方法

Country Status (1)

Country Link
CN (1) CN115188803B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110254088A1 (en) * 2010-04-20 2011-10-20 Maxpower Semiconductor Inc. Power MOSFET With Embedded Recessed Field Plate and Methods of Fabrication
US20130175548A1 (en) * 2011-11-21 2013-07-11 Chiaki Kudou Semiconductor device and fabrication method for the same
US20130285140A1 (en) * 2010-12-10 2013-10-31 Mitsubishi Electric Corporation Semiconductor device and manufacturing method therefor
US20140110723A1 (en) * 2011-05-30 2014-04-24 Panasonic Corporation Semiconductor element and method of manufacturing thereof
US20140264564A1 (en) * 2013-03-13 2014-09-18 Cree, Inc. Field Effect Transistor Devices with Buried Well Protection Regions
US20140264562A1 (en) * 2013-03-13 2014-09-18 Cree, Inc. Field Effect Transistor Devices with Regrown P-Layers
US20160071937A1 (en) * 2012-12-28 2016-03-10 Mitsubishi Electric Corporation Silicon-carbide semiconductor device and method for manufacturing the same
US20180033885A1 (en) * 2016-07-29 2018-02-01 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
DE102018214901A1 (de) * 2017-10-05 2019-04-11 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN110036461A (zh) * 2016-12-08 2019-07-19 克里公司 具有带有注入侧壁的栅极沟槽的功率半导体器件及相关方法
WO2022028315A1 (zh) * 2020-08-03 2022-02-10 株洲中车时代半导体有限公司 碳化硅器件的元胞结构、其制备方法及碳化硅器件
CN114496785A (zh) * 2022-04-18 2022-05-13 深圳芯能半导体技术有限公司 一种t型底部保护的沟槽型碳化硅mosfet及其制备方法
CN114496784A (zh) * 2022-04-18 2022-05-13 深圳芯能半导体技术有限公司 一种底部保护接地沟槽型碳化硅mosfet及其制备方法
CN114496783A (zh) * 2022-04-18 2022-05-13 深圳芯能半导体技术有限公司 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110254088A1 (en) * 2010-04-20 2011-10-20 Maxpower Semiconductor Inc. Power MOSFET With Embedded Recessed Field Plate and Methods of Fabrication
US20130285140A1 (en) * 2010-12-10 2013-10-31 Mitsubishi Electric Corporation Semiconductor device and manufacturing method therefor
US20140110723A1 (en) * 2011-05-30 2014-04-24 Panasonic Corporation Semiconductor element and method of manufacturing thereof
US20130175548A1 (en) * 2011-11-21 2013-07-11 Chiaki Kudou Semiconductor device and fabrication method for the same
US20160071937A1 (en) * 2012-12-28 2016-03-10 Mitsubishi Electric Corporation Silicon-carbide semiconductor device and method for manufacturing the same
US20140264562A1 (en) * 2013-03-13 2014-09-18 Cree, Inc. Field Effect Transistor Devices with Regrown P-Layers
US20140264564A1 (en) * 2013-03-13 2014-09-18 Cree, Inc. Field Effect Transistor Devices with Buried Well Protection Regions
US20180033885A1 (en) * 2016-07-29 2018-02-01 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
CN110036461A (zh) * 2016-12-08 2019-07-19 克里公司 具有带有注入侧壁的栅极沟槽的功率半导体器件及相关方法
DE102018214901A1 (de) * 2017-10-05 2019-04-11 Fuji Electric Co., Ltd. Halbleitervorrichtung
WO2022028315A1 (zh) * 2020-08-03 2022-02-10 株洲中车时代半导体有限公司 碳化硅器件的元胞结构、其制备方法及碳化硅器件
CN114496785A (zh) * 2022-04-18 2022-05-13 深圳芯能半导体技术有限公司 一种t型底部保护的沟槽型碳化硅mosfet及其制备方法
CN114496784A (zh) * 2022-04-18 2022-05-13 深圳芯能半导体技术有限公司 一种底部保护接地沟槽型碳化硅mosfet及其制备方法
CN114496783A (zh) * 2022-04-18 2022-05-13 深圳芯能半导体技术有限公司 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ADITI AGARWAL,ET AL: "Analysis of 1.2 kV 4H-SiC Trench-Gate MOSFETs", 《2018 IEEE 6TH WORKSHOP ON WIDE BANDGAP POWER DEVICES AND APPLICATIONS (WIPDA)》 *

Also Published As

Publication number Publication date
CN115188803B (zh) 2022-12-13

Similar Documents

Publication Publication Date Title
JP4685297B2 (ja) トレンチ金属酸化膜半導体素子及び終端構造の製造方法
CN110473911B (zh) 一种SiC MOSFET器件及其制作方法
CN105810722A (zh) 一种碳化硅mosfet器件及其制备方法
CN102810555B (zh) 一种锗锡隧穿场效应晶体管及其制备方法
CN114496783B (zh) 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法
CN115207128B (zh) 一种沟槽侧壁栅抗负压碳化硅mosfet及其制备方法
JP4607266B2 (ja) 半絶縁ポリシリコン（ｓｉｐｏｓ）を用いた電力半導体装置及びその製造方法
WO2020134669A1 (zh) 晶体管的制作方法及全包围栅极器件结构
CN114496784A (zh) 一种底部保护接地沟槽型碳化硅mosfet及其制备方法
CN115188803B (zh) 一种沟槽侧壁栅碳化硅mosfet及其制备方法
CN115207092B (zh) 一种高可靠性的沟槽侧壁栅碳化硅mosfet及其制备方法
CN113066866B (zh) 碳化硅mosfet器件及其工艺方法
CN111128746B (zh) 肖特基二极管及其制备方法
CN104701169A (zh) 一种抗闩锁的沟槽型绝缘栅双极型晶体管的制造工艺方法
JP4401453B2 (ja) 半絶縁ポリシリコン（ｓｉｐｏｓ）膜を用いた電力半導体装置の製造方法
CN115188674A (zh) 一种高密度自对准碳化硅mos器件的制备方法
TW200418128A (en) High density trench power MOSFET structure and method thereof
CN114743881A (zh) 氧化镓垂直场效应晶体管制备方法及场效应晶体管
JPS63155768A (ja) 半導体デバイスの製造方法
CN115207130A (zh) 一种侧壁栅双沟槽碳化硅mosfet及其制备方法
CN104810409A (zh) 一种碳化硅二极管及其制造方法
CN115207129B (zh) 一种侧壁栅抗负压的双沟槽碳化硅mosfet及其制备方法
CN111986994A (zh) Igbt制作方法及igbt半导体结构
CN104008975A (zh) 一种沟槽型功率mos晶体管的制造方法
CN114628248B (zh) 碳化硅器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant