CN111128746B - 肖特基二极管及其制备方法 - Google Patents
肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN111128746B CN111128746B CN201911231347.6A CN201911231347A CN111128746B CN 111128746 B CN111128746 B CN 111128746B CN 201911231347 A CN201911231347 A CN 201911231347A CN 111128746 B CN111128746 B CN 111128746B
- Authority
- CN
- China
- Prior art keywords
- layer
- gallium oxide
- type gallium
- metal mask
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 161
- 239000002184 metal Substances 0.000 claims abstract description 161
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims abstract description 99
- 229910001195 gallium oxide Inorganic materials 0.000 claims abstract description 99
- 230000003647 oxidation Effects 0.000 claims abstract description 53
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000000137 annealing Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000003292 glue Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000001704 evaporation Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 230000002349 favourable effect Effects 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 241001354791 Baliga Species 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Abstract
本发明涉及半导体领域，特别涉及一种肖特基二极管及其制备方法。该方法包括：在衬底上外延n型氧化镓层；在所述n型氧化镓层制备金属掩膜层；在所述金属掩膜层上制备光刻胶并形成多个第二图形窗口，刻蚀形成凹槽结构；去除光刻胶，并对器件正面进行高温退火处理，形成多个带有凹槽结构的热氧化区；制备正面的阳极金属层和背面的阴极金属层；其中，所述阳极金属层的边缘位于最外侧的金属掩膜层上，且阳极金属层和金属掩膜层正所涵盖的区域下方包括至少一个带有凹槽结构的热氧化区。上述方法可以使阳极金属层和带有凹槽结构的热氧化区完全对齐，优化阳极结处电场，提高器件的耐高压特性并兼顾导通特性。
Description
技术领域
本发明涉及半导体领域，特别涉及一种肖特基二极管及其制备方法。
背景技术
随着半导体技术的发展，对传统半导体二极管提出了更高的要求，其中击穿电压难成为主要的需求之一，这也是影响进一步提升器件性能的关键因素之一。氧化镓是一种宽禁带半导体材料，β-Ga2O3禁带宽度大约是4.85eV，其临界击穿电场高达8MV/cm，且n型掺杂可控，耐辐射，熔点高，非常适合于制作高压电力电子器件，其Baliga优值(BFOM)比氮化镓高大约4倍，比碳化硅高9倍多，且同质衬底可以采用熔体方式加工，因此具有广阔的应用前景，切合国家节能减排、智能制造、通讯与信息安全的要求。因此Ga2O3是一种性能优异的适于功率器件和高压开关器件制备的宽禁带半导体材料。
宽禁带氧化镓肖特基二极管具有高击穿、低导通电阻等优势，但是由于氧化镓受主能级较深，且存在空穴自束缚效应，传统的p型受主元素很难掺杂至氧化镓中以构成p型材料。现有工艺条件下，利用氧化镓材料制作的肖特基二极管的击穿电压和导通特性还远低于氧化镓材料的理论预期值。
发明内容
有鉴于此，本发明实施例提供了一种肖特基二极管及其制备方法，以提高现有的肖特基二极管的击穿电压和导通特性。
本发明实施例第一方面提供了一种肖特基二极管的制备方法，包括：
在衬底上外延n型氧化镓层；
在所述n型氧化镓层制备金属掩膜层，其中，所述金属掩膜层中的每个图形窗口对应一个待制备的热氧化区；
在所述金属掩膜层上涂胶、曝光、显影，使所述金属掩膜层上的光刻胶形成多个第二图形窗口，每个第二图形窗口对应一个待制备的凹槽结构，其中，每个第二图形窗口对应的区域均为金属掩膜层的一个图形窗口对应的区域，且所述第二图形窗口的个数小于或等于所述金属掩膜层中的图形窗口的个数；
对器件正面进行刻蚀，形成凹槽结构；
去除光刻胶，并对器件正面进行高温退火处理，形成多个带有凹槽结构的热氧化区；
制备正面的阳极金属层和背面的阴极金属层；
其中，所述阳极金属层的边缘位于最外侧的金属掩膜层上，所述阳极金属层在所述n型氧化镓层上的投影对应的区域中包括至少一个带有凹槽结构的热氧化区。
可选的，当所述第二图形窗口的个数小于所述金属掩膜层中的图形窗口的个数时，在对器件正面进行高温退火处理后，还形成至少一个不带凹槽结构的热氧化区。
可选的，所述在所述n型氧化镓层制备金属掩膜层，包括：
在所述n型氧化镓层上涂胶、曝光、显影，使所述n型氧化镓层上的光刻胶形成多个第一图形窗口，其中，每个第一图形窗口对应的区域为待制备的金属掩膜层对应的区域；
在器件正面蒸发金属；
剥离该光刻胶，形成所述金属掩膜层。
可选的，所述金属掩膜层为Ni。
可选的，所述衬底为n型氧化镓衬底，且掺杂浓度大于所述n型氧化镓层的掺杂浓度。
可选的，所述n型氧化镓层为非均匀掺杂，且所述n型氧化镓层为从上至下浓度增加的多层结构。
本发明实施例第二方面提供了一种肖特基二极管，包括：衬底；
n型氧化镓层，形成在所述衬底上，其中，所述n型氧化镓层中包括：至少三个带有凹槽结构的热氧化区，且所述热氧化区的上表面为所述n型氧化镓层的上表面；
金属掩膜层，形成在所述n型氧化镓层上；且位于相邻的两个凹槽结构之间；所述凹槽结构的槽壁边缘与所述金属掩膜层的边缘重合；
阳极金属层，形成在所述n型氧化镓层和所述金属掩膜层上；其中，所述阳极金属层的边缘位于最外侧的金属掩膜层上，所述阳极金属层在所述n型氧化镓层上的投影对应的区域中包括至少一个带有凹槽结构的热氧化区；
阴极金属层，形成在衬底的背面。
可选的，所述n型氧化镓层中还包括：
不带凹槽结构的热氧化区，位于所述阳极金属层在所述n型氧化镓层上的投影对应的区域中，且与所述阳极金属层接触；
不带凹槽结构的热氧化区的上方未设有金属掩膜层，且不带凹槽结构的热氧化区的边缘与上方相邻的金属掩膜层的边缘重合。
可选的，所述衬底为n型氧化镓衬底，且掺杂浓度大于所述n型氧化镓层的掺杂浓度；所述n型氧化镓层为非均匀掺杂，且所述n型氧化镓层为从上至下浓度增加的多层结构。
可选的，所述金属掩膜层为Ni。
本发明实施例在制备肖特基二极管时，在n型氧化镓层上制备金属掩膜层后，其中，所述金属掩膜层中的每个图形窗口对应一个待制备的热氧化区。通过在金属掩膜层上涂胶、曝光、显影，使金属掩膜层上的光刻胶形成多个第二图形窗口，用于标记制备凹槽结构的位置。对器件正面进行刻蚀，形成凹槽结构。去除光刻胶后，对器件正面进行高温退火处理，形成多个带有凹槽结构的热氧化区。制备阳极金属层时，阳极金属层的边缘形成在最外侧的金属掩膜层上，并且阳极金属层在所述n型氧化镓层上的投影对应的区域中包括至少一个带有凹槽结构的热氧化区，上述阳极金属层的位置设置，有利于优化阳极边缘区峰值电场，提高击穿电压和导通特性；同时由于金属掩膜的导电性，相当于阳极金属层可以与凹槽结构完全对准，进一步提高击穿电压和导通特性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的肖特基二极管的制备方法流程示意图；
图2是本发明实施例提供的在衬底上外延n型氧化镓层后的剖面结构示意图；
图3是本发明实施例提供的在n型氧化镓层上制备金属掩膜层后的剖面结构示意图；
图4是本发明实施例提供的使所述金属掩膜层上的光刻胶形成多个第二图形窗口后的剖面结构示意图；
图5是本发明实施例提供的对器件正面进行刻蚀形成凹槽结构后的剖面结构示意图；
图6是本发明实施例提供的去除光刻胶后的剖面结构示意图；
图7是本发明实施例提供的形成热氧化区后的剖面结构示意图；
图8是本发明实施例提供的肖特基二极管的剖面结构示意图；
图9是本发明实施例提供的第二图形窗口的个数小于所述金属掩膜层中的图形窗口的个数时的剖面结构示意图；
图10是本发明实施例提供的与图9对应的形成凹槽结构后的剖面结构示意图；
图11是本发明实施例提供的与图10对应的去除光刻胶后的剖面结构示意图；
图12是本发明实施例提供的与图11对应的形成热氧化区后的剖面结构示意图；
图13是本发明实施例提供的包括不带凹槽结构的热氧化区肖特基二极管的剖面结构示意图；
图14是本发明实施例提供的使n型氧化镓层上的光刻胶形成多个第一图形窗口后的剖面结构示意图；
图15是本发明实施例提供的在器件正面蒸发金属后的剖面结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下对照附图并结合实施例，对本发明做进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图1是本发明实施例提供的肖特基二极管的制备方法流程示意图，参示图1，该肖特基二极管的制备方法可以包括：
步骤S101，在衬底上外延n型氧化镓层。
本发明实施例中，参示图2，衬底201可以为n型重掺杂的氧化镓衬底。n型氧化镓层202可以通过掺杂Si或Sn实现，所述n型氧化镓层202的厚度根据实际需求进行设定。
步骤S102，在所述n型氧化镓层上制备金属掩膜层，其中，所述金属掩膜层中的每个图形窗口对应一个待制备的热氧化区。
本发明实施例中，参示图3，在所述n型氧化镓层202上制备金属掩膜层203，金属掩膜层203为导电金属形成的介质层，且所述金属掩膜层203中的每个图形窗口对应一个待制备的热氧化区。
步骤S103，在所述金属掩膜层上涂胶、曝光、显影，使所述金属掩膜层上的光刻胶形成多个第二图形窗口，每个第二图形窗口对应一个待制备的凹槽结构，其中，每个第二图形窗口对应的区域均为金属掩膜层的一个图形窗口对应的区域，且所述第二图形窗口的个数小于或等于所述金属掩膜层中的图形窗口的个数。
本发明实施例中，参示图4，在所述金属掩膜层203上涂胶、曝光、显影，使所述金属掩膜层203上的光刻胶204形成多个第二图形窗口，其中，光刻胶204作为刻蚀凹槽的阻挡层，光刻胶的每个第二图形窗口对应一个待制备的凹槽结构。并且，第二图形窗口的个数可以小于金属掩膜层203的图形窗口的个数，但每个第二图形窗口都是和金属掩膜层的每个图形窗口对应的，为了在后续步骤中，在形成具备凹槽结构的热氧化区时，使待制备的凹槽结构和待制备的热氧化区的边缘对齐，以更好的提升击穿电压。在本发明实施例中，第二图形窗口为4个，即待制备的凹槽结构为4个，仅仅是示意性的，具体待制备凹槽的数量根据实际需要设置，可以最少为3个也可以是更多个。
步骤S104，对器件正面进行刻蚀，形成凹槽结构。
本发明实施例中，参示图5，通过ICP刻蚀器件正面，形成如图5中所示的凹槽结构。
步骤S105，去除光刻胶，并对器件正面进行高温退火处理，形成多个带有凹槽结构的热氧化区。
本发明实施例中，参示图6，在去除光刻胶形成如图6所示的器件结构后，再对器件正面在含氧气环境中进行高温退火处理，由于金属掩膜层203的遮挡，形成如图7中所示的多个带有凹槽结构的热氧化区205。
步骤S106，制备正面的阳极金属层和背面的阴极金属层，其中，所述阳极金属层的边缘位于最外侧的金属掩膜层上，所述阳极金属层在所述n型氧化镓层上的投影对应的区域中包括至少一个带有凹槽结构的热氧化区。
本发明实施例中，参示图8，在器件正面制备阳极金属层206，在器件背面制备阴极金属层207。并且，在制备阳极金属层206时，使阳极金属层206的边缘位于最外侧的金属掩膜层203上，阳极金属层206在n型氧化镓层202上的投影对应的区域中包括至少一个带有凹槽结构的热氧化区205，同时阳极金属层206在n型氧化镓层202上的投影对应的区域中也包括不含热氧化区的区域，因此在阳极金属层206的下方的n型氧化镓层202中存在离子浓度变化，有利于优化阳极边缘区峰值电场，提高击穿电压和导通特性；同时由于阳极金属层形成在金属掩膜层203上，而金属掩膜层可以导电，因此相当于阳极金属层206和带有凹槽结构的热氧化区205的边缘完全对齐，可以进一步提高击穿电压和导通特性。在实际操作中，制备阴极金属层207可以在上述步骤中的任意一步。
本发明实施例在制备肖特基二极管时，首先通过涂胶、曝光、显影等工艺，在金属掩膜层中形成凹槽区域图形，之后利用光刻胶坚膜形成光刻胶掩摸层，通过ICP刻蚀相在n型氧化镓层中形成凹槽结构。去除光刻胶后，在含氧环境中对器件正面进行高温退火处理，在金属掩膜层的遮挡下，形成多个带有凹槽结构的热氧化区。制备阳极金属层时，阳极金属层的边缘形成在最外侧的金属掩膜层上，并且阳极金属层在所述n型氧化镓层上的投影对应的区域中包括至少一个带有凹槽结构的热氧化区，上述阳极金属层的位置设置，有利于优化阳极边缘区峰值电场，提高击穿电压和导通特性；同时由于金属掩膜的导电性，相当于阳极金属层可以与凹槽结构完全对准，进一步提高击穿电压和导通特性。
一些实施例中，当所述第二图形窗口的个数小于所述金属掩膜层中的图形窗口的个数时，在对器件正面进行高温退火处理后，还形成至少一个不带凹槽结构的热氧化区。
本发明实施例中，结合参示图3和图9，在步骤S103中，在图3所示的金属掩膜层203上涂胶、曝光、显影，使所述金属掩膜层203上的光刻胶形成多个第二图形窗口时，第二图形窗口的个数小于所述金属掩膜层203中的图形窗口的个数，如图9中示出的光刻胶204的形态，此时，第二图形窗口的个数为3个，金属掩膜层203中的图形窗口的个数为4个。在对图9所示的器件正面进行刻蚀后，形成如图10所示的器件结构。之后去除光刻胶形成如图11所示的器件结构。对图11所示的器件正面进行高温退火处理，形成如图12所示的同时包含不带凹槽结构的热氧化区2051和带有凹槽的热氧化区205的器件结构。上述步骤可以形成形态不同的热氧化区，从而在n型氧化镓层中引入更多的横向浓度变化，进一步提高击穿和导通特性。本发明实施例中最终形成的器件结构如图13所示。
一些实施例中，在对器件正面进行高温退火处理时，还可以改变设备的处理功率和处理时间，对不同区域的待制备的热氧化区进行多种功率和多种时间的高温退火处理，从而形成多个浓度和/或深度不同的热氧化区，在n型氧化镓层中引入更多的横向浓度变化，进一步提高击穿和导通特性。除此之外，在形成热氧化区后，依然可以对至少一个已制备的热氧化区进行高温退火处理，制造更多的浓度变化，其中进行高温退火的功率、时间和温度可以相同也可以不相同。
一些实施例中，所述在所述n型氧化镓层制备金属掩膜层，包括：在所述n型氧化镓层上涂胶、曝光、显影，使所述n型氧化镓层上的光刻胶形成多个第一图形窗口，其中，每个第一图形窗口对应的区域为待制备的金属掩膜层对应的区域；在器件正面蒸发金属；剥离该光刻胶，形成所述金属掩膜层。
本发明实施例中，结合参示图2、图3、图14和图15。首先在图2中的n型氧化镓层202上涂胶、曝光、显影，使所述n型氧化镓层202上的光刻胶形成多个第一图形窗口，如图14所示。其中，第一图形窗口用于形成待制备的金属掩膜层。之后在如图14所示的器件正面蒸发金属，在n型氧化镓层202上和光刻胶上均蒸发形成了金属层，如图15所示。最后剥离该光刻胶，同时光刻胶上的金属层一同被剥离掉，剩余的金属层形成如图3所示的金属掩膜层203。金属在腐蚀时不易控制，上述方法可以更好的控制金属掩膜层的图形。
一些实施例中，所述金属掩膜层为Ni。
本发明实施例中，Ni在常温下对水和空气都较稳定，能抗碱性腐蚀，且导电的较强，延展性好，可高度磨光，易于加工，适于作为凹槽刻蚀阻挡层和连通阳极金属层的材料。
一些实施例中，所述衬底为n型氧化镓衬底，且掺杂浓度大于所述n型氧化镓层的掺杂浓度；所述n型氧化镓层为非均匀掺杂，且所述n型氧化镓层为从上至下浓度增加的多层结构。
本发明实施例中，参示图2，衬底201为n型氧化镓衬底，在衬底201上外延n型氧化镓层202，其中，n型氧化镓层202的掺杂浓度小于n型氧化镓衬底201的掺杂浓度，有利于实现耐高压。所述n型氧化镓层202为从上至下浓度增加的多层结构，更有利于实现耐高压。
图8是本发明实施例提供的肖特基二极管的剖面结构示意图，参示图8，该肖特基二极管包括：
衬底201；
n型氧化镓层202，形成在所述衬底201上，其中，所述n型氧化镓层202中包括：至少三个带有凹槽结构的热氧化区205，且所述热氧化区205的上表面为所述n型氧化镓层202的上表面；
金属掩膜层203，形成在所述n型氧化镓层202上；且位于相邻的两个凹槽结构之间；所述凹槽结构的槽壁边缘与所述金属掩膜层203的边缘重合；
阳极金属层206，形成在所述n型氧化镓层202和所述金属掩膜层203上；其中，所述阳极金属层206的边缘位于最外侧的金属掩膜层203上，所述阳极金属层206在所述n型氧化镓层202上的投影对应的区域中包括至少一个带有凹槽结构的热氧化区205；
阴极金属层207，形成在衬底201的背面。
一些实施例中，所述n型氧化镓层中还包括：不带凹槽结构的热氧化区，位于所述阳极金属层在所述n型氧化镓层上的投影对应的区域中，且与所述阳极金属层接触；不带凹槽结构的热氧化区的上方未设有金属掩膜层，且不带凹槽结构的热氧化区的边缘与上方相邻的金属掩膜层的边缘重合。
本发明实施例中，参示图13，所述n型氧化镓层202中包括有不带凹槽结构的热氧化区2051，位于所述阳极金属层206在所述n型氧化镓层202上的投影对应的区域中，且与所述阳极金属层206接触；不带凹槽结构的热氧化区2051的上方未设有金属掩膜层203，且不带凹槽结构的热氧化区2051的边缘与上方相邻的金属掩膜层203的边缘重合。
一些实施例中，所述衬底为n型氧化镓衬底，且掺杂浓度大于所述n型氧化镓层的掺杂浓度；所述n型氧化镓层为非均匀掺杂，且所述n型氧化镓层为从上至下浓度增加的多层结构。
一些实施例中，所述金属掩膜层为Ni。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (9)
1.一种肖特基二极管的制备方法，其特征在于，包括：
在衬底上外延n型氧化镓层；
在所述n型氧化镓层制备金属掩膜层，其中，所述金属掩膜层中的每个图形窗口对应一个待制备的热氧化区；
在所述金属掩膜层上涂胶、曝光、显影，使所述金属掩膜层上的光刻胶形成多个第二图形窗口，每个第二图形窗口对应一个待制备的凹槽结构，其中，每个第二图形窗口对应的区域均为金属掩膜层的一个图形窗口对应的区域，且所述第二图形窗口的个数小于或等于所述金属掩膜层中的图形窗口的个数；
对器件正面进行刻蚀，形成凹槽结构；
去除光刻胶，并对器件正面进行高温退火处理，形成多个带有凹槽结构的热氧化区，其中，当所述第二图形窗口的个数小于所述金属掩膜层中的图形窗口的个数时，在对器件正面进行高温退火处理后，还形成至少一个不带凹槽结构的热氧化区；
制备正面的阳极金属层和背面的阴极金属层；
其中，所述阳极金属层的边缘位于最外侧的金属掩膜层上，所述阳极金属层在所述n型氧化镓层上的投影对应的区域中包括至少一个带有凹槽结构的热氧化区。
2.如权利要求1所述的肖特基二极管的制备方法，其特征在于，所述在所述n型氧化镓层制备金属掩膜层，包括：
在所述n型氧化镓层上涂胶、曝光、显影，使所述n型氧化镓层上的光刻胶形成多个第一图形窗口，其中，每个第一图形窗口对应的区域为待制备的金属掩膜层对应的区域；
在器件正面蒸发金属；
剥离该光刻胶，形成所述金属掩膜层。
3.如权利要求1所述的肖特基二极管的制备方法，其特征在于，所述金属掩膜层为Ni。
4.如权利要求1所述的肖特基二极管的制备方法，其特征在于，
所述衬底为n型氧化镓衬底，且掺杂浓度大于所述n型氧化镓层的掺杂浓度。
5.如权利要求1所述的肖特基二极管的制备方法，其特征在于，所述n型氧化镓层为非均匀掺杂，且所述n型氧化镓层为从上至下浓度增加的多层结构。
6.一种肖特基二极管，其特征在于，包括：
衬底；
n型氧化镓层，形成在所述衬底上，其中，所述n型氧化镓层中包括：至少三个带有凹槽结构的热氧化区，且所述热氧化区的上表面为所述n型氧化镓层的上表面；
金属掩膜层，形成在所述n型氧化镓层上；且位于相邻的两个凹槽结构之间；所述凹槽结构的槽壁边缘与所述金属掩膜层的边缘重合；
阳极金属层，形成在所述n型氧化镓层和所述金属掩膜层上；其中，所述阳极金属层的边缘位于最外侧的金属掩膜层上，所述阳极金属层在所述n型氧化镓层上的投影对应的区域中包括至少一个带有凹槽结构的热氧化区；
阴极金属层，形成在衬底的背面。
7.如权利要求6所述的肖特基二极管，其特征在于，所述n型氧化镓层中还包括：
不带凹槽结构的热氧化区，位于所述阳极金属层在所述n型氧化镓层上的投影对应的区域中，且与所述阳极金属层接触；
不带凹槽结构的热氧化区的上方未设有金属掩膜层，且不带凹槽结构的热氧化区的边缘与上方相邻的金属掩膜层的边缘重合。
8.如权利要求6所述的肖特基二极管，其特征在于，所述衬底为n型氧化镓衬底，且掺杂浓度大于所述n型氧化镓层的掺杂浓度；所述n型氧化镓层为非均匀掺杂，且所述n型氧化镓层为从上至下浓度增加的多层结构。
9.如权利要求6所述的肖特基二极管，其特征在于，所述金属掩膜层为Ni。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911231347.6A CN111128746B (zh) | 2019-12-05 | 2019-12-05 | 肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911231347.6A CN111128746B (zh) | 2019-12-05 | 2019-12-05 | 肖特基二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111128746A CN111128746A (zh) | 2020-05-08 |
| CN111128746B true CN111128746B (zh) | 2022-06-07 |
Family
ID=70497578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911231347.6A Active CN111128746B (zh) | 2019-12-05 | 2019-12-05 | 肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111128746B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017036729A1 (en) * | 2015-09-01 | 2017-03-09 | Paul Scherrer Institut | Method for fabricating high aspect ratio gratings for phase contrast imaging |
| CN106876485A (zh) * | 2017-03-06 | 2017-06-20 | 北京世纪金光半导体有限公司 | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 |
| CN106887470A (zh) * | 2017-01-23 | 2017-06-23 | 西安电子科技大学 | Ga2O3肖特基二极管器件结构及其制作方法 |
| WO2018199241A1 (ja) * | 2017-04-27 | 2018-11-01 | 国立研究開発法人情報通信研究機構 | Ｇａ２Ｏ３系半導体素子 |
| CN109920857A (zh) * | 2019-03-19 | 2019-06-21 | 南方科技大学 | 一种肖特基二极管及其制备方法 |
| CN110491932A (zh) * | 2019-07-23 | 2019-11-22 | 西安电子科技大学 | 氮化镓肖特基二极管及其制作方法 |
-
2019
- 2019-12-05 CN CN201911231347.6A patent/CN111128746B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017036729A1 (en) * | 2015-09-01 | 2017-03-09 | Paul Scherrer Institut | Method for fabricating high aspect ratio gratings for phase contrast imaging |
| CN106887470A (zh) * | 2017-01-23 | 2017-06-23 | 西安电子科技大学 | Ga2O3肖特基二极管器件结构及其制作方法 |
| CN106876485A (zh) * | 2017-03-06 | 2017-06-20 | 北京世纪金光半导体有限公司 | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 |
| WO2018199241A1 (ja) * | 2017-04-27 | 2018-11-01 | 国立研究開発法人情報通信研究機構 | Ｇａ２Ｏ３系半導体素子 |
| CN109920857A (zh) * | 2019-03-19 | 2019-06-21 | 南方科技大学 | 一种肖特基二极管及其制备方法 |
| CN110491932A (zh) * | 2019-07-23 | 2019-11-22 | 西安电子科技大学 | 氮化镓肖特基二极管及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| Anodic-oxide-induced intermixing in GaAs-AlGaAs quantum-well and quantum-wire structures;Yuan, S等;《IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS》;19980831;第4卷(第4期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111128746A (zh) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010161395A (ja) | トレンチ金属酸化膜半導体素子及び終端構造の製造方法 | |
| CN104067384A (zh) | 用于具有自对准源极和栅极的氮化镓垂直jfet的方法和系统 | |
| US9236431B2 (en) | Semiconductor device and termination region structure thereof | |
| CN106340536A (zh) | 一种功率半导体器件及其制造方法 | |
| CN108336152A (zh) | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| CN105103295A (zh) | 具有垂直漂移区的横向GaN JFET | |
| KR100343151B1 (ko) | Ｓｉｐｏｓ를 이용한 고전압 반도체소자 및 그 제조방법 | |
| CN111129163B (zh) | 肖特基二极管及其制备方法 | |
| CN105470294A (zh) | 一种垂直型氮化镓功率开关器件及其制备方法 | |
| CN115602730A (zh) | 一种半导体场效应晶体管及其制备方法、电路板、设备 | |
| CN112614781B (zh) | 氧化镓sbd的制备方法及结构 | |
| CN111128746B (zh) | 肖特基二极管及其制备方法 | |
| US20070166930A1 (en) | Transistor of semiconductor device and method for fabricating the same | |
| CN110931569A (zh) | 具有肖特基金属结的半导体装置及其制作方法 | |
| CN205231071U (zh) | 一种垂直型氮化镓功率开关器件 | |
| CN105378934B (zh) | 具有多个注入层的高压场效应晶体管 | |
| TWI466302B (zh) | 具有終端結構之金氧半二極體元件及其製法 | |
| CN108198758B (zh) | 一种垂直结构的氮化镓功率二极管器件及其制作方法 | |
| US8237239B2 (en) | Schottky diode device and method for fabricating the same | |
| CN115188803B (zh) | 一种沟槽侧壁栅碳化硅mosfet及其制备方法 | |
| CN106549057B (zh) | Dmos器件制作方法与dmos器件 | |
| CN105225957A (zh) | 沟槽型功率器件制作方法和沟槽型功率器件 | |
| CN213184304U (zh) | 一种半导体装置 | |
| CN217522012U (zh) | 半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |