CN109920857A - 一种肖特基二极管及其制备方法 - Google Patents

一种肖特基二极管及其制备方法 Download PDF

Info

Publication number
CN109920857A
CN109920857A CN201910209930.0A CN201910209930A CN109920857A CN 109920857 A CN109920857 A CN 109920857A CN 201910209930 A CN201910209930 A CN 201910209930A CN 109920857 A CN109920857 A CN 109920857A
Authority
CN
China
Prior art keywords
gallium oxide
epitaxial layer
type material
schottky diode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910209930.0A
Other languages
English (en)
Other versions
CN109920857B (zh
Inventor
于洪宇
曾凡明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Ga Future Technology Co ltd
Original Assignee
Southwest University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest University of Science and Technology filed Critical Southwest University of Science and Technology
Priority to CN201910209930.0A priority Critical patent/CN109920857B/zh
Publication of CN109920857A publication Critical patent/CN109920857A/zh
Priority to PCT/CN2019/103911 priority patent/WO2020186700A1/zh
Application granted granted Critical
Publication of CN109920857B publication Critical patent/CN109920857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种肖特基二极管及其制备方法。所述肖特基二极管包括:氧化镓衬底;位于所述氧化镓衬底上的氧化镓外延层,其中,所述氧化镓外延层远离所述氧化镓衬底的一侧设置有多个沟槽;位于所述多个沟槽内的多个p型材料结构;覆盖所述p型材料结构及所述氧化镓外延层的第一电极;位于所述氧化镓衬底远离所述氧化镓外延层一侧的第二电极。在p型材料结构与氧化镓外延层之间形成异质PN结结构,从而解决了氧化镓材料由于很难形成p型掺杂材料而用于制作高性能的肖特基二极管时伴随的高技术难度以及高成本的问题,同时制作的肖特基二极管在高电压大电流情况下具有较低的开启电压,且具有较高的反向击穿电压,提高了肖特基二极管工作的稳定性。

Description

一种肖特基二极管及其制备方法
技术领域
本发明实施例涉及半导体技术,尤其涉及一种肖特基二极管及其制备方法。
背景技术
氧化镓是一种宽禁带半导体材料,β-Ga2O3禁带宽度大约是4.85eV,其临界击穿电场高达8MV/cm,且n型掺杂可控,耐辐射,熔点高,非常适合于制作高压电力电子器件。其应用包括功率电子器件,射频电子器件,紫外探测器,气体传感器等,并在固态照明、通讯、消费电子产品,以及新能源汽车、智能电网等领域有广阔的应用前景。氧化镓具有比碳化硅等第三代半导体材料更优异的耐高压等特性,其Baliga优值(BFOM)比氮化镓高大约4倍,比碳化硅高9倍多,且同质衬底可以采用熔体方式加工,因此具有广阔的应用前景,切合国家节能减排、智能制造、通讯与信息安全的要求。
对氧化镓的研究,目前还处于起步阶段,尽管实验表明氧化镓器件的击穿电场测试值已经超过氮化镓和碳化硅的理论值,但是目前工艺条件下氧化镓器件电学特性相比于其他第三代半导体器件仍然有一定的差距。由于氧化镓受主能级较深,且存在空穴自束缚效应,传统的p型受主元素很难掺杂至氧化镓中以构成p型材料,进而现有技术中利用氧化镓材料实现的PN结通常伴随着高技术难度以及高成本的问题。这在很大程度上限制了利用氧化镓材料来制作肖特基二极管,即无法利用氧化镓材料制备高性能的肖特基二极管。
发明内容
本发明提供一种肖特基二极管及其制备方法,以利用氧化镓材料实现高性能的肖特基二极管。
第一方面,本发明实施例提供了一种肖特基二极管,所述肖特基二极管包括:
氧化镓衬底;
位于所述氧化镓衬底上的氧化镓外延层,其中,所述氧化镓外延层远离所述氧化镓衬底的一侧设置有多个沟槽;
位于所述多个沟槽内的多个p型材料结构;
覆盖所述p型材料结构及所述氧化镓外延层的第一电极;
位于所述氧化镓衬底远离所述氧化镓外延层一侧的第二电极。
可选的,所述p型材料结构采用p型InxAlyGazN、p型InxAlyGazN多层交叠结构或p型碳化硅;
其中,在所述p型InxAlyGazN中,X+Y+Z=1。
可选的,所述p型材料结构的厚度范围为20纳米至500纳米。
可选的,所述沟槽呈周期性排布,所述沟槽为条形沟槽或环形沟槽。
可选的,所述氧化镓衬底采用α-Ga2O3衬底,β-Ga2O3衬底,γ-Ga2O3衬底,δ-Ga2O3衬底或ε-Ga2O3衬底。
可选的,所述第一电极和所述第二电极均包括Ni、Ti、Al、Au、TiN、W、Pt、Pd、Mo和ITO中的至少一种。
可选的,所述第一电极包括场板结构。
第二方面,本发明实施例还提供了一种肖特基二极管的制备方法,所述方法包括:
提供包括外延层的氧化镓衬底;
在氧化镓的外延层上形成多个沟槽;
在所述多个沟槽内形成多个p型材料结构;
在氧化镓的外延层和所述p型材料结构上形成第一电极;
在氧化镓衬底远离所述氧化镓的外延层的一侧形成第二电极。
可选的,在所述多个沟槽内形成多个p型材料结构包括:
在所述氧化镓的外延层上生长p型材料膜,所述p型材料膜填充所述多个沟槽;
去除所述p型材料膜位于所述多个沟槽结构外的部分。
可选的,在氧化镓的外延层和所述p型材料结构上形成第一电极包括:
在氧化镓的外延层和所述p型材料结构上通过金属蒸镀法制作所述第一电极;
在氧化镓衬底远离所述氧化镓的外延层的一侧形成第二电极包括:
在所述氧化镓衬底远离所述氧化镓的外延层的一侧通过金属蒸镀法制作所述第一电极。
本发明通过采用包括氧化镓衬底、氧化镓外延层、多个p型材料结构、第一电极和第二电极的肖特基二极管,在p型材料结构与氧化镓外延层之间形成异质PN结结构,从而解决了氧化镓材料由于很难形成p型掺杂材料而用于制作高性能的肖特基二极管时伴随的高技术难度和高成本的问题,同时制作的肖特基二极管在高电压大电流情况下具有较低的开启电压,且具有较高的反向击穿电压,提高了肖特基二极管工作的稳定性。
附图说明
图1为本发明实施例提供的一种肖特基二极管的结构示意图;
图2为本发明实施例提供的一种肖特基二极管的制备方法的流程图;
图3-6为本发明实施例提供的对应肖特基二极管的制备方法形成的膜层的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
实施例
参考图1,图1为本发明实施例提供的一种肖特基二极管的结构示意图,肖特基二极管包括氧化镓衬底102;
位于氧化镓衬底102上的氧化镓外延层103,其中,氧化镓外延层103远离氧化镓衬底102的一侧设置有多个沟槽;
位于多个沟槽内的p型材料结构105;
覆盖p型材料结构105及氧化镓外延层103的第一电极104;
位于氧化镓衬底102远离氧化镓外延层103一侧的第二电极101。
具体的,氧化镓衬底102为n型高掺杂(n+)氧化镓,氧化镓外延层103为n型低掺杂(n-);第二电极101与氧化镓衬底102之间可为欧姆接触,第一电极104与氧化镓外延层104及多个p型材料结构105之间可为欧姆接触或肖特基接触,且将p型材料结构105设置于沟槽内,电场集中于沟槽的底部,提高了其他部位耗尽区的分压能力,有效地提高了肖特基二极管的反向击穿电压。p型材料结构105中的多数载流子为空穴,而氧化镓外延层103中的多数载流子为电子,p型材料结构105中的多数载流子(空穴)向氧化镓外延层103中移动,而氧化镓外延层103中的多数载流子(电子)向p型材料结构105中移动,p型材料结构105与氧化镓外延层103之间形成异质PN结结构;而第一电极104与氧化镓外延层103之间形成肖特基结结构;且由于p型材料结构105的制作技术难度较低,只需在氧化镓外延层103上生长即可,也即p型材料结构105结构的形成相比利用氧化镓材料形成p型半导体材料具有更低的技术难度和成本,进而大大降低了利用氧化镓材料形成PN结的难度与成本;当肖特基二极管正向工作,并在第一电极101与第二电极104之间施加较小的工作电压时,由于肖特基结具有较小的开启电压,所以肖特基结先导通,随着施加的电压增大,异质PN结也开始导通,N型材料开始向漂移区注入大量电子,进而降低了漂移区内的导通电阻,也即当肖特基二极管工作在大电流情况下,其正向导通电压也较低,同时PN结导通后,PN结压降不变。
本实施例的技术方案,通过采用包括氧化镓衬底、氧化镓外延层、多个p型材料结构、第一电极和第二电极的肖特基二极管,在p型材料结构与氧化镓外延层之间形成异质PN结结构,从而解决了氧化镓材料由于很难形成p型掺杂材料而用于制作肖特基二极管时伴随的高技术难度和高成本的问题,同时制作的肖特基二极管在高电压大电流情况下具有较低的开启电压,且具有较高的反向击穿电压,提高了肖特基二极管工作的稳定性。
可选的,p型材料结构105采用p型InxAlyGazN、p型InxAlyGazN多层交叠结构或p型碳化硅;
当p型材料结构105采用p型InxAlyGazN或p型InxAlyGazN多层交叠结构时,p型材料结构105中掺杂有镁元素;当p型材料结构105采用p型碳化硅时,p型材料结构105中掺杂有铝元素。
可以理解的是,当p型材料结构105采用p型InxAlyGazN或p型InxAlyGazN多层交叠结构时,p型材料结构105中掺杂的元素也可以是除镁元素之外的其他元素;当p型材料结构105采用p型碳化硅时,p型材料结构105中掺杂的元素也可以是除铝之外的其他元素。
可选的,p型材料结构105的厚度范围为20纳米至500纳米。若p型材料结构105过薄,则无法提供有效的空穴,而若p型材料结构105过厚,则会引入更多的材料缺陷,增加体电阻和体电容,进而影响肖特基二极管的性能。通过对p型材料结构105厚度的控制,以使p型材料结构105与氧化镓外延层103之间的耗尽层的厚度达到更优的水平,进一步改善肖特基二极管的性能,p型材料结构105的厚度可优选为100纳米。
可选的,氧化镓衬底102采用α-Ga2O3衬底,β-Ga2O3衬底,γ-Ga2O3衬底,δ-Ga2O3衬底或ε-Ga2O3衬底。
示例性的,β-Ga2O3衬底具备高导电性、成本低、且具有良好的化学及热稳定性,可优选β-Ga2O3衬底。
可选的,第一电极101和第二电极104均包括Ni、Ti、Al、Au、TiN、W、Pt、Pd、Mo和ITO中的至少一种。
具体的,第一电极101和第二电极104可包括一种金属或者氧化物,也可以包括多种金属或氧化物组成的叠层结构,以提高第一电极101与第二电极104的导电性能。
可选的,第一电极101可包含场板结构,也可包括终端保护结构,示例性的,可采用悬空的p型保护环来改善肖特基二极管的电场分布,以进一步提高肖特基二极管的击穿电压,增强肖特基二极管工作的稳定性。
可选的,沟槽成周期性排布,沟槽为条形沟槽或环形沟槽。
示例性的,沟槽可为条栅型的结构,或者等间距的同心圆环结构;通过设置周期性的沟槽结构,可降低肖特基二极管的制作难度,同时还可进一步改善肖特基二极管的电场分布,使得肖特基二极管内电场分布更为均匀,增强肖特基二极管的性能。
参考图2,图2为本发明实施例提供的一种肖特基二极管的制备方法的流程图;图3-6为本发明实施例提供的对应肖特基二极管的制备方法形成的膜层的结构示意图;肖特基二极管的制备方法包括:
步骤201,在氧化镓的外延层上形成多个沟槽。
示例性的,可采用包括外延层的氧化镓衬底,如现有的氧化镓衬底;若不采用包括氧化镓外延层的衬底,则可首先在氧化镓衬底上生长一层外延层,再执行步骤201。
参考图3,可采用干法刻蚀或湿法腐蚀的方法制备多个沟槽;由于湿法腐蚀一般用于制作尺寸较大的器件,且干法刻蚀具有各向异性刻蚀性好,从而保证细小图形转移后的保真性。可优选干法刻蚀来制作多个沟槽,干法刻蚀中所采用的气体为SF6、CF4、BCl3,Cl2,Ar2中的一种或多种气体的混合。
步骤202,在多个沟槽内形成多个p型材料结构。
具体的,参考图4和图5,在多个沟槽内形成多个p型材料结构105包括:
在氧化镓的外延层103上生长p型材料膜301,p型材料膜301填充多个沟槽。
示例性的,p型材料膜301生长的方式可为化学气相沉积法(Chemical VaporDeposition,MOCVD)、分子束外延法(Molecular Beam Epitaxy,MBE)、氢化物气相外延法(Hydride Vapor Phase Epitaxy,HVPE)或原子层外延法(Atom Layer Deposition,ALD)。若采用MOCVD的方法,生长p型的氮化镓时,p型材料膜301中掺杂的元素可为镁元素,p型材料膜301生长所采用的反应源和载气主要有三甲基镓(TMGa),三甲基铝(TMA),NH3,二茂镁(Cp2Mg),H2,N2等。p型材料膜301生长温度在1000℃-1100℃之间,二茂镁提供p型掺杂剂。若采用MBE的方法,氮源采用氮气射频氮等离子体源,固态镓作为镓源,固态镁作为镁源,V/III比为1/1,生长室压力为1.1×10-4mbar。可以理解的是,上述的p型材料膜301是以p型的铝铟镓氮为例,若p型材料膜301采用p型的碳化硅,可以采用热壁式CVD或LPCVD(LowPressure Chemical Vapor Deposition,低压力化学气相沉积法)的方式生长p型的碳化硅,反应气体为纯硅烷和纯丙烷,载气为氢气,p型掺杂剂为三甲基铝。
去除p型材料膜301位于沟槽结构外的部分。
示例性的,参考图5,可采用干法刻蚀或者化学机械研磨(Chemical MechanicalPolishing,CMP)去除p型材料膜301位于沟槽结构外的部分,可优选CMP的方法,以暴露出氧化镓外延层103,并在沟槽内形成多个p型材料结构105。
步骤203,在氧化镓的外延层和p型材料结构上形成第一电极。
具体的,参考图6,可通过金属蒸镀法在氧化镓的外延层103和p型材料结构105上制作第一电极104;第一电极104的材料可为Ni,Ti,Al,Au,TiN,W,Pt,Pd,Mo和ITO中的一种或多种金属或氧化物组成的叠层结构。蒸镀方式包括磁控溅射,电子束蒸发,化学电镀等方案。以使第一电极104金属与氧化镓外延层103及p型材料结构形成肖特基接触结构。
步骤204,在氧化镓衬底远离氧化镓的外延层的一侧形成第二电极。
具体的,在氧化镓衬底102远离氧化镓外延层103的一侧上通过金属蒸镀的方法,制作第二电极101,第二电极101的材料可为Ni,Ti,Al,Au,TiN,W,Pt,Pd,Mo和ITO中的一种或多种金属或氧化物组成的叠层结构。蒸镀方式包括磁控溅射,电子束蒸发,化学电镀等方案。接着利用高温快速退火设备对第二电极101金属进行热退火,以使第一电极101金属与氧化镓衬底102形成欧姆接触结构。其中,退火温度一般为500度至900度,退火环境可采用氮气环境。可以理解的是,也可先制作第二电极101,再制作第一电极104,本发明实施例对此不做具体限定。
本实施例的技术方案,通过提供一种肖特基二极管的制备方法,在p型材料结构与氧化镓外延层之间形成异质PN结结构,从而解决了氧化镓材料由于很难形成p型掺杂材料而用于制作肖特基二极管时伴随的高技术难度和高成本的问题,同时制作的肖特基二极管在高电压大电流情况下具有较低的开启电压,且具有较高的反向击穿电压,提高了肖特基二极管工作的稳定性。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种肖特基二极管,其特征在于,所述肖特基二极管包括:
氧化镓衬底;
位于所述氧化镓衬底上的氧化镓外延层,其中,所述氧化镓外延层远离所述氧化镓衬底的一侧设置有多个沟槽;
位于所述多个沟槽内的多个p型材料结构;
覆盖所述p型材料结构及所述氧化镓外延层的第一电极;
位于所述氧化镓衬底远离所述氧化镓外延层一侧的第二电极。
2.根据权利要求1所述的肖特基二极管,其特征在于,所述p型材料结构采用p型InxAlyGazN、p型InxAlyGazN多层交叠结构或p型碳化硅;
其中,在所述p型InxAlyGazN中,X+Y+Z=1。
3.根据权利要求2所述的肖特基二极管,其特征在于,所述p型材料结构的厚度范围为20纳米至500纳米。
4.根据权利要求1所述的肖特基二极管,其特征在于,所述沟槽呈周期性排布,所述沟槽为条形沟槽或环形沟槽。
5.根据权利要求1所述的肖特基二极管,其特征在于,所述氧化镓衬底采用α-Ga2O3衬底,β-Ga2O3衬底,γ-Ga2O3衬底,δ-Ga2O3衬底或ε-Ga2O3衬底。
6.根据权利要求1所述的肖特基二极管,其特征在于,所述第一电极和所述第二电极均包括Ni、Ti、Al、Au、TiN、W、Pt、Pd、Mo和ITO中的至少一种。
7.根据权利要求1所述的肖特基二极管,其特征在于,所述第一电极包括场板结构。
8.一种肖特基二极管的制备方法,其特征在于,所述方法包括:
提供包括外延层的氧化镓衬底;
在氧化镓的外延层上形成多个沟槽;
在所述多个沟槽内形成多个p型材料结构;
在氧化镓的外延层和所述p型材料结构上形成第一电极;
在氧化镓衬底远离所述氧化镓的外延层的一侧形成第二电极。
9.根据权利要求8所述的肖特基二极管的制备方法,其特征在于,在所述多个沟槽内形成多个p型材料结构包括:
在所述氧化镓的外延层上生长p型材料膜,所述p型材料膜填充所述多个沟槽;
去除所述p型材料膜位于所述多个沟槽结构外的部分。
10.根据权利要求8所述的肖特基二极管的制备方法,其特征在于,在氧化镓的外延层和所述p型材料结构上形成第一电极包括:
在氧化镓的外延层和所述p型材料结构上通过金属蒸镀法制作所述第一电极;
在氧化镓衬底远离所述氧化镓的外延层的一侧形成第二电极包括:
在所述氧化镓衬底远离所述氧化镓的外延层的一侧通过金属蒸镀法制作所述第一电极。
CN201910209930.0A 2019-03-19 2019-03-19 一种肖特基二极管及其制备方法 Active CN109920857B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910209930.0A CN109920857B (zh) 2019-03-19 2019-03-19 一种肖特基二极管及其制备方法
PCT/CN2019/103911 WO2020186700A1 (zh) 2019-03-19 2019-09-02 肖特基二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910209930.0A CN109920857B (zh) 2019-03-19 2019-03-19 一种肖特基二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN109920857A true CN109920857A (zh) 2019-06-21
CN109920857B CN109920857B (zh) 2021-11-30

Family

ID=66965714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910209930.0A Active CN109920857B (zh) 2019-03-19 2019-03-19 一种肖特基二极管及其制备方法

Country Status (2)

Country Link
CN (1) CN109920857B (zh)
WO (1) WO2020186700A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110444618A (zh) * 2019-08-09 2019-11-12 南京大学 基于非晶氧化镓薄膜的日盲紫外探测器及其制备方法
CN111129122A (zh) * 2019-12-13 2020-05-08 中国科学技术大学 基于氧化镓的异质结半导体结构及其器件
CN111128746A (zh) * 2019-12-05 2020-05-08 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
CN111244189A (zh) * 2020-01-20 2020-06-05 西安理工大学 一种含NiO/SiC异质结的SiC MPS二极管
WO2020186700A1 (zh) * 2019-03-19 2020-09-24 南方科技大学 肖特基二极管及其制备方法
CN112186032A (zh) * 2020-10-20 2021-01-05 西安电子科技大学 一种带场板结构的氧化镓结势垒肖特基二极管
CN112614781A (zh) * 2020-11-30 2021-04-06 中国电子科技集团公司第十三研究所 氧化镓sbd的制备方法及结构
CN113066871A (zh) * 2021-03-25 2021-07-02 电子科技大学 具有变k介质槽复合终端的氧化镓结势垒肖特基二极管
CN113066870A (zh) * 2021-03-25 2021-07-02 电子科技大学 一种具有终端结构的氧化镓基结势垒肖特基二极管
CN113964210A (zh) * 2021-09-13 2022-01-21 西安电子科技大学 一种低开启电压氧化镓功率二极管及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820643B (zh) * 2020-12-28 2022-11-08 中国电子科技集团公司第十三研究所 氧化镓sbd的制备方法及结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025256A (ja) * 2014-07-22 2016-02-08 株式会社Flosfia 半導体装置
CN106415845A (zh) * 2014-07-22 2017-02-15 Flosfia株式会社 结晶性半导体膜和板状体以及半导体装置
CN106887470A (zh) * 2017-01-23 2017-06-23 西安电子科技大学 Ga2O3肖特基二极管器件结构及其制作方法
WO2018045175A1 (en) * 2016-09-01 2018-03-08 Hrl Laboratories, Llc Normally-off gallium oxide based vertical transistors with p-type algan blocking layers
JP2018078177A (ja) * 2016-11-09 2018-05-17 Tdk株式会社 ショットキーバリアダイオード及びこれを備える電子回路
CN109075214A (zh) * 2016-04-28 2018-12-21 株式会社田村制作所 沟槽mos型肖特基二极管
WO2019031204A1 (ja) * 2017-08-10 2019-02-14 株式会社タムラ製作所 ダイオード

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920857B (zh) * 2019-03-19 2021-11-30 珠海镓未来科技有限公司 一种肖特基二极管及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025256A (ja) * 2014-07-22 2016-02-08 株式会社Flosfia 半導体装置
CN106415845A (zh) * 2014-07-22 2017-02-15 Flosfia株式会社 结晶性半导体膜和板状体以及半导体装置
CN109075214A (zh) * 2016-04-28 2018-12-21 株式会社田村制作所 沟槽mos型肖特基二极管
WO2018045175A1 (en) * 2016-09-01 2018-03-08 Hrl Laboratories, Llc Normally-off gallium oxide based vertical transistors with p-type algan blocking layers
JP2018078177A (ja) * 2016-11-09 2018-05-17 Tdk株式会社 ショットキーバリアダイオード及びこれを備える電子回路
CN106887470A (zh) * 2017-01-23 2017-06-23 西安电子科技大学 Ga2O3肖特基二极管器件结构及其制作方法
WO2019031204A1 (ja) * 2017-08-10 2019-02-14 株式会社タムラ製作所 ダイオード

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020186700A1 (zh) * 2019-03-19 2020-09-24 南方科技大学 肖特基二极管及其制备方法
CN110444618B (zh) * 2019-08-09 2021-10-22 南京大学 基于非晶氧化镓薄膜的日盲紫外探测器及其制备方法
CN110444618A (zh) * 2019-08-09 2019-11-12 南京大学 基于非晶氧化镓薄膜的日盲紫外探测器及其制备方法
CN111128746A (zh) * 2019-12-05 2020-05-08 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
CN111128746B (zh) * 2019-12-05 2022-06-07 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
CN111129122A (zh) * 2019-12-13 2020-05-08 中国科学技术大学 基于氧化镓的异质结半导体结构及其器件
CN111244189A (zh) * 2020-01-20 2020-06-05 西安理工大学 一种含NiO/SiC异质结的SiC MPS二极管
CN111244189B (zh) * 2020-01-20 2022-08-26 西安理工大学 一种含NiO/SiC异质结的SiC MPS二极管
CN112186032A (zh) * 2020-10-20 2021-01-05 西安电子科技大学 一种带场板结构的氧化镓结势垒肖特基二极管
CN112614781A (zh) * 2020-11-30 2021-04-06 中国电子科技集团公司第十三研究所 氧化镓sbd的制备方法及结构
CN113066871A (zh) * 2021-03-25 2021-07-02 电子科技大学 具有变k介质槽复合终端的氧化镓结势垒肖特基二极管
CN113066870A (zh) * 2021-03-25 2021-07-02 电子科技大学 一种具有终端结构的氧化镓基结势垒肖特基二极管
CN113066870B (zh) * 2021-03-25 2022-05-24 电子科技大学 一种具有终端结构的氧化镓基结势垒肖特基二极管
CN113964210A (zh) * 2021-09-13 2022-01-21 西安电子科技大学 一种低开启电压氧化镓功率二极管及其制备方法

Also Published As

Publication number Publication date
CN109920857B (zh) 2021-11-30
WO2020186700A1 (zh) 2020-09-24

Similar Documents

Publication Publication Date Title
CN109920857A (zh) 一种肖特基二极管及其制备方法
US20190140046A1 (en) Silicon carbide power device employing heterojunction terminal and manufacturing method thereof
CN109075212B (zh) 氮化物半导体基板、半导体装置和氮化物半导体基板的制造方法
EP3667737A1 (en) Diode
US8772140B2 (en) Production method for a unipolar semiconductor component and semiconductor device
JP4463448B2 (ja) SiC基板及びSiC半導体素子の製造方法
CN108886063B (zh) 氮化物半导体基板、半导体装置和氮化物半导体基板的制造方法
WO2006093174A1 (ja) 縦型窒化ガリウム半導体装置およびエピタキシャル基板
JP4224253B2 (ja) 半導体装置及びその製造方法
CN109873038B (zh) 一种场效应晶体管及其制备方法
CN109904239A (zh) 一种pin二极管及其制备方法
CN112186032A (zh) 一种带场板结构的氧化镓结势垒肖特基二极管
CN110504329A (zh) 一种低导通电阻高耐压金刚石功率二极管的制备方法
JP2019506740A (ja) ショットキーバリア整流器
JP2000133819A (ja) 炭化けい素ショットキーバリアダイオードおよびその製造方法
CN111180527A (zh) 一种GaN基PN二极管及其制备方法
CN109786441A (zh) 一种高电子迁移率晶体管及其制作方法
CN109860290A (zh) 一种高电子迁移率晶体管及其制作方法
CN213936196U (zh) 电子器件
Tompkins et al. GaN power schottky diodes with drift layers grown on four substrates
CN116387368A (zh) 垂直型氮化物铁电半导体肖特基二极管及制备方法
CN109786442A (zh) 一种高电子迁移率晶体管及其制作方法
CN109786455A (zh) 一种高电子迁移率晶体管及其制作方法
CN210723043U (zh) 一种浮结型肖特基势垒二极管
US10181515B2 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210508

Address after: Room 901-9024, Hengqin international business center, no.3000 Huandao East Road, Hengqin New District, Zhuhai, Guangdong 519000

Applicant after: Zhuhai GA Future Technology Co.,Ltd.

Address before: 518000 No. 1088, Xili, Xue Yuan Avenue, Nanshan District, Shenzhen, Guangdong.

Applicant before: Southern University of Science and Technology

GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A Schottky diode and its preparation method

Effective date of registration: 20230221

Granted publication date: 20211130

Pledgee: Bank of China Limited Hengqin Guangdong-Macao Deep Cooperation Zone Branch

Pledgor: Zhuhai GA Future Technology Co.,Ltd.

Registration number: Y2023980033092