CN112614781B - 氧化镓sbd的制备方法及结构 - Google Patents
氧化镓sbd的制备方法及结构 Download PDFInfo
- Publication number
- CN112614781B CN112614781B CN202011379689.5A CN202011379689A CN112614781B CN 112614781 B CN112614781 B CN 112614781B CN 202011379689 A CN202011379689 A CN 202011379689A CN 112614781 B CN112614781 B CN 112614781B
- Authority
- CN
- China
- Prior art keywords
- layer
- gallium oxide
- concentration
- mask
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 87
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 87
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 9
- 230000008439 repair process Effects 0.000 claims description 8
- 125000005842 heteroatom Chemical group 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 15
- 230000004888 barrier function Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种氧化镓SBD的制备方法及结构，属于半导体制造技术领域，一种氧化镓SBD的制备方法，包括N+高浓度衬底，生长在N+高浓度衬底上的N‑低浓度氧化镓外延层，通过在N‑低浓度氧化镓外延层上淀积第一掩膜层和第二掩膜层，然后刻蚀形成凹槽，在凹槽上生长P型异质层，最后制备阴极和阳极。所述氧化镓SBD结构包括N+高浓度衬底，生长在N+高浓度衬底上的N‑低浓度氧化镓，在N‑低浓度氧化镓上设有凹槽，凹槽内有P型异质层，最后制备阴极和阳极。本发明提供的制备氧化镓SBD的方法，采用双层掩膜，通过湿法处理修复刻蚀损伤，提高了器件的击穿特性。
Description
技术领域
本发明涉及半导体器件制造技术领域，具体涉及一种氧化镓SBD的制备方法及结构。
背景技术
以氧化镓为代表的超宽禁带电力电子器件近年来逐渐成为功率半导体器件的重要发展领域，并有望某些特定领域取代传统Si基功率器件。但镜像力致势垒降低效应是限制氧化镓肖特基二极管(SBD)特性的瓶颈问题。受限于氧化镓P型注入难度极大，场板结构对介质质量要求苛刻以及介质可靠性问题等，开发新型终端结构势在必行。
利用等离子处理工艺降低漂移区浓度是缓解镜像力致势垒降低效应和提高器件击穿电压的有效方法。然而，Ar离子注入对材料损伤大且影响击穿电压的进一步提升，如何保证低导通电阻的情况下进一步减少材料损伤，提高击穿电压，成为亟待解决的问题。
发明内容
因此，本发明要解决的技术问题是提供一种氧化镓SBD的制备方法及结构，通过采用介质和金属双层掩膜，实现了湿法修复刻蚀损伤和精确控制P型异质层的宽度和间距，从而改善了器件的击穿特性。
一方面，本发明实施例提供了一种氧化镓SBD的制备方法，包括：
提供一N+高浓度衬底，在所述N+高浓度衬底上生长一N-低浓度氧化镓外延层；
在所述N-低浓度氧化镓外延层上淀积第一掩膜层；
在所述第一掩膜层远离所述N-低浓度氧化镓外延层的一侧形成第二掩膜光刻图形，并制作第二掩膜层；其中，所述第一掩膜层为介质掩膜，所述第二掩膜层为金属掩膜；
干法刻蚀未被所述第二掩膜层覆盖的第一掩膜层和预设厚度的N-低浓度氧化镓外延层，在所述N-低浓度氧化镓外延层上形成凹槽，去除第二掩膜层，并对所述凹槽进行湿法处理修复刻蚀损伤；
在所述凹槽上生长P型异质层，去除所述第一掩膜层；
在所述P型异质层和所述N-低浓度氧化镓外延层上远离所述N+高浓度衬底的一侧制作阳极，在所述N+高浓度衬底上远离所述N-低浓度氧化镓外延层的一侧制作阴极。
本发明实施例提供的氧化镓SBD的制备方法，通过在所述N-低浓度氧化镓外延层上淀积两种不同材质的掩膜层，干法刻蚀未被第二掩膜层覆盖的第一掩膜层和N-低浓度氧化镓外延层，形成凹槽，采用湿法处理对凹槽内的刻蚀损伤进行修复；在修复处理后的凹槽内生长P型异质层，从而提高了器件的击穿电压。
在一种可能的实现方式中，所述在所述P型异质层和所述N-低浓度氧化镓外延层上远离所述N+高浓度衬底的一侧制作阳极之前，还包括在所述P型异质层上制备场板，所述场板位于所述阳极与所述P型异质层接触末端。
在一种可能的实现方式中，去除所述第一掩膜层步骤之后，还包括高温退火步骤。
在一种可能的实现方式中，所述第一掩膜层的厚度大于所述P型异质层的厚度。
在一种可能的实现方式中，所述第一掩膜层的厚度比所述P型异质层的厚度大300nm。
在一种可能的实现方式中，所述第一掩膜层的厚度与所述预设厚度之和为所述P型异质层的厚度的2倍以上。
在一种可能的实现方式中，所述N-低浓度氧化镓外延层的掺杂浓度沿其外延生长的方向逐渐减小。
本申请实施例另一方面提供了一种氧化镓SBD结构，包括：
N+高浓度衬底，所述N+高浓度衬底包括相对设置的第一表面和第二表面；
N-低浓度氧化镓外延层，形成在所述N+高浓度衬底第一表面上，所述N-低浓度氧化镓外延层上远离所述N+高浓度衬底一侧设有凹槽；
P型异质层，位于在所述凹槽内；
阳极，形成在所述P型异质层和所述N-低浓度氧化镓外延层上远离所述N+高浓度衬底的一侧；和
阴极，形成在所述N+高浓度衬底第二表面上。
本发明实施例提供的氧化镓SBD结构，包括N+高浓度衬底，在N+高浓度衬底上形成的N-低浓度氧化镓外延层，在N-低浓度氧化镓外延层上设有凹槽，然后在凹槽内设置P型异质层，最后设置阳极和阴极。通过采用氧化镓SBD的制备方法制备的氧化镓SBD结构，提高了器件的击穿电压，器件的击穿特性得到了改善。
在一种可能的实现方式中，所述N-低浓度氧化镓外延层上间隔排列多个所述凹槽，多个所述凹槽内均设有所述P型异质层。
在一种可能的实现方式中，在所述阳极与所述P型异质层接触末端，还设有场板。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种氧化镓SBD的制备方法的流程示意图；
图2是本发明实施例提供的一种氧化镓SBD结构示意图；
图3是本发明实施例提供的另一种氧化镓SBD结构示意图；
图4是本发明实施例提供的又一种氧化镓SBD结构示意图；
图中：1-N+高浓度衬底，2-N-低浓度氧化镓外延层，3-P型异质层，4-阴极，5-阳极，6-场板，7-第一掩膜层，8-第二掩膜层。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
常规凹槽结构只有光刻胶掩膜，无法进行湿法修复，使氧化镓材料的损伤较大，且耐压改善效果有效，为此，本发明针对如何修复刻蚀材损伤，提高击穿电压进行了针对性的设计。
作为本发明的一种实施例，一种氧化镓SBD的制备方法，如图1所示，包括：提供一N+高浓度衬底1，在所述N+高浓度衬底1上生长一N-低浓度氧化镓外延层2，在所述N-低浓度氧化镓外延层2上淀积第一掩膜层7。在所述第一掩膜层7远离所述N-低浓度氧化镓外延层2的一侧形成第二掩膜光刻图形，并制作第二掩膜层8。干法刻蚀未被所述第二掩膜层8覆盖的第一掩膜层7和预设厚度的N-低浓度氧化镓外延层2，在所述N-低浓度氧化镓外延层2上形成凹槽。去除第二掩膜层8，并对所述凹槽进行湿法处理修复刻蚀损伤。在所述凹槽上生长P型异质层3，去除所述第一掩膜层7。所述第一掩膜层7为介质掩膜层，如SiO2或SiN。第二掩膜层8为金属掩膜层，如Ni或者Ti/Ni。通过在第一掩膜层7上光刻掩膜，制备形成第二掩膜的光刻图形，然后经过蒸发、剥离，形成第二掩膜层8，第二掩膜层8为金属掩膜层。在所述P型异质层3和所述N-低浓度氧化镓外延层2上远离所述N+高浓度衬底1的一侧制作阳极5，在所述N+高浓度衬底1上远离所述N-低浓度氧化镓外延层2的一侧制作阴极4。
上述氧化镓SBD的制备方法，通过在N-低浓度氧化镓外延层2上淀积第一掩膜层7，对所述第一掩膜层7上经过光刻制备第二掩膜层8，刻蚀未被所述第二掩膜层8覆盖的第一掩膜层7和预设厚度的N-低浓度氧化镓外延层2，形成凹槽，去除所述第二掩膜层8后，对所述凹槽进行湿法修复，然后在凹槽上制备P型异质层3。在第一掩膜层7和第二掩膜层8的作用下，一方面刻蚀掩膜与P型异质层蒸发剥离掩膜为同一掩膜，可以精确地控制P型异质层3的宽度和间距，达到零对准误差；另一方面干法刻蚀形成凹槽后，借助湿法腐蚀液不腐蚀介质掩膜的特性，对所述凹槽进行湿法处理，修复了干法刻蚀带来的损伤，且不破坏异质层蒸发剥离掩膜，达到了提高了击穿电压与精准对位的双重优势。
在本实施例中，所述湿法处理液体为：浓硫酸、双氧水或碱性液体。
在本实施例中，所述P型异质层3材料为：CuMO2、Cu2O、SnO、ZnM2O4、CuAlO2、Mn2O3、Mn3O4、Fe2O3、Fe3O4、NiO、CoO、Cr2O3中的一种或多种。
在本实施例中，所述阴极4金属材料可以选用Ti/Au，快速热退火合金，形成欧姆接触电阻。
在本实施例中，所述阳极5金属材料可以选用Ni/Au、Ni/Al、Ni/Cu、Pt/Au、Pt/Al或Pt/Cu。
作为一种实施例，在制作阳极之前，还包括在所述P型异质层上制备场板，场板位于所述阳极与所述P型异质层接触末端。场板采用绝缘介质制作，场板可以进一步调整电场，尤其是对降低阳极金属与P型异质层接触的末端的电场峰值起到很大作用，从而可以进一步提高击穿电压，提高器件的击穿特性。
作为另一种实施例，在所述凹槽上生长P型异质层3后，为了减少干法刻蚀带来的损伤，采用湿法腐蚀去除第一掩膜层7，然后进行高温退火进一步修复损伤。也可以采用干法刻蚀的方式去除第一掩膜层7，然后进行高温退火，进一步修复损伤。
作为另一种实施例，为了便于在凹槽上生长P型异质层3后，采用湿法腐蚀去除第一掩膜层7，因此所述第一掩膜层7的厚度需要大于P型异质层3的厚度，便于腐蚀液可以将第一掩膜层7全部腐蚀。
为了可以更精确的控制P型异质层3的宽度和间距，在上述实施例的基础上，作为一种优选的实施例，所述第一掩膜层7的厚度比P型异质层3的厚度大300nm以上为最优。
为了能够更好的改善器件击穿特性，在其他实施例中，所述第一掩膜层7的厚度与预设厚度之和为P型异质层3的厚度的2倍以上，不仅可以精确控制P型异质层3的宽度和间距，而且可以有效地降低峰值电场，耐压特性大幅改善。
作为另一种实施例，所述N-低浓度氧化镓外延层2的掺杂浓度沿其外延生长的方向逐渐减小。在N-低浓度氧化镓外延层2内形成一个纵向的浓度变化，可以改善氧化镓SBD器件的击穿特性，进一步提高其击穿电压。
应理解，上述实施例中各步骤的顺序并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。上述金属掩膜、阳极金属和阴极金属的金属类型不限于实施案例，且金属层数也不限于实施案例。
综上，本发明实施例提供的氧化镓SBD的制备方法，通过在N-低浓度氧化镓外延层2上制备第一掩膜层7，在第一掩膜层7上通过光刻掩膜形成第二掩膜光刻图形，并制作第二掩膜层8，干法刻蚀未被第二掩膜层8覆盖的第一掩膜层7和预设厚度的N-低浓度氧化镓外延层2，形成凹槽，然后采用湿法腐蚀修复干法刻蚀带来的损伤。通过引入第一掩膜层7和第二掩膜层8，然后采用湿法腐蚀修复N-低浓度氧化镓外延层2的损伤；进一步地在凹槽内生长P型异质层3，从而提高了器件的击穿特性，且刻蚀掩膜和P型异质层蒸发剥离掩膜为同一掩膜层，可以更好的控制P型异质层3的宽度和间距，实现低对准误差。本发明实施例提供的氧化镓SBD的制备方法首次同步实现了刻蚀损伤修复与低对准误差，耐压特性可大幅改善
作为本发明的另一种实施例，本发明还提供了一种氧化镓SBD结构，如图2所示，包括：N+高浓度衬底1、N-低浓度氧化镓外延层2、P型异质层3、阳极5和阴极4。
所述N+高浓度衬底1包括相对设置的第一表面和第二表面，N-低浓度氧化镓外延层2，形成在所述N+高浓度衬底1第一表面上，所述N-低浓度氧化镓外延层2上远离N+高浓度衬底1一侧设有凹槽；P型异质层3，位于在所述凹槽内。阳极5，形成在所述P型异质层3和所述N-低浓度氧化镓外延层2上远离所述N+高浓度衬底1的一侧；阴极4，形成在所述N+高浓度衬底1第二表面上。
本发明实施例通过在N-低浓度氧化镓外延层2上干法刻蚀形成凹槽，采用上面提供的氧化镓SBD的制备方法，对所述凹槽采用湿法腐蚀修复刻蚀损伤；然后在凹槽内生长P型异质层3，形成P型异质终端，有效地降低了峰值电场，提高了器件的击穿特性。
作为另一种实施例，如图3所示，所述N-低浓度氧化镓外延层2上间隔排列多个所述凹槽，多个凹槽的间距和宽度可以不等，且多个凹槽内均设有P型异质层3。
作为另一种实施例，如图4所示，在两端所述的P型异质层3上还可以增加场板5等结构，场板材质为绝缘介质，场板5的作用是进一步调整电场，尤其是对降低阳极5金属与P型异质层3接触的末端的电场峰值起到很大的作用。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (7)
1.一种氧化镓SBD的制备方法，其特征在于，包括：
提供一N+高浓度衬底，在所述N+高浓度衬底上生长一N-低浓度氧化镓外延层；
在所述N-低浓度氧化镓外延层上淀积第一掩膜层；
在所述第一掩膜层远离所述N-低浓度氧化镓外延层的一侧形成第二掩膜光刻图形，并制作第二掩膜层，其中，所述第一掩膜层为介质掩膜，所述第二掩膜层为金属掩膜；
干法刻蚀未被所述第二掩膜层覆盖的第一掩膜层和预设厚度的N-低浓度氧化镓外延层，在所述N-低浓度氧化镓外延层上形成凹槽，去除第二掩膜层，并对所述凹槽进行湿法处理修复刻蚀损伤；
在所述凹槽上生长P型异质层，去除所述第一掩膜层；其中，所述第一掩膜层的厚度大于所述P型异质层的厚度，具体的，所述第一掩膜层的厚度与所述预设厚度之和为所述P型异质层的厚度的2倍以上；
在所述P型异质层和所述N-低浓度氧化镓外延层上远离所述N+高浓度衬底的一侧制作阳极，在所述N+高浓度衬底上远离所述N-低浓度氧化镓外延层的一侧制作阴极。
2.如权利要求1所述的氧化镓SBD的制备方法，其特征在于，所述在所述P型异质层和所述N-低浓度氧化镓外延层上远离所述N+高浓度衬底的一侧制作阳极之前，还包括在所述P型异质层上制备场板，所述场板位于所述阳极与所述P型异质层接触末端。
3.如权利要求1所述的氧化镓SBD的制备方法，其特征在于，在去除所述第一掩膜层步骤之后，还包括高温退火步骤。
4.如权利要求1所述的氧化镓SBD的制备方法，其特征在于，所述第一掩膜层的厚度比所述P型异质层的厚度大300nm。
5.如权利要求1所述的氧化镓SBD的制备方法，其特征在于，所述N-低浓度氧化镓外延层的掺杂浓度沿其外延生长的方向逐渐减小。
6.一种氧化镓SBD结构，其特征在于，采用权利要求1至5任一种方法制备而成，包括：
N+高浓度衬底，所述N+高浓度衬底包括相对设置的第一表面和第二表面；
N-低浓度氧化镓外延层，形成在所述N+高浓度衬底第一表面上，所述N-低浓度氧化镓外延层上远离所述N+高浓度衬底一侧设有凹槽；
P型异质层，位于在所述凹槽内；
阳极，形成在所述P型异质层和所述N-低浓度氧化镓外延层上远离所述N+高浓度衬底的一侧；和
阴极，形成在所述N+高浓度衬底第二表面上；在所述阳极与所述P型异质层接触末端，还设有场板。
7.如权利要求6所述的氧化镓SBD结构，其特征在于，所述N-低浓度氧化镓外延层上间隔排列多个所述凹槽，多个所述凹槽内均设有所述P型异质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011379689.5A CN112614781B (zh) | 2020-11-30 | 2020-11-30 | 氧化镓sbd的制备方法及结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011379689.5A CN112614781B (zh) | 2020-11-30 | 2020-11-30 | 氧化镓sbd的制备方法及结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112614781A CN112614781A (zh) | 2021-04-06 |
| CN112614781B true CN112614781B (zh) | 2023-01-17 |
Family
ID=75229820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011379689.5A Active CN112614781B (zh) | 2020-11-30 | 2020-11-30 | 氧化镓sbd的制备方法及结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112614781B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113380610A (zh) * | 2021-06-02 | 2021-09-10 | 西安交通大学 | 一种基于自对准工艺的条形沟槽结构GaN垂直肖特基二极管电学性能改善方法 |
| CN113921590A (zh) * | 2021-09-13 | 2022-01-11 | 西安电子科技大学 | 一种异质p型调制氧化镓功率二极管及其制备方法 |
| CN114937602B (zh) * | 2022-06-24 | 2024-07-02 | 西安邮电大学 | 一种湿法刻蚀图形化氧化镓的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107275196A (zh) * | 2017-06-22 | 2017-10-20 | 中国科学院上海微系统与信息技术研究所 | 一种利用金属/氧化物双层掩膜结构刻蚀SiC的方法 |
| CN110112207A (zh) * | 2019-05-20 | 2019-08-09 | 中山大学 | 一种氧化镓基混合PiN肖特基二极管及其制备方法 |
| CN111146314A (zh) * | 2018-11-06 | 2020-05-12 | 中国科学院苏州纳米技术与纳米仿生研究所 | 提高氮化物半导体紫外发光二极管取光效率的方法及应用 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137463A (zh) * | 2011-11-30 | 2013-06-05 | 上海华虹Nec电子有限公司 | 深沟槽刻蚀工艺针刺状缺陷的解决方法 |
| US9111868B2 (en) * | 2012-06-26 | 2015-08-18 | Freescale Semiconductor, Inc. | Semiconductor device with selectively etched surface passivation |
| US9123533B2 (en) * | 2012-08-10 | 2015-09-01 | Avogy, Inc. | Method and system for in-situ etch and regrowth in gallium nitride based devices |
| CN103606551B (zh) * | 2013-10-18 | 2016-08-17 | 泰科天润半导体科技（北京）有限公司 | 碳化硅沟槽型半导体器件及其制作方法 |
| CN109920857B (zh) * | 2019-03-19 | 2021-11-30 | 珠海镓未来科技有限公司 | 一种肖特基二极管及其制备方法 |
| CN110993566A (zh) * | 2019-12-11 | 2020-04-10 | 成都工业学院 | 一种定向自组装和掩膜调控制备半导体纳米结构的方法 |
-
2020
- 2020-11-30 CN CN202011379689.5A patent/CN112614781B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107275196A (zh) * | 2017-06-22 | 2017-10-20 | 中国科学院上海微系统与信息技术研究所 | 一种利用金属/氧化物双层掩膜结构刻蚀SiC的方法 |
| CN111146314A (zh) * | 2018-11-06 | 2020-05-12 | 中国科学院苏州纳米技术与纳米仿生研究所 | 提高氮化物半导体紫外发光二极管取光效率的方法及应用 |
| CN110112207A (zh) * | 2019-05-20 | 2019-08-09 | 中山大学 | 一种氧化镓基混合PiN肖特基二极管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112614781A (zh) | 2021-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112614781B (zh) | 氧化镓sbd的制备方法及结构 | |
| US11417779B2 (en) | Gallium oxide SBD terminal structure and preparation method | |
| CN111863948B (zh) | 一种带栅源桥的GaN基P-GaN增强型HEMT器件及其制备方法 | |
| CN112635544B (zh) | 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法 | |
| CN110010682B (zh) | 具有三明治结构的GaN-HEMT器件及其制备方法 | |
| CN109888024B (zh) | Mps二极管器件及其制备方法 | |
| CN111129163A (zh) | 肖特基二极管及其制备方法 | |
| CN114334649A (zh) | 一种倒装GaN HEMT器件阵列的转移和异质集成方法及其器件阵列 | |
| CN112820643B (zh) | 氧化镓sbd的制备方法及结构 | |
| CN112614887B (zh) | 增强型AlGaN-GaN垂直超结HEMT及其制备方法 | |
| CN108598182A (zh) | 一种部分本征GaN帽层RESURF GaN基肖特基势垒二极管 | |
| CN106549049B (zh) | 一种电化学刻蚀p型氮化物实现增强型hemt的方法 | |
| CN114743874A (zh) | 氧化镓肖特基二极管制备方法及氧化镓肖特基二极管 | |
| CN114267727B (zh) | 具有低接触电阻率的晶体管及其制作方法 | |
| CN115083921A (zh) | 氧化镓肖特基二极管制备方法及氧化镓肖特基二极管 | |
| CN102290434A (zh) | 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法 | |
| CN111128746B (zh) | 肖特基二极管及其制备方法 | |
| CN115312604A (zh) | 高耐压低导通电阻的鳍式氧化镓pn二极管及制备方法 | |
| CN109346405B (zh) | 一种GaN基SBD倒装芯片的制备方法 | |
| CN110676307B (zh) | 肖特基二极管的制备方法 | |
| CN117650171B (zh) | 一种抑制动态电阻变化的GaN HEMT器件结构及其制备方法 | |
| CN106158693B (zh) | 刻蚀自停止实现凹栅增强型hemt器件的系统及方法 | |
| CN114078966B (zh) | 一种复合沟道结构的射频AlGaN/GaN器件及其制造方法 | |
| US20240297219A1 (en) | Impact-resistant super junction device and preparing method thereof | |
| CN116110964A (zh) | 宽栅增强型hemt器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |