CN115083921A - 氧化镓肖特基二极管制备方法及氧化镓肖特基二极管 - Google Patents
氧化镓肖特基二极管制备方法及氧化镓肖特基二极管 Download PDFInfo
- Publication number
- CN115083921A CN115083921A CN202210570829.XA CN202210570829A CN115083921A CN 115083921 A CN115083921 A CN 115083921A CN 202210570829 A CN202210570829 A CN 202210570829A CN 115083921 A CN115083921 A CN 115083921A
- Authority
- CN
- China
- Prior art keywords
- schottky diode
- gallium oxide
- inclined plane
- dielectric layer
- nickel oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 46
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 46
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 229910000480 nickel oxide Inorganic materials 0.000 claims abstract description 41
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 238000010992 reflux Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000011161 development Methods 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 14
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 238000009826 distribution Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 241001354791 Baliga Species 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种氧化镓肖特基二极管制备方法及氧化镓肖特基二极管，该方法包括在衬底的上表面依次生长氧化镓外延层、氧化镍层、介质层；基于预设斜面图形对介质层进行刻蚀处理，直至露出氧化镍层，得到梯形状斜面结构；在氧化镍层的上表面和梯形状斜面结构的内侧制备阳极；在衬底的下表面制备阴极，通过上述方法制备的氧化镓肖特基二极管，其梯形状斜面结构可以调制器件沟道的电场分布，使耗尽区沿着场板方向向外扩展，显著增大了肖特基结边缘处的曲率，缓解了肖特基结边缘处的电场集中效应。采用该方法制备的氧化镓肖特基二极管，可有效降低峰值电场，降低器件漏电，提高器件击穿电压。
Description
技术领域
本发明涉及半导体器件制造技术领域，尤其涉及一种氧化镓肖特基二极管制备方法及氧化镓肖特基二极管。
背景技术
近年来，功率半导体器件领域以氧化镓为代表的超宽禁带电力电子器件逐渐成为重点，并有望在某些特定领域取代传统Si基功率器件。超宽禁带氧化镓作为一种新的半导体材料，在击穿场强、巴利加(Baliga)优值和成本等方面优势突出。目前共发现α、β、γ、δ、ε五种氧化镓的结晶形态，其中，以β结构的氧化镓最为稳定。国际上通常采用巴利加优值(～Eb3)来评判材料是否适合制作功率器件。β-Ga2O3材料的巴利加优值是GaN材料的4倍，是SiC材料的10倍，是Si材料的3444倍。
目前，肖特基结在边、角处存在曲率，当二极管处于反向偏置时，肖特基结边缘处电场线的分布相较于体内会有明显的集中，局部过大的电场使得器件在肖特基结边缘处更容易发生击穿，造成器件实际的击穿电压远低于氧化镓材料理论的击穿电压值。因此，已有的肖特基二极管，其击穿电压和导通特性还远低于氧化镓材料的预期值。
发明内容
本发明实施例提供了一种氧化镓肖特基二极管制备方法及氧化镓肖特基二极管，以解决现有的氧化镓肖特基二极管击穿电压低的问题。
第一方面，本发明实施例提供了一种氧化镓肖特基二极管制备方法，包括：
在衬底的上表面依次生长氧化镓外延层、氧化镍层、介质层；
基于预设斜面图形对介质层进行刻蚀处理，直至露出氧化镍层，得到梯形状斜面结构；
在氧化镍层的上表面和梯形状斜面结构的内侧制备阳极；
在衬底的下表面制备阴极。
在一种可能的实现方式中，氧化镍层采用热氧化与溅射混合生长方法生长。
在一种可能的实现方式中，基于预设斜面图形对介质层进行刻蚀处理，包括：
基于预设斜面图形，在介质层上涂光刻胶，并对光刻胶的预设区域进行曝光、显影和回流处理，得到预设斜面图形在介质层上的光刻胶斜面图形；
根据光刻胶斜面图形对介质层进行刻蚀处理。
在一种可能的实现方式中，回流处理的方式为变温回流处理方式。
在一种可能的实现方式中，变温回流处理的回流起始温度处于60℃至120℃之间，变温回流处理的回流结束温度处于120℃至220℃之间。
在一种可能的实现方式中，在氧化镍层的上表面和梯形状斜面结构的内侧制备阳极，包括：
在氧化镍层的上表面和梯形状斜面结构的内侧涂光刻胶，对光刻胶进行光刻和显影处理，以形成场板图形；
基于场板图形蒸发金属制备阳极。
在一种可能的实现方式中，氧化镍层厚度处于5nm至10μm之间。
在一种可能的实现方式中，介质层材料为二氧化硅或氮化硅。
在一种可能的实现方式中，介质层的厚度大于500nm。
第二方面，本发明实施例提供了一种氧化镓肖特基二极管，氧化镓肖特基二极管由如上第一方面的氧化镓肖特基二极管制备方法制备得到。
本发明实施例提供了一种氧化镓肖特基二极管制备方法，首先在衬底的上表面依次生长氧化镓外延层、氧化镍层、介质层；基于预设斜面图形对介质层进行刻蚀处理，直至露出氧化镍层，得到梯形状斜面结构；在氧化镍层的上表面和梯形状斜面结构的内侧制备阳极；在衬底的下表面制备阴极。通过上述方法制备的氧化镓肖特基二极管，其梯形状斜面结构可以调制器件沟道的电场分布，使耗尽区沿着场板方向向外扩展，显著增大了肖特基结边缘处的曲率，缓解了肖特基结边缘处的电场集中效应。如此，制备得到的氧化镓肖特基二极管可有效降低峰值电场，降低器件漏电，提高器件击穿电压。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的氧化镓肖特基二极管制备方法的实现流程图；
图2是本发明实施例提供的氧化镓肖特基二极管的结构示意图；
图3是本发明实施例提供的氧化镓肖特基二极管的结构示意图；
图4是本发明实施例提供的氧化镓肖特基二极管的结构示意图；
图5是本发明实施例提供的氧化镓肖特基二极管的结构示意图；
图6是本发明实施例提供的氧化镓肖特基二极管的结构示意图；
图7是本发明实施例提供的氧化镓肖特基二极管的结构示意图；
图8是本发明实施例提供的氧化镓肖特基二极管的结构示意图；
图9是本发明实施例提供的氧化镓肖特基二极管的结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
以下结合具体附图对本发明的实现进行详细的描述：
图1是本发明实施例提供的氧化镓肖特基二极管制备方法的实现流程图。
如图1所示，在一些实施例中，氧化镓肖特基二极管制备方法，包括：
S110，在衬底的上表面依次生长氧化镓外延层、氧化镍层、介质层。
本实施例中，衬底为N+高浓度衬底。氧化镓外延层为N-低浓度氧化镓外延层。介质层可以为二氧化硅或氮化硅，在此不作限定。
S120，基于预设斜面图形对介质层进行刻蚀处理，直至露出氧化镍层，得到梯形状斜面结构。
本实施例中，梯形状斜面结构为两端对称结构，斜面倾斜角度在此不作限定。
S130，在氧化镍层的上表面和梯形状斜面结构的内侧制备阳极。
本实施例中，可以采用蒸发金属的处理方式制备阳极。阳极可以是快速热退火合金，以形成欧姆接触电阻，合金的材质可以是Ni/Au或Pt/Au等，在此不作限定。
S140，在衬底的下表面制备阴极。
本实施例中，可以采用蒸发金属的处理方式制备阴极，阴极可以是快速热退火合金，以形成欧姆接触电阻，合金的材质可以是Ti/Au，在此不作限定。
本实施例中，氧化镓肖特基二极管制备方法首先在衬底的上表面依次生长氧化镓外延层、氧化镍层、介质层；基于预设斜面图形对介质层进行刻蚀处理，直至露出氧化镍层，得到梯形状斜面结构；在氧化镍层的上表面和梯形状斜面结构的内侧制备阳极；在衬底的下表面制备阴极。通过上述方法制备的氧化镓肖特基二极管，其梯形状斜面结构可以调制器件沟道的电场分布，使耗尽区沿着场板方向向外扩展，显著增大了肖特基结边缘处的曲率，缓解了肖特基结边缘处的电场集中效应。如此，制备得到的氧化镓肖特基二极管可有效降低峰值电场，降低器件漏电，提高器件击穿电压。
在一些实施例中，氧化镍层采用热氧化与溅射混合生长方法生长。
具体的，氧化镍层采用热氧化与溅射混合生长方法制备。底层氧化镍采用热氧化方式实现，避免溅射中等离子体对氧化镓外延层表面的损伤，使得底层氧化镍与氧化镓外延层的界面接触更好。上层氧化镍采用厚溅射方式实现，增加生长速度，减少整体工艺的周期时间。
在一些实施例中，基于预设斜面图形对介质层进行刻蚀处理，包括：
基于预设斜面图形，在介质层上涂光刻胶，并对光刻胶的预设区域进行曝光、显影和回流处理，得到预设斜面图形在介质层上的光刻胶斜面图形；
根据光刻胶斜面图形对介质层进行刻蚀处理。
具体的，预设斜面图形是按照预设尺寸人为规定的图形。预设区域是基于预设斜面图形确定的区域。根据光刻胶斜面图形对介质层进行刻蚀处理，去除光刻胶，得到梯形状斜面结构。
在一些实施例中，回流处理的方式为变温回流处理方式。
具体的，采用变温回流处理方式得到的光刻胶斜面图形更为光滑。
在一些实施例中，变温回流处理的回流起始温度处于60℃至120℃之间，变温回流处理的回流结束温度处于120℃至220℃之间。
在一些实施例中，在氧化镍层的上表面和梯形状斜面结构的内侧制备阳极，包括：
在氧化镍层的上表面和梯形状斜面结构的内侧涂光刻胶，对光刻胶进行光刻和显影处理，以形成场板图形；
基于场板图形蒸发金属制备阳极。
在一些实施例中，氧化镍层厚度处于5nm至10μm之间。
具体的，氧化镍层厚度处于5nm至10μm之间，氧化镍层最优厚度处于100nm至500nm之间，其中，采用热氧化处理方式的底层氧化镍层厚度处于3nm至20nm之间。
在一些实施例中，介质层材料为二氧化硅或氮化硅。
在一些实施例中，介质层的厚度大于500nm。
为了更好地理解上述实施例提供的氧化镓肖特基二极管的制备方法，下面提供一种实现方式。
如图2所示，在N+衬底的上表面生长氧化镓外延层。
如图3所示，在氧化镓外延层的上表面生长氧化镍层。
如图4所示，在N+衬底的下表面蒸发阴极金属制备阴极(该步骤可以放在任何步骤之前或者之后)。
如图5所示，在氧化镍层的上表面生长介质层，并在介质层的上表面涂光刻胶。
如图6所示，对光刻胶进行曝光、显影处理，形成光刻胶方形图形。
如图7所示，对光刻胶方形图形进行变温回流处理，变温回流处理的回流起始温度处于60℃至120℃之间，变温回流处理的回流结束温度处于120℃至220℃之间，得到光刻胶斜面图形。
如图8所示，对介质层进行刻蚀处理，直至露出氧化镍层，得到梯形状斜面结构。
如图9所示，在氧化镍层的上表面和梯形状斜面结构的内侧涂光刻胶，进行光刻、显影处理，形成场板图形，在场板图形上蒸发阳极金属制备阳极。
本发明设计了一种氧化镓肖特基二极管，其梯形状斜面结构可以调制器件沟道的电场分布，使耗尽区沿着场板方向向外扩展，显著增大了肖特基结边缘处的曲率，缓解了肖特基结边缘处的电场集中效应。如此，制备得到的氧化镓肖特基二极管可有效降低峰值电场，降低器件漏电，提高器件击穿电压。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (10)
1.一种氧化镓肖特基二极管制备方法，其特征在于，包括：
在衬底的上表面依次生长氧化镓外延层、氧化镍层、介质层；
基于预设斜面图形对所述介质层进行刻蚀处理，直至露出所述氧化镍层，得到梯形状斜面结构；
在所述氧化镍层的上表面和所述梯形状斜面结构的内侧制备阳极；
在所述衬底的下表面制备阴极。
2.如权利要求1所述的氧化镓肖特基二极管制备方法，其特征在于，所述氧化镍层采用热氧化与溅射混合生长方法生长。
3.如权利要求1所述的氧化镓肖特基二极管制备方法，其特征在于，所述基于预设斜面图形对所述介质层进行刻蚀处理，包括：
基于所述预设斜面图形，在所述介质层上涂光刻胶，并对所述光刻胶的预设区域进行曝光、显影和回流处理，得到所述预设斜面图形在所述介质层上的光刻胶斜面图形；
根据所述光刻胶斜面图形对所述介质层进行刻蚀处理。
4.如权利要求3所述的氧化镓肖特基二极管制备方法，其特征在于，所述回流处理的方式为变温回流处理方式。
5.如权利要求4所述的氧化镓肖特基二极管制备方法，其特征在于，所述变温回流处理的回流起始温度处于60℃至120℃之间，所述变温回流处理的回流结束温度处于120℃至220℃之间。
6.如权利要求1所述的氧化镓肖特基二极管制备方法，其特征在于，所述在所述氧化镍层的上表面和所述梯形状斜面结构的内侧制备阳极，包括：
在所述氧化镍层的上表面和所述梯形状斜面结构的内侧涂光刻胶，对所述光刻胶进行光刻和显影处理，以形成场板图形；
基于所述场板图形蒸发金属制备阳极。
7.如权利要求1所述的氧化镓肖特基二极管制备方法，其特征在于，所述氧化镍层厚度处于5nm至10μm之间。
8.如权利要求1所述的氧化镓肖特基二极管制备方法，其特征在于，所述介质层材料为二氧化硅或氮化硅。
9.如权利要求1所述的氧化镓肖特基二极管制备方法，其特征在于，所述介质层的厚度大于500nm。
10.一种氧化镓肖特基二极管，其特征在于，所述氧化镓肖特基二极管由如权利要求1-9任一项所述的氧化镓肖特基二极管制备方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210570829.XA CN115083921A (zh) | 2022-05-24 | 2022-05-24 | 氧化镓肖特基二极管制备方法及氧化镓肖特基二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210570829.XA CN115083921A (zh) | 2022-05-24 | 2022-05-24 | 氧化镓肖特基二极管制备方法及氧化镓肖特基二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115083921A true CN115083921A (zh) | 2022-09-20 |
Family
ID=83248883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210570829.XA Pending CN115083921A (zh) | 2022-05-24 | 2022-05-24 | 氧化镓肖特基二极管制备方法及氧化镓肖特基二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115083921A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115881827B (zh) * | 2022-11-28 | 2023-07-07 | 重庆理工大学 | 基于整片晶圆的氧化镍/氧化镓异质结二极管及制备方法 |
-
2022
- 2022-05-24 CN CN202210570829.XA patent/CN115083921A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115881827B (zh) * | 2022-11-28 | 2023-07-07 | 重庆理工大学 | 基于整片晶圆的氧化镍/氧化镓异质结二极管及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110459595B (zh) | 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法 | |
| CN110164769B (zh) | 氧化镓场效应晶体管及其制备方法 | |
| US11430875B2 (en) | Method for manufacturing transistor | |
| CN112614781B (zh) | 氧化镓sbd的制备方法及结构 | |
| CN110600549B (zh) | 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法 | |
| CN210429824U (zh) | 一种增强型AlN/AlGaN/GaN HEMT器件 | |
| CN110010682B (zh) | 具有三明治结构的GaN-HEMT器件及其制备方法 | |
| CN115083921A (zh) | 氧化镓肖特基二极管制备方法及氧化镓肖特基二极管 | |
| WO2021139041A1 (zh) | 氧化镓肖特基二极管及其制备方法 | |
| CN113555429B (zh) | 高击穿电压和低导通电阻的常开hfet器件及其制备方法 | |
| CN108899277B (zh) | 肖特基二极管的制备方法 | |
| CN113964181A (zh) | 一种pn结基极耦合的氮化镓肖特基二极管及制备方法 | |
| CN117080183B (zh) | 一种金刚石-单晶AlN-GaN/AlGaN复合晶圆及其制备方法和应用 | |
| CN112614887A (zh) | 增强型AlGaN-GaN垂直超结HEMT及其制备方法 | |
| CN112713190A (zh) | 一种垂直结构氮化镓hemt器件的制备方法 | |
| WO2023103536A1 (zh) | 一种增强型GaN HEMT射频器件及其制备方法 | |
| CN115116849A (zh) | 一种增强型GaN功率器件制备方法 | |
| CN112951918B (zh) | 一种斜栅型氧化镓场效应晶体管及制备方法 | |
| JP5532248B2 (ja) | ダイヤモンド電子素子及びその製造方法 | |
| CN209843716U (zh) | 一种增强型AlGaN/GaN MOS-HEMT器件结构 | |
| CN110676308B (zh) | 肖特基二极管的制备方法 | |
| CN110676307B (zh) | 肖特基二极管的制备方法 | |
| CN118039703A (zh) | 一种NiO/GaN半垂直PN结二极管及其制备方法 | |
| CN118610274A (zh) | 厚绝缘层pin结终端氧化镓肖特基势垒二极管及制备方法 | |
| CN113990918B (zh) | 一种具有阶梯屏蔽环的垂直型ⅲ族氮化物功率半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |