CN110676308B - 肖特基二极管的制备方法 - Google Patents
肖特基二极管的制备方法 Download PDFInfo
- Publication number
- CN110676308B CN110676308B CN201910967981.XA CN201910967981A CN110676308B CN 110676308 B CN110676308 B CN 110676308B CN 201910967981 A CN201910967981 A CN 201910967981A CN 110676308 B CN110676308 B CN 110676308B
- Authority
- CN
- China
- Prior art keywords
- gallium oxide
- type gallium
- oxide layer
- layer
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims abstract description 138
- 229910001195 gallium oxide Inorganic materials 0.000 claims abstract description 138
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000001039 wet etching Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 8
- 229910001020 Au alloy Inorganic materials 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 5
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 4
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 239000000463 material Substances 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体领域，特别涉及一种肖特基二极管的制备方法。该方法包括：在衬底上外延第一n型氧化镓层；在所述第一n型氧化镓层上制备再生长掩膜层；其中，所述再生长掩膜层位于待制备的凹槽结构所对应的区域；制备再生长掩膜层后，外延第二n型氧化镓层；其中，所述再生长掩膜层的厚度与所述第二n型氧化镓层的厚度满足预设条件；通过湿法腐蚀将所述再生长掩膜层和所述再生长掩膜层上方的所述第二n型氧化镓层去除，形成凹槽结构；在形成凹槽结构后，淀积绝缘介质层；将与所述凹槽结构对应区域以外的绝缘介质层去除；生长阳极和阴极。上述方法可以避免制备凹槽终端结构时的刻蚀损伤，可精准控制凹槽深度。
Description
技术领域
本发明涉及半导体领域，特别涉及一种肖特基二极管的制备方法。
背景技术
随着半导体器件应用在越来越多的技术领域，传统硅基等窄禁带半导体二极管遭遇到了诸多挑战，其中击穿电压难以满足要求日益增长的需求，成为影响进一步提升器件性能的关键因素之一。氧化镓(Ga2O3)与以SiC、GaN为代表的第三代半导体材料相比较，具有更宽的禁带宽度，击穿场强相当于Si的20倍以上，SiC和GaN的2倍以上，从理论上说，在制造相同耐压的二极管器件时，器件的导通电阻可降为SiC的1/10、GaN的1/3，Ga2O3材料的巴利伽优值是SiC的18倍、GaN材料的4倍以上，因此Ga2O3是一种性能优异的适于功率器件和高压开关器件制备的宽禁带半导体材料。
宽禁带氧化镓肖特基二极管具有高击穿、低导通电阻等优势，但是镜像力致势垒降低限制了氧化镓肖特基二极管特性的击穿电压与导通特性。现有的具有凹槽结构的肖特基二极管可将表面电场峰值引入体内，一定程度上降低了镜像力导致的势垒降低效应的影响，从而提高了击穿电压，改善了导通特性。然而，现有方法在制作凹槽结构时，难以避免的会对材料造成损伤，且难以精准控制凹槽的深度。
发明内容
有鉴于此，本发明实施例提供了一种肖特基二极管的制备方法，以解决现有的制作具有凹槽结构的肖特基二极管的方法对材料的损伤大和难以精准控制凹槽深度的问题。
本发明实施例提供了一种肖特基二极管的制备方法，包括：
在衬底上外延第一n型氧化镓层；
在所述第一n型氧化镓层上制备再生长掩膜层；其中，所述再生长掩膜层位于待制备的凹槽结构所对应的区域；
制备再生长掩膜层后，外延第二n型氧化镓层；其中，所述再生长掩膜层的厚度与所述第二n型氧化镓层的厚度满足预设条件；
通过湿法腐蚀将所述再生长掩膜层和所述再生长掩膜层上方的所述第二n型氧化镓层去除，形成凹槽结构；
在形成凹槽结构后，淀积绝缘介质层；
将与所述凹槽结构对应区域以外的绝缘介质层去除；
制备正面阳极金属；
制备背面阴极金属。
可选的，在衬底上外延第一n型氧化镓层之前，还包括：
在衬底上外延第三n型氧化镓层；其中，所述第一n型氧化镓层的掺杂浓度小于所述第三n型氧化镓层的掺杂浓度。
可选的，所述在所述第一n型氧化镓层上制备再生长掩膜层，包括：
在所述第一n型氧化镓层上淀积掩膜层；
通过光刻和湿法腐蚀将待制备的凹槽结构所对应的区域以外的掩膜层去除，使待制备的凹槽结构所对应的区域的掩膜层形成再生长掩膜层。
可选的，所述再生长掩膜层包括SiO2、Si3N4、Al2O3、HfO2和MgO中的任意一种。
可选的，所述第二n型氧化镓层的掺杂浓度小于或等于所述第一n型氧化镓层的掺杂浓度；
当所述第二n型氧化镓层为从上至下浓度增加的多层结构时，最下层的n型氧化镓层的掺杂浓度小于或等于所述第一n型氧化镓层的掺杂浓度。
可选的，所述通过湿法腐蚀将所述再生长掩膜层和所述再生长掩膜层上方的所述第二n型氧化镓层去除，形成凹槽结构，包括：
将外延了第二n型氧化镓层的外延片投入预设溶液中，直至将所述再生长掩膜层去除，其中，所述预设溶液为所述再生长掩膜层的腐蚀液。
可选的，所述预设条件为：
H1/H2＞N1
或者，H1-H2＞N2
其中，H1为所述再生长掩膜层的厚度，H2为所述第二n型氧化镓层的厚度，N1为预设数值，N2为预设厚度。
可选的，所述绝缘介质层包括SiO2、Si3N4、AlN、HfTiO、Sc2O3、Ga2O3、Al2O3、HfO2、SiNO和MgO中的任意一种。
可选的，所述将与所述凹槽结构以外区域对应的绝缘介质层去除，包括：
通过干法刻蚀工艺刻蚀或湿法腐蚀工艺腐蚀与所述凹槽结构对应的区域以外的绝缘介质层。
可选的，所述阳极金属包括Ti/Au合金和Ti/Al/Ni/Au合金中的任意一种。
本发明实施例在制备肖特基二极管时，在第一n型氧化镓层上制备再生长掩膜层，且再生长掩膜层和待制备的凹槽结构所在的区域相对应。在第一n型氧化镓层和再生长掩膜层上外延第二n型氧化镓层，由于再生长掩膜层的厚度与第二n型氧化镓层的厚度满足预设条件，可以通过湿法腐蚀将再生长掩膜层和再生长掩膜层上方的第二n型氧化镓层一同去除，从而形成具有凹槽结构的轻掺漂移层，避免了使用刻蚀形成凹槽时对漂移层的材料造成损伤。同时，由于生长的第二n型氧化镓层的厚度即为凹槽的深度，因此可以通过控制生长的第二n型氧化镓层的厚度精准控制凹槽的深度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的肖特基二极管的制备方法流程示意图；
图2是本发明实施例提供的在衬底上外延第一n型氧化镓层后的剖面结构示意图；
图3是本发明实施例提供的在第一n型氧化镓层上制备再生长掩膜层后的剖面结构示意图；
图4是本发明实施例提供的外延第二n型氧化镓层后的剖面结构示意图；
图5是本发明实施例提供的通过湿法腐蚀将再生长掩膜层和再生长掩膜层上方的第二n型氧化镓层去除形成凹槽结构后的剖面结构示意图；
图6是本发明实施例提供的淀积绝缘介质层后的剖面结构示意图；
图7是本发明实施例提供的将与所述凹槽结构对应区域以外的绝缘介质层去除后的剖面结构示意图；
图8是本发明实施例提供的制备正面阳极金属后的剖面结构示意图；
图9是本发明实施例提供的制备背面阴极金属后的剖面结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下对照附图并结合实施例，对本发明做进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图1是本发明实施例提供的肖特基二极管的制备方法流程示意图，参示图1，该肖特基二极管的制备方法可以包括：
步骤S101，在衬底上外延第一n型氧化镓层。
本发明实施例中，衬底可以为N型重掺杂的氧化镓衬底。第一n型氧化镓层可以通过掺杂Si或Sn实现，第一n型氧化镓层的厚度根据实际需求进行设定。
步骤S102，在所述第一n型氧化镓层上制备再生长掩膜层；其中，所述再生长掩膜层位于待制备的凹槽结构所对应的区域。
本发明实施例中，为了制备凹槽结构且避免刻蚀工艺对材料造成损伤，本实施例中采用再生长的方法制备凹槽结构，首先在待制备的凹槽结构所对应的区域制备再生长掩膜层。
步骤S103，制备再生长掩膜层后，外延第二n型氧化镓层；其中，所述再生长掩膜层的厚度与所述第二n型氧化镓层的厚度满足预设条件。
本发明实施例中，在制备好的再生长掩膜层上和第一n型氧化镓层外延第二n型氧化镓层。其中，为了避免使用刻蚀工艺，所述再生长掩膜层的厚度应远大于所述第二n型氧化镓层的厚度。
步骤S104，通过湿法腐蚀将所述再生长掩膜层和所述再生长掩膜层上方的所述第二n型氧化镓层去除，形成凹槽结构。
本发明实施例中，由于所述再生长掩膜层的厚度与所述第二n型氧化镓层的厚度满足预设条件，通过湿法腐蚀就可以将所述再生长掩膜层和所述再生长掩膜层上方的所述第二n型氧化镓层去除，从而形成具有凹槽结构的漂移层，避免了使用刻蚀形成凹槽时对漂移层的材料造成损伤。同时，由于湿法腐蚀只去除了再生长掩膜层和再生长掩膜层上方的第二n型氧化镓层，剩余的第二n型氧化镓层的厚度构成了凹槽的深度，因此可以通过控制生长的第二n型氧化镓层的厚度精准控制凹槽的深度。
步骤S105，在形成凹槽结构后，淀积绝缘介质层。
本发明实施例中，在第一n型氧化镓层和第二n型氧化镓层淀积绝缘介质层，使表面不存在欧姆接触。
步骤S106，将与所述凹槽结构对应区域以外的绝缘介质层去除。
本发明实施例中，为了使后续制备阳极金属时在凹槽结构对应的区域不存在欧姆接触，从而提升击穿电压和低导通特性，将与所述凹槽结构对应区域以外的绝缘介质层去除。
步骤S107，制备正面阳极金属。
步骤S108，制备背面阴极金属。
本发明实施例在制备肖特基二极管时，在第一n型氧化镓层上制备再生长掩膜层，且再生长掩膜层和待制备的凹槽结构所在的区域相对应。在第一n型氧化镓层和再生长掩膜层上外延第二n型氧化镓层，由于再生长掩膜层的厚度与第二n型氧化镓层的厚度满足预设条件，可以通过湿法腐蚀将再生长掩膜层和再生长掩膜层上方的第二n型氧化镓层一同去除，从而形成具有凹槽结构的轻掺漂移层，避免了使用刻蚀形成凹槽时对漂移层的材料造成损伤。同时，由于生长的第二n型氧化镓层的厚度即为凹槽的深度，因此可以通过控制生长的第二n型氧化镓层的厚度精准控制凹槽的深度。
一些实施例中，参示图2，在衬底上外延第一n型氧化镓层之前，还可以包括：在衬底上外延第三n型氧化镓层；其中，所述第一n型氧化镓层的掺杂浓度小于所述第三n型氧化镓层的掺杂浓度。
本发明实施例中，在衬底201上外延第一n型氧化镓层202之前，首先在衬底201上外延第三n型氧化镓层203；其中，使第一n型氧化镓层202的掺杂浓度小于第三n型氧化镓层203的掺杂浓度，更有利于实现耐高压。
一些实施例中，参示图3，所述在所述第一n型氧化镓层上制备再生长掩膜层，可以包括：在所述第一n型氧化镓层上淀积掩膜层；通过光刻和湿法腐蚀将待制备的凹槽结构所对应的区域以外的掩膜层去除，使待制备的凹槽结构所对应的区域的掩膜层形成再生长掩膜层。
本发明实施例中，可以先在第一n型氧化镓层202上沉淀掩膜层，再通过光刻和湿法腐蚀将待制备的凹槽结构所对应的区域以外的掩膜层去除，在待备的凹槽结构所对应的区域的掩膜层即为再生长掩膜层204。
一些实施例中，参示图3，所述再生长掩膜层可以包括SiO2、Si3N4、Al2O3、HfO2和MgO中的任意一种。
本发明实施例中，再生长掩膜层204的材料选择可以根据实际需求进行选择，可以为SiO2、Si3N4、Al2O3、HfO2或MgO等材料。
一些实施例中，参示图4，所述第二n型氧化镓层的掺杂浓度小于或等于所述第一n型氧化镓层的掺杂浓度；当所述第二n型氧化镓层为从上至下浓度增加的多层结构时，最下层的n型氧化镓层的掺杂浓度小于或等于所述第一n型氧化镓层的掺杂浓度。
本发明实施例中，在制备再生长掩膜层204后，外延第二n型氧化镓层205。为了提高击穿电压，改善导通特性，使第二n型氧化镓层205和第一n型氧化镓层均为低掺杂氧化镓层，且第二n型氧化镓层205的掺杂浓度小于或等于第一n型氧化镓层202的掺杂浓度；其中，当第二n型氧化镓层205的掺杂浓度等于第一n型氧化镓层202的掺杂浓度时为最佳设置。或者，第二n型氧化镓层205为从上至下浓度增加的多层结构，此时最下层的n型氧化镓层的掺杂浓度小于或等于第一n型氧化镓层202的掺杂浓度；其中当最下层的n型氧化镓层的掺杂浓度等于第一n型氧化镓层202的掺杂浓度时为最佳设置。
一些实施例中，参示图4，所述预设条件为：H1/H2＞N1或者H1-H2＞N2；其中，H1为所述再生长掩膜层的厚度，H2为所述第二n型氧化镓层的厚度，N1为预设数值，N2为预设厚度。
本发明实施例中，再生长掩膜层204的厚度应远大于第二n型氧化镓层205的厚度。例如再生长掩膜层204的厚度是第二n型氧化镓层205的厚度的5倍以上，或者再生长掩膜层204的厚度比第二n型氧化镓层205的厚度大于一定的数值。在再生长掩膜层204的厚度应远大于第二n型氧化镓层205的厚度时，可以采用湿法腐蚀法将再生长掩膜层204腐蚀掉，同时剥离再生长掩膜层204上方附着的第二n型氧化镓层205，否则会造成再生长掩膜层204无法被腐蚀。
一些实施例中，参示图5，所述通过湿法腐蚀将所述再生长掩膜层和所述再生长掩膜层上方的所述第二n型氧化镓层去除，形成凹槽结构，可以包括：将外延了第二n型氧化镓层的外延片投入预设溶液中，直至将所述再生长掩膜层去除，其中，所述预设溶液为所述再生长掩膜层的腐蚀液。
本发明实施例中，将图4中的外延片投入再生长掩膜层204的腐蚀液中，由于再生长掩膜层204的厚度与第二n型氧化镓层205的厚度满足预设条件，通过湿法腐蚀就可以将再生长掩膜层204去除，同时再生长掩膜层204上方附着的第二n型氧化镓层205也和再生长掩膜层204一同剥离，形成如图5所示的具有凹槽结构的漂移层。
一些实施例中，参示图6，所述绝缘介质层可以包括SiO2、Si3N4、AlN、HfTiO、Sc2O3、Ga2O3、Al2O3、HfO2、SiNO和MgO中的任意一种。
本发明实施例中，通过PECVD工艺或溅射工艺制备绝缘介质层206；其中，绝缘介质层206可以选用SiO2、Si3N4、AlN、HfTiO、Sc2O3、Ga2O3、Al2O3、HfO2、SiNO或MgO等材料。
一些实施例中，参示图7，所述将与所述凹槽结构以外区域对应的绝缘介质层去除，可以包括：通过干法刻蚀工艺刻蚀或湿法腐蚀工艺腐蚀与所述凹槽结构对应的区域以外的绝缘介质层。
本发明实施例中，通过干法刻蚀工艺或湿法腐蚀工艺将所述凹槽结构对应的区域以外的绝缘介质层206去除，使后续制备阳极金属时在凹槽结构对应的区域不存在欧姆接触，形成如图7所示的结构。
一些实施例中，参示图8，所述阳极金属可以包括Ti/Au合金和Ti/Al/Ni/Au合金中的任意一种。
本发明实施例中，在如图8所示的结构的正面上制备正面阳极金属207，其中，阳极金属207可以是Ti/Au合金和Ti/Al/Ni/Au合金中的任意一种。
一些实施例中，参示图9，制备背面阴极金属208。在另一些实施例中，制备背面阴极金属208可以在步骤S104后的任意一步。
本发明实施例提供的制备肖特基二极管的制备方法，在衬底上外延第一n型氧化镓层之前，首先在衬底上外延第三n型氧化镓层，使去除再生长掩膜层后的第二n型氧化镓层、第一n型氧化镓层和三n型氧化镓层共同构成具有凹槽结构的漂移区，且第一n型氧化镓层的掺杂浓度小于第三n型氧化镓层的掺杂浓度，第二n型氧化镓层的掺杂浓度小于或等于第一n型氧化镓层的掺杂浓度，或者第二n型氧化镓层为从上至下浓度增加的多层结构，此时最下层的n型氧化镓层的掺杂浓度小于或等于第一n型氧化镓层的掺杂浓度，上述方法形成的掺杂浓度变化的漂移区更利于提高击穿电压，改善导通特性。在第一n型氧化镓层上制备再生长掩膜层，且再生长掩膜层和待制备的凹槽结构所在的区域相对应。在第一n型氧化镓层和再生长掩膜层上外延第二n型氧化镓层，由于再生长掩膜层的厚度远大于第二n型氧化镓层的厚度，可以通过湿法腐蚀再生长掩膜层，同时再生长掩膜层上方附着的第二n型氧化镓层一同被剥离，形成凹槽结构，避免了使用刻蚀形成凹槽时对漂移层的材料造成损伤。同时，由于生长的第二n型氧化镓层的厚度即为凹槽的深度，因此可以通过控制生长的第二n型氧化镓层的厚度精准控制凹槽的深度。本发明实施例提供的肖特基二极管的制备方法解决了现有的制作具有凹槽结构的肖特基二极管的方法对材料的损伤大和难以精准控制凹槽深度的问题。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (9)
1.一种肖特基二极管的制备方法，其特征在于，包括：
在衬底上外延第一n型氧化镓层；
在所述第一n型氧化镓层上制备再生长掩膜层；其中，所述再生长掩膜层位于待制备的凹槽结构所对应的区域；
制备再生长掩膜层后，外延第二n型氧化镓层；其中，所述再生长掩膜层的厚度是所述第二n型氧化镓层厚度的5倍以上；
通过湿法腐蚀将所述再生长掩膜层和所述再生长掩膜层上方的所述第二n型氧化镓层去除，形成凹槽结构；
在形成凹槽结构后，淀积绝缘介质层；
将与所述凹槽结构对应区域以外的绝缘介质层去除；
制备正面阳极金属；
制备背面阴极金属。
2.如权利要求1所述的肖特基二极管的制备方法，其特征在于，在衬底上外延第一n型氧化镓层之前，还包括：
在衬底上外延第三n型氧化镓层；其中，所述第一n型氧化镓层的掺杂浓度小于所述第三n型氧化镓层的掺杂浓度。
3.如权利要求1所述的肖特基二极管的制备方法，其特征在于，所述在所述第一n型氧化镓层上制备再生长掩膜层，包括：
在所述第一n型氧化镓层上淀积掩膜层；
通过光刻和湿法腐蚀将待制备的凹槽结构所对应的区域以外的掩膜层去除，使待制备的凹槽结构所对应的区域的掩膜层形成再生长掩膜层。
4.如权利要求1所述的肖特基二极管的制备方法，其特征在于，所述再生长掩膜层包括SiO2、Si3N4、Al2O3、HfO2和MgO中的任意一种。
5.如权利要求1所述的肖特基二极管的制备方法，其特征在于，
所述第二n型氧化镓层的掺杂浓度小于或等于所述第一n型氧化镓层的掺杂浓度；
当所述第二n型氧化镓层为从上至下浓度增加的多层结构时，最下层的n型氧化镓层的掺杂浓度小于或等于所述第一n型氧化镓层的掺杂浓度。
6.如权利要求1所述的肖特基二极管的制备方法，其特征在于，所述通过湿法腐蚀将所述再生长掩膜层和所述再生长掩膜层上方的所述第二n型氧化镓层去除，形成凹槽结构，包括：
将外延了第二n型氧化镓层的外延片投入预设溶液中，直至将所述再生长掩膜层去除，其中，所述预设溶液为所述再生长掩膜层的腐蚀液。
7.如权利要求1所述的肖特基二极管的制备方法，其特征在于，所述绝缘介质层包括SiO2、Si3N4、AlN、HfTiO、Sc2O3、Ga2O3、Al2O3、HfO2、SiNO和MgO中的任意一种。
8.如权利要求1所述的肖特基二极管的制备方法，其特征在于，所述将与所述凹槽结构以外区域对应的绝缘介质层去除，包括：
通过干法刻蚀工艺刻蚀或湿法腐蚀工艺腐蚀与所述凹槽结构对应的区域以外的绝缘介质层。
9.如权利要求1所述的肖特基二极管的制备方法，其特征在于，所述阳极金属包括Ti/Au合金和Ti/Al/Ni/Au合金中的任意一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910967981.XA CN110676308B (zh) | 2019-10-12 | 2019-10-12 | 肖特基二极管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910967981.XA CN110676308B (zh) | 2019-10-12 | 2019-10-12 | 肖特基二极管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110676308A CN110676308A (zh) | 2020-01-10 |
| CN110676308B true CN110676308B (zh) | 2022-12-20 |
Family
ID=69081890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910967981.XA Active CN110676308B (zh) | 2019-10-12 | 2019-10-12 | 肖特基二极管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110676308B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113540208B (zh) * | 2021-06-15 | 2022-10-18 | 西安电子科技大学 | 基于原位生长MIS结构的垂直GaN肖特基二极管及其制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2154726A2 (en) * | 2008-08-14 | 2010-02-17 | Acreo AB | A method for producing a JBS diode |
| CN102368501A (zh) * | 2011-10-20 | 2012-03-07 | 中山大学 | 一种GaN基增强型MOSHFET器件及其制备方法 |
| CN102386223A (zh) * | 2011-11-01 | 2012-03-21 | 中山大学 | GaN高阈值电压增强型MOSHFET器件及制备方法 |
| CN102820330A (zh) * | 2011-05-17 | 2012-12-12 | 三星显示有限公司 | 氧化物半导体器件及其制造方法以及具有氧化物半导体器件的显示装置及其制造方法 |
| CN107104040A (zh) * | 2016-02-23 | 2017-08-29 | 北京大学 | 氮化镓肖特基二极管的阳极制作方法 |
| CN108231866A (zh) * | 2017-12-07 | 2018-06-29 | 中国电子科技集团公司第五十五研究所 | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 |
| CN108899277A (zh) * | 2018-06-27 | 2018-11-27 | 中国电子科技集团公司第十三研究所 | 外延片的制备方法及肖特基二极管 |
| CN110223920A (zh) * | 2019-06-20 | 2019-09-10 | 中国电子科技集团公司第十三研究所 | 氧化镓场效应晶体管及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7008808B2 (en) * | 2004-05-05 | 2006-03-07 | Taiwan Semiconductor Manufacturing Co Ltd | Method of manufacturing LCOS spacers |
| EP2579297B1 (en) * | 2010-06-07 | 2020-12-16 | Soko Kagaku Co., Ltd. | Method of producing template for epitaxial growth and nitride semiconductor device |
| US10411108B2 (en) * | 2017-03-29 | 2019-09-10 | QROMIS, Inc. | Vertical gallium nitride Schottky diode |
-
2019
- 2019-10-12 CN CN201910967981.XA patent/CN110676308B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2154726A2 (en) * | 2008-08-14 | 2010-02-17 | Acreo AB | A method for producing a JBS diode |
| CN102820330A (zh) * | 2011-05-17 | 2012-12-12 | 三星显示有限公司 | 氧化物半导体器件及其制造方法以及具有氧化物半导体器件的显示装置及其制造方法 |
| CN102368501A (zh) * | 2011-10-20 | 2012-03-07 | 中山大学 | 一种GaN基增强型MOSHFET器件及其制备方法 |
| CN102386223A (zh) * | 2011-11-01 | 2012-03-21 | 中山大学 | GaN高阈值电压增强型MOSHFET器件及制备方法 |
| CN107104040A (zh) * | 2016-02-23 | 2017-08-29 | 北京大学 | 氮化镓肖特基二极管的阳极制作方法 |
| CN108231866A (zh) * | 2017-12-07 | 2018-06-29 | 中国电子科技集团公司第五十五研究所 | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 |
| CN108899277A (zh) * | 2018-06-27 | 2018-11-27 | 中国电子科技集团公司第十三研究所 | 外延片的制备方法及肖特基二极管 |
| CN110223920A (zh) * | 2019-06-20 | 2019-09-10 | 中国电子科技集团公司第十三研究所 | 氧化镓场效应晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110676308A (zh) | 2020-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110190116B (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| US7939391B2 (en) | III-Nitride devices with recessed gates | |
| US20210005721A1 (en) | Heterojunction devices and methods for fabricating the same | |
| CN110112207B (zh) | 一种氧化镓基混合PiN肖特基二极管及其制备方法 | |
| US8841741B2 (en) | High breakdown voltage semiconductor rectifier | |
| CN107978642B (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN106158923A (zh) | 基于多二维沟道的增强型GaN FinFET | |
| CN108711578A (zh) | 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN112018176A (zh) | 一种半导体器件及其制造方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| US20240063311A1 (en) | Gan-based trench metal oxide schottky barrier diode and preparation method therefor | |
| WO2020181548A1 (zh) | GaN基超结型垂直功率晶体管及其制作方法 | |
| CN110676308B (zh) | 肖特基二极管的制备方法 | |
| CN111863948B (zh) | 一种带栅源桥的GaN基P-GaN增强型HEMT器件及其制备方法 | |
| CN108598182A (zh) | 一种部分本征GaN帽层RESURF GaN基肖特基势垒二极管 | |
| CN115775730A (zh) | 一种准垂直结构GaN肖特基二极管及其制备方法 | |
| CN110676307B (zh) | 肖特基二极管的制备方法 | |
| JP2009054659A (ja) | 窒化ガリウム半導体装置の製造方法 | |
| JP5270997B2 (ja) | Ｉｉｉ族窒化物系化合物半導体基板とその製造方法 | |
| CN108649075A (zh) | 基于场板和P型AlGaN帽层的RESURF GaN基肖特基势垒二极管 | |
| CN108767019A (zh) | 一种部分P型AlGaN帽层RESURF GaN基肖特基势垒二极管 | |
| CN109346529A (zh) | 一种具有复合势垒层的GaN基肖特基势垒二极管 | |
| CN115274845B (zh) | 一种凹陷式Fin-MESFET栅结构HEMT及制作方法 | |
| CN112951918B (zh) | 一种斜栅型氧化镓场效应晶体管及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |