CN107104040A - 氮化镓肖特基二极管的阳极制作方法 - Google Patents

氮化镓肖特基二极管的阳极制作方法 Download PDF

Info

Publication number
CN107104040A
CN107104040A CN201610099818.2A CN201610099818A CN107104040A CN 107104040 A CN107104040 A CN 107104040A CN 201610099818 A CN201610099818 A CN 201610099818A CN 107104040 A CN107104040 A CN 107104040A
Authority
CN
China
Prior art keywords
dielectric layers
algan
oxide layer
layer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610099818.2A
Other languages
English (en)
Inventor
刘美华
孙辉
林信南
陈建国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University, Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University
Priority to CN201610099818.2A priority Critical patent/CN107104040A/zh
Publication of CN107104040A publication Critical patent/CN107104040A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

本发明实施例提供一种氮化镓肖特基二极管的阳极制作方法。该方法包括：在硅衬底的表面上依次生长氮化镓GaN介质层、氮化铝镓AlGaN介质层、氮化硅Si3N4介质层和氧化层；蚀掉氧化层和Si3N4介质层形成阴极接触孔；沉积第一金属层，并对所述第一金属层进行光刻、刻蚀形成阴极；湿法腐蚀AlGaN介质层形成阳极接触孔；沉积第二金属层，并对所述第二金属层进行光刻、刻蚀形成阳极。本发明实施例采用过氧化氢和氢氧化钾的混合溶液刻蚀AlGaN层形成阳极接触孔，减小了刻蚀对沟道表面造成的损伤，提高了氮化镓肖特基二极管的性能。

Description

氮化镓肖特基二极管的阳极制作方法
技术领域
本发明实施例涉及半导体领域，尤其涉及一种氮化镓肖特基二极管的阳极制作方法。
背景技术
随着高效完备的功率转换电路和系统需求的日益增加，具有低功耗和高速特性的功率器件最近吸引了很多关注。氮化镓GaN是第三代宽禁带半导体材料，由于其具有大禁带宽度(3.4eV)、高电子饱和速率(2e7cm/s)、高击穿电场(1e10--3e10V/cm)，较高热导率，耐腐蚀和抗辐射性能，在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，被认为是研究短波光电子器件和高压高频率大功率器件的最佳材料。
目前，氮化铝镓/氮化镓高电子迁移率晶体管(AlGaN/GaN High ElectronMobility Transistor，简称AlGaN/GaN HEMT)是功率器件中的研究热点，这是因为AlGaN/GaN抑制结处形成高浓度、高迁移率的二维电子气(2DEG),同时异质结对2DEG具有良好的调节作用。由于，HEMT的栅极可以是肖特基结构，因此，氮化镓肖特基二极管(GaN schottky barrier diode，简称GaNSBD)是AlGaN/GaN HEMT的一种，且两者工作原理相同。
但是现有技术采用氯基反应离子刻蚀的干刻技术或者是电感耦合等离子体刻蚀技术制作氮化镓肖特基二极管的阳极，这些方法对刻蚀沟道表面会造成很严重的损伤，降低了氮化镓肖特基二极管的性能。
发明内容
本发明实施例提供一种氮化镓肖特基二极管的阳极制作方法，以提高氮化镓肖特基二极管的性能。
本发明实施例的一个方面是提供一种氮化镓肖特基二极管的阳极制作方法，包括：
在硅衬底的表面上依次生长氮化镓GaN介质层、氮化铝镓AlGaN介质层、氮化硅Si3N4介质层和氧化层；
沿着所述氧化层的第一区域向下刻蚀直到露出与所述第一区域对应的AlGaN介质层的上表面，被刻蚀掉的与所述第一区域对应的氧化层和Si3N4介质层形成阴极接触孔；
在露出的AlGaN介质层的上表面和剩余的氧化层上表面沉积第一金属层，并对所述第一金属层进行光刻、刻蚀形成阴极；
沿着所述氧化层的第二区域向下刻蚀直到露出与所述第二区域对应的AlGaN介质层的上表面；
沿着与所述第二区域对应的AlGaN介质层的上表面向下湿法腐蚀直到露出所述GaN介质层的上表面，被刻蚀掉的与所述第二区域对应的氧化层、Si3N4介质层和AlGaN介质层形成阳极接触孔；
在露出的所述GaN介质层的上表面和剩余的氧化层上表面沉积第二金属层，并对所述第二金属层进行光刻、刻蚀形成阳极。
本发明实施例提供的氮化镓肖特基二极管的阳极制作方法，采用过氧化氢和氢氧化钾的混合溶液刻蚀AlGaN层形成阳极接触孔，减小了刻蚀对沟道表面造成的损伤，提高了氮化镓肖特基二极管的性能。
附图说明
图1为本发明实施例提供的氮化镓肖特基二极管的阳极制作方法流程图；
图2为执行本发明实施例制作过程中氮化镓肖特基二极管的剖面示意图；
图3为执行本发明实施例制作过程中氮化镓肖特基二极管的剖面示意图；
图4为执行本发明实施例制作过程中氮化镓肖特基二极管的剖面示意图；
图5为执行本发明实施例制作过程中氮化镓肖特基二极管的剖面示意图；
图6为执行本发明实施例制作过程中氮化镓肖特基二极管的剖面示意图；
图7为执行本发明实施例制作过程中氮化镓肖特基二极管的剖面示意图。
具体实施方式
图1为本发明实施例提供的氮化镓肖特基二极管的阳极制作方法流程图。为了对本实施例中的方法进行清楚系统的描述，图2-图7为执行本发明实施例方法过程中氮化镓肖特基二极管的剖面示意图，如图1所示，所述方法包括：
步骤S101、在硅衬底的表面上依次生长氮化镓GaN介质层、氮化铝镓AlGaN介质层、氮化硅Si3N4介质层和氧化层；
所述在硅衬底的表面上依次生长氮化镓GaN介质层、氮化铝镓AlGaN介质层、氮化硅Si3N4介质层和氧化层，包括：在硅衬底的表面上依次生长氮化镓GaN介质层和氮化铝镓AlGaN介质层；在所述氮化铝镓AlGaN介质层的表面依次沉积氮化硅Si3N4介质层和氧化层。
如图2所示，在硅衬底的表面上依次生长氮化镓GaN介质层、氮化铝镓AlGaN介质层、氮化硅Si3N4介质层和氧化层，执行步骤S101后的氮化镓肖特基二极管的剖面示意图如图2所示，其中，硅衬底用20表示，GaN介质层用21表示，AlGaN介质层用22表示，氮化硅Si3N4介质层用23表示，氧化层用24表示。
步骤S102、沿着所述氧化层的第一区域向下刻蚀直到露出与所述第一区域对应的AlGaN介质层的上表面，被刻蚀掉的与所述第一区域对应的氧化层和Si3N4介质层形成阴极接触孔；
所述沿着所述氧化层的第一区域向下刻蚀直到露出与所述第一区域对应的AlGaN介质层的上表面，包括：刻蚀所述第一区域对应的氧化层形成第一氧化层开孔；沿着所述第一氧化层开孔刻蚀Si3N4介质层以露出与所述第一区域对应的AlGaN介质层的上表面。
在图2的基础上，在氧化层24上表面选定第一区域，并沿着第一区域刻蚀氧化层24，被刻蚀掉的氧化层24形成第一氧化层开孔，沿着第一氧化层开孔继续向下刻蚀Si3N4介质层并露出与所述第一区域对应的AlGaN介质层的上表面，执行步骤S102后的氮化镓肖特基二极管的剖面示意图如图3所示，其中，被刻蚀掉的与所述第一区域对应的氧化层24和Si3N4介质层23形成阴极接触孔25。
步骤S103、在露出的AlGaN介质层的上表面和剩余的氧化层上表面沉积第一金属层，并对所述第一金属层进行光刻、刻蚀形成阴极；
所述在露出的AlGaN介质层的上表面和剩余的氧化层上表面沉积第一金属层，包括：通过电子束蒸发在露出的AlGaN介质层的上表面和剩余的氧化层上表面沉积第一金属层，所述第一金属层为阴极金属。
在图3的基础上，在露出的AlGaN介质层22的上表面和剩余的氧化层24上表面沉积第一金属层，沉积第一金属层的方法具体为通过电子束蒸发在露出的AlGaN介质层的上表面和剩余的氧化层上表面沉积第一金属层，且所述第一金属层为阴极金属，对所述第一金属层进行光刻、刻蚀，光刻具体包括涂胶、曝光、显影，执行步骤S103后的氮化镓肖特基二极管的剖面示意图如图4所示，其中，对所述第一金属层进行光刻、刻蚀后形成的阴极用26表示。
步骤S104、沿着所述氧化层的第二区域向下刻蚀直到露出与所述第二区域对应的AlGaN介质层的上表面；
所述沿着所述氧化层的第二区域向下刻蚀直到露出与所述第二区域对应的AlGaN介质层的上表面，包括：刻蚀所述第二区域对应的氧化层形成第二氧化层开孔；沿着所述第二氧化层开孔刻蚀Si3N4介质层以露出与所述第二区域对应的AlGaN介质层的上表面。
在图4的基础上，在氧化层24上表面选定第二区域，并沿着第二区域刻蚀氧化层24，被刻蚀掉的氧化层24形成第二氧化层开孔，沿着第二氧化层开孔继续向下刻蚀Si3N4介质层并露出与所述第二区域对应的AlGaN介质层的上表面，执行步骤S104后的氮化镓肖特基二极管的剖面示意图如图5所示。
步骤S105、沿着与所述第二区域对应的AlGaN介质层的上表面向下湿法腐蚀直到露出所述GaN介质层的上表面，被刻蚀掉的与所述第二区域对应的氧化层、Si3N4介质层和AlGaN介质层形成阳极接触孔；
在图5的基础上，沿着与所述第二区域对应的AlGaN介质层22的上表面向下湿法腐蚀直到露出所述GaN介质层21的上表面，执行步骤S105后的氮化镓肖特基二极管的剖面示意图如图6所示，被刻蚀掉的与所述第二区域对应的氧化层24、Si3N4介质层23和AlGaN介质层22形成阳极接触孔28。
所述沿着与所述第二区域对应的AlGaN介质层的上表面向下湿法腐蚀直到露出所述GaN介质层的上表面，包括：采用过氧化氢和氢氧化钾的混合溶液沿着与所述第二区域对应的AlGaN介质层的上表面向下刻蚀AlGaN层以露出所述GaN介质层的上表面。
在本发明实施例中，湿法腐蚀AlGaN介质层22的具体方法为：采用过氧化氢和氢氧化钾的混合溶液沿着与所述第二区域对应的AlGaN介质层的上表面向下刻蚀AlGaN层以露出所述GaN介质层的上表面。
步骤S106、在露出的所述GaN介质层的上表面和剩余的氧化层上表面沉积第二金属层，并对所述第二金属层进行光刻、刻蚀形成阳极。
在图6的基础上，在露出的所述GaN介质层21的上表面和剩余的氧化层24上表面沉积第二金属层，并对所述第二金属层进行光刻、刻蚀形成阳极，光刻具体包括涂胶、曝光、显影。
所述在露出的所述GaN介质层的上表面和剩余的氧化层上表面沉积第二金属层，包括：通过电子束蒸发在露出的所述GaN介质层的上表面和剩余的氧化层上表面沉积第二金属层，所述第二金属层为阳极金属。
在本发明实施例中，在露出的所述GaN介质层的上表面和剩余的氧化层上表面沉积第二金属层的具体方法为：通过电子束蒸发在露出的所述GaN介质层的上表面和剩余的氧化层上表面沉积第二金属层，所述第二金属层为阳极金属。
综上所述，本发明实施例采用过氧化氢和氢氧化钾的混合溶液刻蚀AlGaN层形成阳极接触孔，减小了刻蚀对沟道表面造成的损伤，提高了氮化镓肖特基二极管的性能。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本领域技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (7)

1.一种氮化镓肖特基二极管的阳极制作方法，其特征在于，包括：
在硅衬底的表面上依次生长氮化镓GaN介质层、氮化铝镓AlGaN介质层、氮化硅Si3N4介质层和氧化层；
沿着所述氧化层的第一区域向下刻蚀直到露出与所述第一区域对应的AlGaN介质层的上表面，被刻蚀掉的与所述第一区域对应的氧化层和Si3N4介质层形成阴极接触孔；
在露出的AlGaN介质层的上表面和剩余的氧化层上表面沉积第一金属层，并对所述第一金属层进行光刻、刻蚀形成阴极；
沿着所述氧化层的第二区域向下刻蚀直到露出与所述第二区域对应的AlGaN介质层的上表面；
沿着与所述第二区域对应的AlGaN介质层的上表面向下湿法腐蚀直到露出所述GaN介质层的上表面，被刻蚀掉的与所述第二区域对应的氧化层、Si3N4介质层和AlGaN介质层形成阳极接触孔；
在露出的所述GaN介质层的上表面和剩余的氧化层上表面沉积第二金属层，并对所述第二金属层进行光刻、刻蚀形成阳极。
2.根据权利要求1的方法，其特征在于，所述沿着与所述第二区域对应的AlGaN介质层的上表面向下湿法腐蚀直到露出所述GaN介质层的上表面，包括：
采用过氧化氢和氢氧化钾的混合溶液沿着与所述第二区域对应的AlGaN介质层的上表面向下刻蚀AlGaN层以露出所述GaN介质层的上表面。
3.根据权利要求2所述的方法，其特征在于，所述在硅衬底的表面上依次生长氮化镓GaN介质层、氮化铝镓AlGaN介质层、氮化硅Si3N4介质层和氧化层，包括：
在硅衬底的表面上依次生长氮化镓GaN介质层和氮化铝镓AlGaN介质层；
在所述氮化铝镓AlGaN介质层的表面依次沉积氮化硅Si3N4介质层和氧化层。
4.根据权利要求3所述的方法，其特征在于，所述沿着所述氧化层的第一区域向下刻蚀直到露出与所述第一区域对应的AlGaN介质层的上表面，包括：
刻蚀所述第一区域对应的氧化层形成第一氧化层开孔；
沿着所述第一氧化层开孔刻蚀Si3N4介质层以露出与所述第一区域对应的AlGaN介质层的上表面。
5.根据权利要求4所述的方法，其特征在于，所述在露出的AlGaN介质层的上表面和剩余的氧化层上表面沉积第一金属层，包括：
通过电子束蒸发在露出的AlGaN介质层的上表面和剩余的氧化层上表面沉积第一金属层，所述第一金属层为阴极金属。
6.根据权利要求3所述的方法，其特征在于，所述沿着所述氧化层的第二区域向下刻蚀直到露出与所述第二区域对应的AlGaN介质层的上表面，包括：
刻蚀所述第二区域对应的氧化层形成第二氧化层开孔；
沿着所述第二氧化层开孔刻蚀Si3N4介质层以露出与所述第二区域对应的AlGaN介质层的上表面。
7.根据权利要求6所述的方法，其特征在于，所述在露出的所述GaN介质层的上表面和剩余的氧化层上表面沉积第二金属层，包括：
通过电子束蒸发在露出的所述GaN介质层的上表面和剩余的氧化层上表面沉积第二金属层，所述第二金属层为阳极金属。
CN201610099818.2A 2016-02-23 2016-02-23 氮化镓肖特基二极管的阳极制作方法 Pending CN107104040A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610099818.2A CN107104040A (zh) 2016-02-23 2016-02-23 氮化镓肖特基二极管的阳极制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610099818.2A CN107104040A (zh) 2016-02-23 2016-02-23 氮化镓肖特基二极管的阳极制作方法

Publications (1)

Publication Number Publication Date
CN107104040A true CN107104040A (zh) 2017-08-29

Family

ID=59658736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610099818.2A Pending CN107104040A (zh) 2016-02-23 2016-02-23 氮化镓肖特基二极管的阳极制作方法

Country Status (1)

Country Link
CN (1) CN107104040A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676308A (zh) * 2019-10-12 2020-01-10 中国电子科技集团公司第十三研究所 肖特基二极管的制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393939A (zh) * 2007-09-20 2009-03-25 中国科学院合肥物质科学研究院 氧化锌与碳构成的纳米管异质结及其制备方法
CN101807518A (zh) * 2010-03-26 2010-08-18 中山大学 基于阳极氧化铝的GaN基图形衬底模板的制作方法
CN102214758A (zh) * 2010-04-09 2011-10-12 Lg伊诺特有限公司 发光器件、用于制造发光器件的方法以及发光器件封装
CN102447020A (zh) * 2010-10-12 2012-05-09 泰谷光电科技股份有限公司 制造高亮度垂直式发光二极管的方法
CN102543730A (zh) * 2010-12-10 2012-07-04 富士通株式会社 半导体器件的制造方法
CN103066217A (zh) * 2013-01-18 2013-04-24 南京邮电大学 一种用于封装柔性有机发光器件的超疏水薄膜的制备方法
CN103632948A (zh) * 2013-12-25 2014-03-12 苏州晶湛半导体有限公司 一种半导体器件及其制造方法
US20140103357A1 (en) * 2012-10-17 2014-04-17 Imec Schottky diode structure and method of fabrication
CN104160519A (zh) * 2012-03-07 2014-11-19 首尔伟傲世有限公司 具有改善的光提取效率的发光二极管及其制造方法
CN104465795A (zh) * 2014-11-19 2015-03-25 苏州捷芯威半导体有限公司 一种肖特基二极管及其制作方法
CN104813479A (zh) * 2012-11-16 2015-07-29 威世通用半导体公司 具有部分凹陷阳极的GaN基肖特基二极管
CN105185841A (zh) * 2015-04-07 2015-12-23 苏州捷芯威半导体有限公司 一种场效应二极管及其制作方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393939A (zh) * 2007-09-20 2009-03-25 中国科学院合肥物质科学研究院 氧化锌与碳构成的纳米管异质结及其制备方法
CN101807518A (zh) * 2010-03-26 2010-08-18 中山大学 基于阳极氧化铝的GaN基图形衬底模板的制作方法
CN102214758A (zh) * 2010-04-09 2011-10-12 Lg伊诺特有限公司 发光器件、用于制造发光器件的方法以及发光器件封装
CN102447020A (zh) * 2010-10-12 2012-05-09 泰谷光电科技股份有限公司 制造高亮度垂直式发光二极管的方法
CN102543730A (zh) * 2010-12-10 2012-07-04 富士通株式会社 半导体器件的制造方法
CN104160519A (zh) * 2012-03-07 2014-11-19 首尔伟傲世有限公司 具有改善的光提取效率的发光二极管及其制造方法
US20140103357A1 (en) * 2012-10-17 2014-04-17 Imec Schottky diode structure and method of fabrication
CN104813479A (zh) * 2012-11-16 2015-07-29 威世通用半导体公司 具有部分凹陷阳极的GaN基肖特基二极管
CN103066217A (zh) * 2013-01-18 2013-04-24 南京邮电大学 一种用于封装柔性有机发光器件的超疏水薄膜的制备方法
CN103632948A (zh) * 2013-12-25 2014-03-12 苏州晶湛半导体有限公司 一种半导体器件及其制造方法
CN104465795A (zh) * 2014-11-19 2015-03-25 苏州捷芯威半导体有限公司 一种肖特基二极管及其制作方法
CN105185841A (zh) * 2015-04-07 2015-12-23 苏州捷芯威半导体有限公司 一种场效应二极管及其制作方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DEEPAK SELVANATHAN等: "《Investigation of surface treatment schemes on n-type GaN and Al0.2Ga0.8N》", 《J.VAC.SCI.TECHNOL.B》 *
HAN-YIN LIU等: "《Enhanced A1GaN/GaN MOS-HEMT Performance by Using Hydrogen Peroxide Oxidation Technique》", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *
HAN-YIN LIU等: "《Investigation of Temperature-Dependent Characteristics of AlGaN/GaN MOS-HEMT by Using Hydrogen Peroxide Oxidation Technique》", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676308A (zh) * 2019-10-12 2020-01-10 中国电子科技集团公司第十三研究所 肖特基二极管的制备方法
CN110676308B (zh) * 2019-10-12 2022-12-20 中国电子科技集团公司第十三研究所 肖特基二极管的制备方法

Similar Documents

Publication Publication Date Title
CN101840938B (zh) 氮化镓异质结肖特基二极管
CN105449521B (zh) 一种半绝缘表面等离子体波导太赫兹量子级联激光器的制作方法
CN102810564B (zh) 一种射频器件及其制作方法
CN105845723B (zh) 增强型GaN基高电子迁移率晶体管及其制备方法
CN108110054A (zh) 一种GaN基HEMT器件及其制备方法
CN108649071B (zh) 半导体器件及其制造方法
CN106158950A (zh) 一种提高增强型GaN MOS沟道迁移率的器件结构及实现方法
CN105355659A (zh) 槽栅AlGaN/GaN HEMT器件结构及制作方法
US20050159000A1 (en) Method for fabricating nitride-based compound semiconductor element
CN106952957A (zh) 一种纵向型氮化镓基半导体器件及制造方法
CN107104040A (zh) 氮化镓肖特基二极管的阳极制作方法
CN113113476A (zh) 适用于低工作电压高效率应用的GaN HEMT器件及制备方法
CN111477678B (zh) 一种基于叉指结构的横向肖特基二极管及其制备方法
CN106601806A (zh) 一种半导体器件及其制作方法
CN106298513B (zh) 一种hbt制造方法
CN107230709A (zh) AlGaN/GaN MIS-HEMT的制作方法
CN110416318A (zh) 一种氮化镓基二极管结构及其制备方法
JP2013016786A (ja) パワー素子およびその製造方法
CN104966732A (zh) GaAs基pHEMT器件及其制备方法
CN107230619A (zh) 增强型氮化镓晶体管的制作方法
CN108447899A (zh) 一种垂直结构GaN功率器件的制备方法
CN107104176B (zh) 氮化镓二极管的制作方法与氮化镓二极管
CN106449406B (zh) 一种垂直结构GaN基增强型场效应晶体管及其制造方法
CN110504330B (zh) 一种肖特基二极管及其制备方法
CN210073863U (zh) 一种增强型异质金属栅AlGaN/GaN MOS-HEMT器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170829