CN103632948A - 一种半导体器件及其制造方法 - Google Patents

一种半导体器件及其制造方法 Download PDF

Info

Publication number
CN103632948A
CN103632948A CN201310726666.0A CN201310726666A CN103632948A CN 103632948 A CN103632948 A CN 103632948A CN 201310726666 A CN201310726666 A CN 201310726666A CN 103632948 A CN103632948 A CN 103632948A
Authority
CN
China
Prior art keywords
silicon
extra play
electrode
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310726666.0A
Other languages
English (en)
Other versions
CN103632948B (zh
Inventor
程凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd
Original Assignee
SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd filed Critical SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd
Priority to CN201310726666.0A priority Critical patent/CN103632948B/zh
Publication of CN103632948A publication Critical patent/CN103632948A/zh
Priority to PCT/CN2014/094574 priority patent/WO2015096683A1/zh
Application granted granted Critical
Publication of CN103632948B publication Critical patent/CN103632948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体器件的制造方法，提供一衬底；在衬底上依次形成半导体层、硅附加层和光刻掩膜层；在硅附加层上部分区域刻蚀，沿硅(111)晶面形成斜截面，与未被刻蚀的硅(100)晶面构成梯形凹槽，直至暴露出所述半导体层；最后在上述凹槽中沉积金属形成电极。本发明的方法制造的半导体器件利用硅附加层所具有的刻蚀过程中各向异性的特点来控制和优化电极结构和形状，可以改善半导体层的电场分布，从而提高器件的击穿电压；同时，也可以有效的减小器件的电极尺寸，进一步改善器件的频率特性等。

Description

一种半导体器件及其制造方法
技术领域
本发明属于微电子技术领域，具体涉及一种半导体器件的制造方法，以及通过该方法制得的半导体器件。
背景技术
在半导体器件包括三极管和二极管的制造过程中，三极管栅极或二极管正极的形状和结构往往对器件的许多重要特性起着非常关键的作用。在场效应晶体管中，栅极的形状和结构对半导体层内电荷的分布有着重要影响，因而对电场强度的大小以及电势的分布产生重要影响。例如，在氮化镓高电子迁移率晶体管(HEMT)中，当源漏电压较高时(如超过100V)，在栅极靠近漏端的边缘处存在一个电场强度的峰值，在这个位置极易发生器件击穿现象，这大大降低了器件的击穿电压，影响器件的工作电压范围，甚至会严重影响器件的可靠性。
为了解决这个问题，通常采用两种方法：制作场板结构的栅极和T型栅极。但是这两种栅极形状都需要复杂的工艺，并且更多的栅极形状的形成也需要更为复杂的工艺，这使得栅极形状和结构成为限制器件性能和可靠性的一大问题。
另一方面，为了提高半导体器件的工作性能，随着半导体制造工艺的进步，器件的特征尺寸在逐渐缩小。在应用于高频领域的氮化镓高电子迁移率场效应晶体管中，栅极的尺寸对器件的频率特性有着重要的影响，为了提高器件的工作频率，往往要求栅极具有尽可能小的尺寸，以减少栅极的寄生效应(如寄生电容和寄生电感)，进而减少由栅极导致的延迟，提高器件的响应速度和工作频率。同时为了提高器件的工作频率，要求栅极具有极小的尺寸，可以达到深亚微米级别。然而，如此精细的尺寸，大大增加了光刻工艺的难度，普通光刻机无法满足工艺要求，而需要采用电子束光刻机来实现更小的线宽。
因此，针对上述技术问题，有必要提供一种具有改良结构的半导体器件，以克服上述缺陷。
发明内容
有鉴于此，本发明的目的在于提供一种半导体器件的制造方法，该方法制得的半导体器件通过增加具有在刻蚀过程中各向异性的硅附加层，来控制和优化电极结构和形状，并进一步减小光刻时器件的特征尺寸。
如图1(a)所示的硅晶格立方结构中，硅(111)边的长度是硅(100)边长度的
Figure BDA0000446274930000021
倍，计算可得硅(100)晶向与硅(111)晶向之间的角度
Figure BDA0000446274930000022
Figure BDA0000446274930000023
同理，硅(100)晶面与硅(111)晶面之间的角度也是θ＝55°。如图1(b)所示为硅半导体层在使用氢氧化钾溶液进行腐蚀时形成的梯形凹槽的剖面结构示意图，由于硅(100)晶面为水平方向，在湿法腐蚀时在硅(111)会形成斜截面，如图1(b)梯形的两腰所示。斜截面与水平面之间的角度为θ＝55°。图2(b)中，a为梯形凹槽的上边，是硅(100)半导体与氢氧化钾溶液接触并进行腐蚀的开口宽度；b为电极凹槽的高度，表示硅(100)半导体层被腐蚀的厚度；c为梯形凹槽的下边，是硅(100)半导体层经过腐蚀后形成的与有源半导体层接触的宽度，也是金属电极与有源半导体层相接触的宽度。结合图1(a)中硅(100)面与硅(111)面的关系，可以计算得出
Figure BDA0000446274930000024
例如，如果硅腐蚀的开口宽度a=500nm，那么当硅的厚度b=100nm时，可以得到与有源半导体层相接触的金属电极宽度为c=358nm，即通过这种方法将刻蚀开口的宽度从500nm降为358nm；如果硅的厚度b变为300nm时，与有源半导体层相接处的金属电极宽度c=75nm，即将刻蚀开口的宽度从500nm降为75nm，这样就通过增加腐蚀工艺大大降低了金属电极的有效宽度。这种方法不仅不对光刻机做出严格的要求，而且通过增加硅腐蚀厚度，可以进一步降低金属电极的有效宽度，甚至突破光刻机的极限。需要指明，这种方法对硅厚度提出了一定限制，在上述例子中，当硅厚度达到或超过353nm时，上述梯形凹槽将变为三角形凹槽，即与有源半导体层接触的金属电极宽度将降为0。
以上是基于硅(100)晶向与水平面水平而计算得到斜截面与水平面之间的角度为θ＝55°，为了保证刻蚀形成上述的梯形凹槽，硅(100)晶向与水平面可以成-35～35度的夹角。
为实现上述目的，本发明提供了一种半导体器件的制造方法，包括下述步骤：
1、提供一衬底；
2、在上述衬底上形成半导体层；
3、在上述半导体层上形成硅附加层；
4、在上述硅附加层上形成光刻掩膜层；
5、在上述硅附加层上部分区域刻蚀，沿硅(111)晶面形成斜截面，与未被刻蚀的硅(100)晶面构成梯形凹槽，刻蚀直至暴露出所述半导体层；
6、在上述凹槽上沉积金属形成电极。
优选的，步骤3中，所述硅附加层的(100)晶面与半导体层的水平平面成-35～35度的夹角。
优选的，步骤3中，硅附加层通过沉积、外延生长和晶片键合中的一种或几种方法形成。
优选的，在步骤3前，在硅附加层和半导体层之间插入介质层，包括氮化硅、硅锗氮、硅铝镓氮、硅铝氧、铝镁氧氮、硅铝氮和二氧化硅中的一种或几种。
优选的，步骤4中，所述光刻掩膜层为光刻胶、氮化硅、硅锗氮、硅铝镓氮、硅铝氧、铝镁氧氮、硅铝氮和二氧化硅中的一种或几种。
优选的，步骤6中，先在梯形凹槽中通过沉积金属形成电极，再去除硅附加层；或先将硅附加层氧化或氮化，把硅附加层完全转化成二氧化硅、氮化硅或氮氧化硅绝缘介质，再在梯形凹槽中形成电极。
进一步的，步骤3形成硅附加层之后，在硅附加层上形成钝化介质层，再在钝化介质层上形成光刻掩膜层，并在附加层刻蚀形成梯形凹槽后对钝化介质层进行刻蚀。
进一步的，步骤6中，在沉积金属形成电极之前，先沉积介质层形成作为金属电极与半导体层之间的绝缘介质层。
一种通过上述方法制造的半导体器件，包括：
衬底；
位于所述衬底上的半导体层；
位于所述半导体层上的刻蚀时各向异性的硅附加层；
以及在所述硅附加层上刻蚀形成的梯形凹槽和沉积在所述梯形凹槽内的电极。
优选的，在所述半导体层和硅附加层之间还设有钝化介质层。
优选的，所述钝化介质层为氮化硅、硅锗氮、硅铝镓氮、硅铝氧、铝镁氧氮、硅铝氮和二氧化硅中的一种或几种。
优选的，所述衬底为硅、碳化硅、锗、蓝宝石上硅或蓝宝石。
优选的，所述半导体层为硅、锗、锗硅、Ⅲ族砷化物、Ⅲ族磷化物和Ⅲ族氮化物中的一种或几种。
优选的，所述电极形状为T型或Γ型。
优选的，所述电极具有场板结构。
从上述技术方案可以看出，本发明的半导体器件利用硅附加层所具有的刻蚀过程中各向异性的特点来控制和优化电极结构和形状，可以改善半导体层的电场分布，从而提高器件的击穿电压；同时，也可以有效的减小器件的电极尺寸，进一步改善器件的频率特性等。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的有关本发明的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1(a)是硅(100)晶向与硅(111)晶向的结构示意图，图1(b)是梯形凹槽剖面结构示意图；
图2(a)和图2(b)～2(h)是本发明实施例1具有硅(100)薄膜半导体掩膜层的半导体器件的剖面结构示意图及其制作流程图；
图3(a)、图3(b)、图3(c)和图3(d)是本发明实施例2具有硅(100)薄膜半导体层和钝化介质层的半导体器件的制作流程剖面结构变化示意图；
图4是本发明实施例3包含钝化介质层和氧化后的附加层的半导体器件的剖面结构示意图；
图5是本发明实施例4电极金属和有源半导体层之间包含栅介质层的半导体器件的剖面结构示意图；
图6是本发明实施例5半导体层和附加层之间包含栅极氧化层的金属氧化物场效应晶体管(MOSFET)的剖面结构示意图。
具体实施方式
本发明公开了一种半导体器件的制造方法，包括下述步骤：
1、提供一衬底；
2、在上述衬底上形成半导体层；
3、在上述半导体层上形成硅附加层；
4、在上述硅附加层上形成光刻掩膜层；
5、在上述硅附加层上部分区域刻蚀，沿硅(111)晶面形成斜截面，与未被刻蚀的硅(100)晶面构成梯形凹槽，刻蚀直至暴露出所述半导体层；
6、在上述凹槽上沉积金属形成电极。
优选的，步骤3中，所述硅附加层的(100)晶面与半导体层的水平平面成-35～35度的夹角。
优选的，步骤3中，硅附加层通过沉积、外延生长和晶片键合中的一种或几种方法形成。
优选的，在步骤3前，在硅附加层和半导体层之间插入介质层，包括氮化硅、硅锗氮、硅铝镓氮、硅铝氧、铝镁氧氮、硅铝氮和二氧化硅中的一种或几种。
优选的，步骤4中，所述光刻掩膜层为光刻胶、氮化硅、硅锗氮、硅铝镓氮、硅铝氧、铝镁氧氮、硅铝氮和二氧化硅中的一种或几种。
优选的，步骤6中，先在梯形凹槽中通过沉积金属形成电极，再去除硅附加层；或先将硅附加层氧化或氮化，把硅附加层完全转化成二氧化硅、氮化硅或氮氧化硅绝缘介质，再在梯形凹槽中形成电极。
进一步的，步骤3形成硅附加层之后，在硅附加层上形成钝化介质层，再在钝化介质层上形成光刻掩膜层，并在附加层刻蚀形成梯形凹槽后对钝化介质层进行刻蚀。
进一步的，步骤6中，在沉积金属形成电极之前，先沉积介质层形成作为金属电极与半导体层之间的绝缘介质层。
一种通过上述方法制造的半导体器件，包括：
衬底；
位于所述衬底上的半导体层；
位于所述半导体层上的刻蚀时各向异性的硅附加层；
以及在所述硅附加层上刻蚀形成的梯形凹槽和沉积在所述梯形凹槽内的电极。
优选的，在所述半导体层和硅附加层之间还设有钝化介质层。
优选的，所述钝化介质层为氮化硅、硅锗氮、硅铝镓氮、硅铝氧、铝镁氧氮、硅铝氮和二氧化硅中的一种或几种。
优选的，所述衬底为硅、碳化硅、锗、蓝宝石上硅或蓝宝石。
优选的，所述半导体层为硅、锗、锗硅、Ⅲ族砷化物、Ⅲ族磷化物和Ⅲ族氮化物中的一种或几种。
优选的，所述电极形状为T型或Γ型。
优选的，所述电极具有场板结构。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图2(a)所示，半导体器件包括：衬底1；在衬底1上的氮化镓半导体层2；在半导体层2上的硅半导体附加层3；在附加层3的电极区域刻蚀形成的凹槽；在所述凹槽处形成的电极4。本实施例中衬底1可以是硅、碳化硅、锗、蓝宝石上硅或蓝宝石。本实施例中半导体器件可以是肖特基二极管，也可以是金属绝缘体场效应晶体管(MISFET)，其中包括金属氧化物场效应晶体管(MOSFET)，也可以是金属半导体场效应晶体管(MESFET)、高电子迁移率晶体管(HEMT)或异质结场效应晶体管(HFET)。本实施例中半导体层可以是硅、锗、砷化镓、氮化镓、氮化铝、铝镓氮和铝镓铟氮中的任意一种或几种的组合。
如图2(b)、2(c)、2(d)、2(e)、2(f)、2(g)和2(h)所示，本实施方式中半导体器件的制造方法是：(1)如图2(b)所述，提供一衬底1；(2)如图2(c)所示，在衬底1上形成半导体层2，其中半导体层2可以包括沟道层和势垒层接触形成的异质结，也可以包括不同极性的同质半导体(如硅或氮化镓的任意一种)形成的量子阱结构；(3)如图2(d)所示，在半导体层2上形成附加层3，其中，所述附加层可以包括硅(100)薄膜半导体；(4)如图2(e)所示，在附加层3上形成光刻掩膜层4；(5)如图2(f)所示，通过光刻将光刻掩膜层下方需要刻蚀的部分暴露出来；(6)如图2(g)所示，通过刻蚀包括湿法腐蚀，在附加层电极区域刻蚀形成凹槽；由于硅具有湿法腐蚀过程中各向异性的特点，在(111)方向刻蚀速率较慢，会形成硅(111)面的梯形凹槽；(7)如图2(h)所示，去除光刻掩膜层4，在梯形凹槽中通过沉积金属形成梯形电极5。也可以将附加层中的硅薄膜半导体层进行氧化成为二氧化硅，再在形成的梯形凹槽中形成梯形结构的电极5。
本实施例中，利用硅附加层在用氢氧化钾溶液腐蚀时各向异性的特性，即在(100)方向上刻蚀或腐蚀的速率较大，而在(111)方向刻蚀或腐蚀的速率较小，在刻蚀过程中会在硅(111)晶面上形成一个斜面，所形成凹槽的剖面形状将呈现向下约55度角左右的倒梯形。随着刻蚀附加层即硅半导体层厚度的增加，刻蚀过程中凹槽剖面的倒梯形的高度也在逐渐增大，因此在倒梯形两腰向下倾斜角度保持约55度左右不变的情况下，倒梯形下边即靠近氮化镓半导体层的边长将会逐渐减小，导致与氮化镓半导体层相接触的电极金属的有效长度逐渐减小。附加层形成梯形凹槽后，然后在梯形凹槽处沉积电极金属形成梯形的电极结构。这种方法使我们能够通过控制刻蚀附加层即硅(100)薄膜半导体层的厚度来改变氮化镓半导体层相接触的电极金属的尺寸，可以有效地的降低电极的等效尺寸，进而改善电极的形状和结构。这种方法可以使得，在不使用电子束光刻机的条件下，也可以制作出极细的电极，不仅大大降低对电子束光刻机的依赖，而且可以最大程度地降低栅极尺寸至深亚微米甚至纳米级。
实施例2
该半导体器件包括：衬底1、半导体层2、钝化层3、附加层4和电极5。本实施方式不同于实施例1之处在于，通过在半导体层2和附加层4之间增加钝化介质层3。钝化介质层3可以包括氮化硅、硅锗氮、硅铝镓氮、硅铝氧、铝镁氧氮、硅铝氮和二氧化硅中的一种或几种的组合。
如图3(a)、图3(b)、图3(c)和图3(d)所示，在通过刻蚀附加层4即硅(100)薄膜半导体层形成倒梯形电极凹槽之后，可以大大降低电极凹槽的尺寸。然后，再通过刻蚀倒梯形凹槽下方的氮化硅钝化层3，使刻蚀形成的氮化硅层3的凹槽与附加层4即硅(100)薄膜半导体上的电极凹槽的倒梯形下边边长具有相同的尺寸，之后在附加层4和氮化硅层3叠加形成的T型凹槽中沉积金属形成T型电极5。最后，去除附加层4，形成上端两侧悬空的T型电极结构5。这种电极结构的优点在于，由于上述附加层4形成的凹槽呈梯形结构，因而电极下方的附加层比较容易去除，不易残留。与传统的两侧不悬空的T型电极结构相比，上述方法形成的上端两侧悬空的T型电极结构，由于两侧介质为空气，具有最低的介电常数，因而这种结构具有相对较低的寄生电容，有利于提高半导体器件尤其是应用于射频领域的场效应晶体管的频率特性等重要特性。
实施例3
该半导体器件包括：衬底1、半导体层2、钝化层3、附加层4和电极5。与实施例2相比，本实施方式的不同之处在于，如图4所示，在有源半导体层2和硅附加层4之间增加钝化介质层3，在电极凹槽形成改善结构的电极金属后，对硅附加层4进行氧化生成二氧化硅层4，而不去除硅附加层4。这样可以在钝化层3之上增加一层二氧化硅层4，起到介质层和保护层的作用。钝化介质层3可以包括氮化硅、硅锗氮、硅铝镓氮、硅铝氧、铝镁氧氮、硅铝氮和二氧化硅中的一种或几种的组合。其他结构和制作方法同实施例2。
实施例4
该半导体器件包括：衬底1、半导体层2、钝化层3、附加层4、介质层5和电极6。与实施例3相比，本实施方式的不同之处在于，如图5所示，在沉积电极金属之前，先沉积介质层5形成作为金属电极6与有源半导体层2的绝缘介质层，形成绝缘栅的半导体器件。这种方法制作的绝缘栅场效应晶体管的优点在于，该方法制作的T型栅极结构具有较小的等效尺寸，并且改善栅电极的电荷分布，提高半导体器件的频率特性和耐压特性。其他结构和制造方法同实施例3。
实施例5
该半导体器件包括：衬底1、半导体层2、附加层4和电极31、32、33。与实施例1相比，本实施方式的不同之处在于，所述半导体器件是MOSFET，半导体层和附加层之间包含栅极氧化层，所述附加层是硅，所述栅极氧化层是二氧化硅，是由硅附加层氧化而成。如图6所示，在半导体层2上形成附加层之后，利用硅附加层的刻蚀各向异性，形成梯形电极凹槽，之后将硅附加层氧化成为二氧化硅层，作为MOSFET的栅氧化层。上述方法形成的改善的栅极结构，可以减小栅极的有效尺寸，提高器件的频率特性等性能。
综上所述，本发明的半导体器件利用附加层所具有的刻蚀过程中各向异性的特点来控制和优化电极结构和形状，可以改善半导体层的电场分布，从而提高器件的击穿电压；同时，也可以有效的减小器件的电极尺寸，进一步改善器件的频率特性等。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (15)

1.一种半导体器件的制造方法，其特征在于，包括下述步骤：
(1)提供一衬底；
(2)在上述衬底上形成半导体层；
(3)在上述半导体层上形成硅附加层；
(4)在上述硅附加层上形成光刻掩膜层；
(5)在上述硅附加层上部分区域刻蚀，沿硅(111)晶面形成斜截面，与未被刻蚀的硅(100)晶面构成梯形凹槽，刻蚀直至暴露出所述半导体层；
(6)在上述凹槽中沉积金属形成电极。
2.根据权利要求1所述的制造方法，其特征在于：步骤(3)中，所述硅附加层的(100)晶面与半导体层的水平平面成-35～35度的夹角。
3.根据权利要求1所述的制造方法，其特征在于：步骤(3)中，所述硅附加层通过沉积、外延生长和晶片键合中的一种或几种方法形成。
4.根据权利要求1所述的制造方法，其特征在于：在步骤(3)前，在硅附加层和半导体层之间插入介质层，包括氮化硅、硅锗氮、硅铝镓氮、硅铝氧、铝镁氧氮、硅铝氮和二氧化硅中的一种或几种。
5.根据权利要求1所述的制造方法，其特征在于：步骤(3)形成硅附加层之后，在硅附加层上形成钝化介质层，再在钝化介质层上形成光刻掩膜层，并在硅附加层刻蚀形成梯形凹槽后对钝化介质层进行刻蚀。
6.根据权利要求1所述的制造方法，其特征在于：步骤(4)中，所述光刻掩膜层为光刻胶、氮化硅、硅锗氮、硅铝镓氮、硅铝氧、铝镁氧氮、硅铝氮和二氧化硅中的一种或几种。
7.根据权利要求1所述的制造方法，其特征在于：步骤(6)中，先在梯形凹槽中通过沉积金属形成电极，再去除硅附加层；或先将硅附加层氧化，再在梯形凹槽中形成电极。
8.根据权利要求1所述的制造方法，其特征在于：步骤(6)中，在沉积金属形成电极之前，先沉积介质层形成作为金属电极与半导体层之间的绝缘介质层。
9.一种由权利要求1所述的制造方法制造的半导体器件，其特征在于，包括：
衬底；
位于所述衬底上的半导体层；
位于所述半导体层上的刻蚀时各向异性的硅附加层；
以及在所述硅附加层上刻蚀形成的梯形凹槽和沉积在所述梯形凹槽内的电极。
10.根据权利要求9所述的半导体器件，其特征在于：在所述硅附加层之上还设有钝化介质层。
11.根据权利要求10所述的半导体器件，其特征在于：所述钝化介质层为氮化硅、硅锗氮、硅铝镓氮、硅铝氧、铝镁氧氮、硅铝氮和二氧化硅中的一种或几种。
12.根据权利要求9所述的半导体器件，其特征在于：所述衬底为硅、碳化硅、锗、蓝宝石上硅或蓝宝石。
13.根据权利要求9所述的半导体器件，其特征在于：所述半导体层为硅、锗、锗硅、Ⅲ族砷化物、Ⅲ族磷化物和Ⅲ族氮化物中的一种或几种。
14.根据权利要求9所述的半导体器件，其特征在于：所述电极形状为T型或Γ型。
15.根据权利要求9所述的半导体器件，其特征在于：所述电极具有场板结构。
CN201310726666.0A 2013-12-25 2013-12-25 一种半导体器件及其制造方法 Active CN103632948B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310726666.0A CN103632948B (zh) 2013-12-25 2013-12-25 一种半导体器件及其制造方法
PCT/CN2014/094574 WO2015096683A1 (zh) 2013-12-25 2014-12-23 一种半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310726666.0A CN103632948B (zh) 2013-12-25 2013-12-25 一种半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103632948A true CN103632948A (zh) 2014-03-12
CN103632948B CN103632948B (zh) 2018-05-25

Family

ID=50213854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310726666.0A Active CN103632948B (zh) 2013-12-25 2013-12-25 一种半导体器件及其制造方法

Country Status (2)

Country Link
CN (1) CN103632948B (zh)
WO (1) WO2015096683A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015096683A1 (zh) * 2013-12-25 2015-07-02 苏州晶湛半导体有限公司 一种半导体器件及其制造方法
CN106328719A (zh) * 2015-06-15 2017-01-11 北京大学 肖特基二极管的加工方法和肖特基二极管
CN107104040A (zh) * 2016-02-23 2017-08-29 北京大学 氮化镓肖特基二极管的阳极制作方法
CN108133964A (zh) * 2017-12-25 2018-06-08 深圳市晶特智造科技有限公司 金属氧化物半导体场效应晶体管及其制作方法
CN108133922A (zh) * 2017-12-14 2018-06-08 深圳市金誉半导体有限公司 半导体芯片的压焊组件制作方法
CN108336147A (zh) * 2018-02-12 2018-07-27 崔金益 一种二硫化钼场效应晶体管的制备方法及其制备方法
CN110808208A (zh) * 2019-11-13 2020-02-18 中国电子科技集团公司第十三研究所 一种t型纳米栅的制备方法
CN113097265A (zh) * 2021-03-25 2021-07-09 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809153B (zh) * 2021-08-11 2024-04-16 浙江芯科半导体有限公司 碳化硅基铝镓氮/氮化镓微米线hemt功率器件及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153972A (ja) * 1993-11-30 1995-06-16 Tokin Corp 半導体装置の製造方法
US6537895B1 (en) * 2000-11-14 2003-03-25 Atmel Corporation Method of forming shallow trench isolation in a silicon wafer
CN101604704A (zh) * 2008-06-13 2009-12-16 张乃千 Hemt器件及其制造方法
CN102446980A (zh) * 2010-09-30 2012-05-09 比亚迪股份有限公司 一种低正向压降肖特基二极管及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5484507A (en) * 1993-12-01 1996-01-16 Ford Motor Company Self compensating process for aligning an aperture with crystal planes in a substrate
JP5017771B2 (ja) * 2004-08-20 2012-09-05 日本電気株式会社 相補型電界効果型トランジスタ、および電界効果型トランジスタの製造方法
CN100526208C (zh) * 2005-12-30 2009-08-12 中国科学院上海微系统与信息技术研究所 在绝缘体上硅的硅片上纳米宽度谐振结构及其制作方法
US7479671B2 (en) * 2006-08-29 2009-01-20 International Business Machines Corporation Thin film phase change memory cell formed on silicon-on-insulator substrate
CN103632948B (zh) * 2013-12-25 2018-05-25 苏州晶湛半导体有限公司 一种半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153972A (ja) * 1993-11-30 1995-06-16 Tokin Corp 半導体装置の製造方法
US6537895B1 (en) * 2000-11-14 2003-03-25 Atmel Corporation Method of forming shallow trench isolation in a silicon wafer
CN101604704A (zh) * 2008-06-13 2009-12-16 张乃千 Hemt器件及其制造方法
CN102446980A (zh) * 2010-09-30 2012-05-09 比亚迪股份有限公司 一种低正向压降肖特基二极管及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015096683A1 (zh) * 2013-12-25 2015-07-02 苏州晶湛半导体有限公司 一种半导体器件及其制造方法
CN106328719A (zh) * 2015-06-15 2017-01-11 北京大学 肖特基二极管的加工方法和肖特基二极管
CN107104040A (zh) * 2016-02-23 2017-08-29 北京大学 氮化镓肖特基二极管的阳极制作方法
CN108133922A (zh) * 2017-12-14 2018-06-08 深圳市金誉半导体有限公司 半导体芯片的压焊组件制作方法
CN108133964A (zh) * 2017-12-25 2018-06-08 深圳市晶特智造科技有限公司 金属氧化物半导体场效应晶体管及其制作方法
CN108336147A (zh) * 2018-02-12 2018-07-27 崔金益 一种二硫化钼场效应晶体管的制备方法及其制备方法
CN110808208A (zh) * 2019-11-13 2020-02-18 中国电子科技集团公司第十三研究所 一种t型纳米栅的制备方法
CN110808208B (zh) * 2019-11-13 2022-03-29 中国电子科技集团公司第十三研究所 一种t型纳米栅的制备方法
CN113097265A (zh) * 2021-03-25 2021-07-09 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN113097265B (zh) * 2021-03-25 2024-01-16 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
CN103632948B (zh) 2018-05-25
WO2015096683A1 (zh) 2015-07-02

Similar Documents

Publication Publication Date Title
CN103632948A (zh) 一种半导体器件及其制造方法
US10991819B2 (en) High electron mobility transistors
US10439029B2 (en) Field plate power device and method of manufacturing the same
US10847627B2 (en) Semiconductor device having source field plate and method of manufacturing the same
US7910955B2 (en) Semiconductor device having MIS structure and its manufacture method
TWI514568B (zh) 增強模式氮化鎵高電子遷移率電晶體元件及其製造方法
CN1989601B (zh) 制造具有盖层和凹进栅极的氮化物基晶体管的方法
US11929406B2 (en) Semiconductor device and method for manufacturing the same
US9525052B2 (en) Active area shaping of III-nitride devices utilizing a field plate defined by a dielectric body
US11563097B2 (en) High electron mobility transistor and fabrication method thereof
US20080308813A1 (en) High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
JP2010515279A (ja) Ｉｉｉ族窒化物素子のための活性領域成形およびその製造方法
US10170611B1 (en) T-gate field effect transistor with non-linear channel layer and/or gate foot face
US9076763B2 (en) High breakdown voltage III-nitride device
KR102107612B1 (ko) 반도체 디바이스의 비대칭 소스 및 드레인 구조
CN105393359A (zh) Hemt器件和方法
WO2021189182A1 (zh) 半导体装置及其制造方法
US9449833B1 (en) Methods of fabricating self-aligned FETS using multiple sidewall spacers
US20150295051A1 (en) Semiconductor device
US7190035B2 (en) Semiconductor device having elevated source/drain on source region and drain region
US10868162B1 (en) Self-aligned gallium nitride FinFET and method of fabricating the same
CN105336786B (zh) 半导体器件及其制造方法
TWI799177B (zh) 半導體裝置及其製造方法
WO2023141749A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
CN103022100B (zh) 鳍式场效应管的结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant