CN105393359A - Hemt器件和方法 - Google Patents

Hemt器件和方法 Download PDF

Info

Publication number
CN105393359A
CN105393359A CN201480031378.6A CN201480031378A CN105393359A CN 105393359 A CN105393359 A CN 105393359A CN 201480031378 A CN201480031378 A CN 201480031378A CN 105393359 A CN105393359 A CN 105393359A
Authority
CN
China
Prior art keywords
iii
nitride material
substrate
planar wall
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480031378.6A
Other languages
English (en)
Other versions
CN105393359B (zh
Inventor
萨迈赫·G·卡里尔
安德里亚·科林
卡里姆·S·布特罗斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HRL Laboratories LLC
Original Assignee
HRL Laboratories LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HRL Laboratories LLC filed Critical HRL Laboratories LLC
Publication of CN105393359A publication Critical patent/CN105393359A/zh
Application granted granted Critical
Publication of CN105393359B publication Critical patent/CN105393359B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

HEMT器件包括III族氮化物材料衬底，所述III族氮化物材料衬底的表面沿着与III族氮化物材料的C-面不平行的平面；在所述衬底上生长的III族氮化物材料的外延层；在所述外延层中蚀刻的凹槽，其具有与III族氮化物材料的极性平面平行的至少一个平面壁；在凹槽的一部分平面壁上形成的载流子供应层，使得沿凹槽的所述部分平面壁形成2DEG区；在所述外延层的表面处形成的掺杂源区使得所述掺杂源区与所述2DEG区被外延层的沟道区隔开；在外延层的沟道区上形成的栅极绝缘层；和在栅极绝缘层上形成的栅极接触层。

Description

HEMT器件和方法
相关申请
本申请要求于2013年7月15日提交的美国申请系列号61/846,489的优先权并要求保护该申请的权益，该申请的全部内容通过引用并入本文中。本申请还要求于2014年7月11日提交的美国申请系列号14/329,745的优先权并要求保护该申请的权益，该申请的全部内容通过引用合并于本文中。
技术领域
本技术总体上涉及具有利用二维电子气(2DEG)操作的元件的集成电路或器件，并且特别地涉及利用2DEG操作的III族氮化物高电压垂直HEMTS。本技术提出了具有垂直形成的二维电子气的垂直III族氮化物半导体器件。术语“HEMT”是指高电子迁移率晶体管器件。
背景技术
在已知的用于电力应用中的III族氮化物HEMT器件中，存在导通状态电阻和击穿电压(BV)之间的折衷设计。已知的高电压GaNHEMT器件使用基于横向器件结构的技术和工序流程，在横向器件结构中大的漂移区支持横向延伸的断态电压，并且其中高迁移率2DEG面水平地取向。
图1图示了现有技术高电压HEMT10的一部分的横截面，HEMT10包括例如在缓冲结构14的顶部上形成的未掺杂GaAs或GaN的窄带隙沟道层12，或载流子承载层(carriercarryinglayer)，所述缓冲结构14本身在衬底16诸如硅衬底的顶部上形成。宽带隙载流子供给层18或阻挡层，例如高度掺杂的n-型AlGaAs或AlGaN层，在沟道层12的顶部上形成。HEMT10包括在沟道层12中在导电源极接触区22和导电漏极接触区24之间形成的沟道区20，导电源极接触区22和导电漏极接触区24两者均穿过载流子供给层18形成在沟道层12中。钝化层26覆盖沟道区20上方的载流子供给层18和被绝缘体层30绝缘的栅极接触区28，穿过钝化层26进入到载流子层18中。可选的是，被绝缘体层30绝缘的栅极接触区28可以穿过钝化层26与载流子层18的表面接触。除此之外，HEMT10包括场板32，34，所述场板32，34分别连接到栅极接触区28和源极接触区22。
在HEMT10中，在断开状态操作期间，从栅极区28的边缘延伸到漏极接触区的漂移区水平地取向，具有支持高漏源电压和高漏栅电压的功能。HEMT10的第二个重要特征是二维电子气层36，该层36刚好在载流子供应层18(AlGaN)和载流子承载层(GaN层)之间的界面下方形成。这层具有高的载流子迁移率，所述高载流子迁移率例如可以达到2100cm2/V.sec。如果AlGaN层厚度增加到超过一定值，则2DEG将在该界面下方形成，其中2DEG的密度随着AlGaN层的厚度和铝的摩尔分数两者的增加而增加。
基于水平2DEGHVGaN的HEMT诸如横向HEMT10由于其较佳的材料特性诸如高临界电场、宽带隙和高饱和速度以及利用可以以高迁移率在2DEG层中移动的高密度片电荷的能力而被认为是目前引领电力电子学路线图的优选候选物。然而，对于额定值例如高于600V的较高电压器件，水平漂移区变得相当大，这又导致较大的单元栅距以及导通状态电阻和芯片面积的较大乘积Ron.A，其中A是器件芯片的面积。
乘积Ron.A是功率器件中很重要的品质因数，因为它直接影响模具的成本。对模具成本的进一步影响来自与较大的模具面积相关联的较低产率，这对于横向GaN是特别显著的。
虽然仍然比它们的硅形式更有利，但由于需要较长的漂移区来支持断开状态漏电压，随着阻塞电压的增加基于高电压GaN的横向HEMT不如基于垂直GaN的器件更有吸引力。
在垂直配置(垂直功率器件)中，单元栅距显著减小，因为漂移区垂直延伸。在这样的结构中横向维度仅由工艺约束和对穿通击穿的考虑限制。这意味着与横向器件相比，对于垂直器件来说Ron.A乘积将低得多，并且对于更高的电压额定值尤其如此。
图2图示了已知的垂直GaNFET40的一部分的横截面，所述垂直GaNFET40包括衬底42，例如由N+GaN制成，在其顶部上配置有漂移层44，例如漂移层44由低掺杂的N-GaN制成。FET40不包括2DEG。例如未掺杂GaN的沟道层46，配置在漂移区44的顶部上并被源极接触区48覆盖。源极接触区48和沟道区46被延伸到漂移区44中的栅极沟槽50横贯。栅极绝缘层52沿着栅极沟槽50并且栅极接触层54填充由栅极绝缘层52在栅极沟槽中留下的空间。漏电极56被配置在衬底42的底面上；在FET40的顶面上，源电极和栅电极接触源极接触区和栅极接触区。FET40包括垂直地在漂移层44中延伸的漂移区58，由此FET40中的电流传导是垂直的并且横跨处于断开状态的器件的电压在整个垂直取向的漂移区中得到支持。
FET40的垂直配置转化为具有高额定电压的晶体管的单元栅距明显减少。对于如FET40的垂直器件的单元栅距主要通过光刻法、为实现垂直结构的工艺约束和对穿通的考虑来确定。对于给定的技术成熟度水平的垂直功率器件诸如GaNFET40和横向功率器件诸如GanHEMT10，就价值主张而言设置额定电压值的盈亏平衡点。在盈亏平衡点下方，横向配置更具商业意识，在盈亏平衡点上方则垂直配置更有利。盈亏平衡点可以通过漂移区长度(其与设计相关)、单元栅距，除工艺复杂性之外的原材料成本和两种配置中每种的掩模计数来确定。
已知的基于垂直GaN的器件依赖于本体GaN漂移区，在本体GaN漂移区中不存在高电子密度和高迁移率层。本体GaN器件依赖于本体迁移率，这大大低于2DEG迁移率。本发明人已经注意到，对于额定电压大于600V的高电压器件，与横向GaNHEMT和垂直本体GaN相比，垂直GaNHEMT往往更优选。
Furukawa的于2006年5月2日授权的美国专利号：US7,038,253B2，公开了一种常闭型的基于GaN的场效应晶体管，其在操作期间具有非常小的导通电阻，并且能够大电流操作，其包括源电极和漏电极；由第一基于GaN的半导体材料制成的沟道部分，所述第一基于GaN的半导体材料是基于i-GaN的半导体材料或基于p-GaN的半导体材料。如此形成沟道部分从而与源电极和漏电极电连接。由第二基于GaN的半导体材料制成的第一和第二电子供应部分具有比第一基于GaN的半导体材料更大的带隙能，所述第一和第二电子供应部分被加入到沟道部分并且彼此分开定位。在沟道部分的表面上形成的绝缘层，在第一和第二电子供应部分之间延展；以及栅电极被布置在绝缘层上。
Hirotaka的题为“氮化物半导体器件和制备氮化物半导体器件的方法”的罗姆公司(RohmCo.)美国专利申请公开号US2009/0057684公开了一种氮化物半导体期间，其包括：由具有由非极性平面或半极性平面限定的主平面的导电III族氮化物半导体制成的半导体基层；在半导体基层的主平面上形成的绝缘层，其具有部分地暴露主平面的孔；氮化物半导体多层结构部分，其在从所述孔延伸到绝缘层上的区域上形成，具有平行于半导体基层的主平面的平行表面以及相对于半导体基层的主平面倾斜的+c-轴侧第一斜面和-c-轴侧第二斜面并且包括至少具有不同晶格常数的两种类型的III族氮化物半导体层；形成为与第二斜面相对的栅电极；被布置为与III族氮化物半导体层电连接的源电极；和在与主平面相对的半导体基层的背面上形成的漏电极。
Clarke的美国专利号7,098,093公开了HEMT型器件，其具有支柱，所述支柱具有与衬底垂直的垂直壁。支柱具有绝缘的半导体材料，如GaN。布置在支柱的侧面上的是半导体材料诸如AlGaN的阻挡层，其具有大于支柱的绝缘材料的带隙的带隙。电子流被限制在两种材料的界面处的狭窄沟道。包含合适的源极、漏极和栅极触点用于HEMT操作。
发明内容
本公开涉及垂直HEMT的结构，其中栅极和漏极之间的漂移区的至少一部分依赖于2DEG迁移率，以及涉及制造这种垂直HEMT的方法。
本公开的一个实施方案涉及HEMT器件，包括：III族氮化物材料衬底，所述III族氮化物材料衬底的表面沿着与所述III族氮化物材料的C-面不平行的平面；在所述衬底上生长的III族氮化物材料的外延层；在所述外延层中蚀刻的凹槽，所述凹槽具有与所述衬底的所述表面不平行的至少一个平面壁；所述至少一个平面壁与所述III族氮化物材料的极性平面平行；在所述凹槽的所述至少一个平面壁的至少一部分上形成的至少一个载流子供应层，使得沿所述凹槽的所述至少一个平面壁的所述至少一部分形成2DEG区；在所述外延层的所述表面处形成的掺杂源区使得所述掺杂源区与所述2DEG区被所述外延层的沟道区隔开；在所述外延层的所述沟道区上形成的栅极绝缘层；和在所述栅极绝缘层上形成的栅极接触层。
根据本公开的实施方案，栅极和沟道区平行于衬底的表面延伸。
根据本公开的实施方案，栅极和沟道区平行于凹槽的所述至少一个平面壁延伸。
根据本公开的实施方案，所述至少一个载流子供应层在凹槽的所述至少一个平面壁的一部分上形成使得沿外延层的沟道区形成另一个2DEG区。
根据本公开的实施方案，凹槽的所述至少一个平面壁平行于III族氮化物材料的C-面。
根据本公开的实施方案，凹槽的至少一个平面壁垂直于衬底的表面。
根据本公开的实施方案，衬底的表面沿着III族氮化物材料的M-面。表面。
根据本公开的实施方案，衬底的表面沿着III族氮化物材料的A-面。表面。
根据本公开的实施方案，III族氮化物材料衬底是自支撑III族氮化物材料衬底。
根据本公开的实施方案，III族氮化物材料是GaN。
根据本公开的实施方案，载流子供应层包括外延单晶AlGaN、外延单晶GaN/AlGaN和外延单晶AlN中的一种。
根据本公开的实施方案，载流子供应层包括在III族氮化物材料外延层上形成的分隔层和在分隔层上形成的阻挡层。
根据本公开的实施方案，载流子供应层在III族氮化物材料外延层上生长使得2DEG区在外延的III族氮化物材料中沿凹槽的所述至少一个平面壁的所述至少一部分的表面形成。
本公开的一个实施方案涉及一种制备HEMT器件的方法，所述方法包括：提供III族氮化物材料衬底，所述III族氮化物材料衬底的表面沿着与III族氮化物材料的C-面不平行的平面；在所述衬底上生长III族氮化物材料的外延层；在所述外延层中蚀刻凹槽，所述凹槽具有与衬底的表面不平行的至少一个平面壁；所述至少一个平面壁与III族氮化物材料的极性平面平行；在凹槽的所述至少一个平面壁的至少一部分上形成至少一个载流子供应层使得沿凹槽的所述至少一个平面壁的所述至少一部分的表面形成2DEG区；在所述外延层的表面处形成掺杂源区，使得所述掺杂源区与所述2DEG区被所述外延层的沟道区隔开；在所述外延层的所述沟道区上形成栅极绝缘层；和在所述栅极绝缘层上形成栅极接触层。
根据本公开的实施方案，栅极和沟道区平行于衬底的表面延伸。
根据本公开的实施方案，栅极和沟道区平行于凹槽的所述至少一个平面壁延伸。
根据本公开的实施方案，所述至少一个载流子供应层被配置在所述凹槽的所述至少一个平面壁的一部分上使得沿所述外延层的所述沟道区形成另一个2DEG区。
根据本公开的实施方案，所述至少一个平面壁平行于所述III族氮化物材料的C-面。
根据本公开的实施方案，所述凹槽的所述至少一个平面壁垂直于所述衬底的表面。
根据本公开的实施方案，所述衬底的所述表面沿着所述III族氮化物材料的M-面。
根据本公开的实施方案，所述衬底的所述表面沿着所述III族氮化物材料的A面。
根据本公开的实施方案，所述III族氮化物材料衬底是自支撑III族氮化物材料衬底。
根据本公开的实施方案，所述III族氮化物材料是GaN。
根据本公开的实施方案，所述载流子供应层包括外延单晶AlGaN、外延单晶GaN/AlGaN和外延单晶AlN中的一种。
根据本公开的实施方案，形成所述载流子供应层包括在所述III族氮化物材料外延层上形成分隔层和在所述分隔层上形成阻挡层。
根据本公开的实施方案，在所述凹槽的所述至少一个平面壁的至少一部分上形成所述至少一个载流子供应层包括在所述III族氮化物材料外延层上生长所述载流子供应层使得在外延的III族氮化物材料中沿所述凹槽的所述至少一个平面壁的所述至少一部分的表面形成2DEG。
附图说明
通过参考下图可以更好地理解本发明。附图中的组件不一定按比例绘制，而是重点在于举例说明本发明的原理。在附图中，同样的参考数字贯穿不同的视图指示相应的部分。
图1图示了现有技术的高电压横向HEMT的一部分的横截面。
图2图示了现有技术的高电压垂直FET的一部分的横截面。
图3a和3B图示了III族氮化物材料的C-面衬底的晶片，以及在所述C-面衬底上形成的2DEG。
图4是III族氮化物材料的晶体的投影视图。
图5A和5B图示了III族氮化物材料的M-面衬底的晶片，以及在根据本公开的实施方案的所述M-面衬底上形成的2DEG。
图6和6A图示了根据本公开的实施方案的高电压垂直HEMT的一部分的横截面。
图7和7A图示了根据本公开的实施方案的高电压垂直沟槽HEMT的一部分的横截面。
图8和8A图示了根据本公开的实施方案的高电压垂直沟槽HEMT的一部分的横截面。
具体实施方式
图3a图示了III族氮化物材料(例如GaN)的C-面衬底16的晶片。III族氮化物材料的晶体结构是这样的：它的C-面是极性的；即，在垂直于其表面的方向上显示出显著的自发的和压电的极化效应。如图3B中所图示，如果在所述表面的顶部上形成阻挡层或载流子供应层18，则产生的极化场60可沿衬底16的表面产生二维载流子限域62，也被称为2DEG62。
图4是III族氮化物材料(诸如GaN)的晶体的投影视图，特别地显示了III族氮化物材料包括两个非极性面：M-面和A-面，它们彼此垂直并且还垂直于极性的C-面。
根据本公开的实施方案，III族氮化物衬底优选地被配置成使得衬底的表面平行于III族氮化物材料的M-面或A-面。如下文所公开的，这种配置允许在衬底中形成垂直沟槽(与表面垂直的沟槽)，所述垂直沟槽具有平行于III族氮化物材料的C-面的沟槽壁。这使得沿沟槽壁形成致密的2DEG。
然而，根据本公开的实施方案，III族氮化物衬底也可被配置成使得相对于III族氮化物材料的M-面或A-面所述衬底的表面形成一定角度(不是90°角)。这种配置允许在衬底中形成垂直沟槽，所述垂直沟槽具有不垂直于III族氮化物材料的C-面的沟槽壁，由于沟槽壁和C-面之间的角度这允许沿沟槽壁形成减小的密度的2DEG。
图5A图示了根据本公开的实施方案的M-面III族氮化物衬底64的晶片。III族氮化物衬底64的晶体结构是这样的：它的M-面是非极性的；III族氮化物衬底64的极化场66是内部的且平行于III族氮化物衬底64的表面。
图5B图示了在III族氮化物衬底64中蚀刻的多个凹槽68。根据本公开的实施方案，每个凹槽68包括至少一个垂直于III族氮化物衬底64的表面且平行于III族氮化物材料的C-面的平面壁70。在平面壁70的表面处呈现的极化场66则垂直于平面壁70的表面。根据本公开的实施方案，如果在平面壁70的表面上形成载流子供应层74，则在平面壁70的表面处呈现的极化场66可以在III族氮化物衬底64中沿平面壁70的表面产生二维载流子限域72，或2DEG72。
根据本公开的可选的实施方案，每一个凹槽68可以包括不垂直于III族氮化物衬底64的表面的平面壁70，并且所述平面壁70相对于III族氮化物材料的C-面成一定角度。于是在平面壁70的表面处呈现的极化场66不垂直于平面壁70的表面，如果在平面壁70的表面上形成载流子供应层74，则在III族氮化物衬底64中沿平面壁70的表面产生减小密度的2DEG72。
图6图示了根据本公开的实施方案的高电压垂直HEMT75的一部分的横截面，其中III族氮化物衬底64包括自支撑本体III族氮化物材料衬底76，以及在衬底76上生长的III族氮化物材料的外延层78。为了清楚起见，衬底64的极化场66并没有图示在本图中。根据本公开的实施方案，极化场66垂直于平面壁70的表面，如图5B所示。根据本公开的实施方案，III族氮化物衬底76的表面沿着不平行于III族氮化物材料的C-面的平面。例如，III族氮化物衬底76可以是n+M-面自支撑GaN衬底。层78在相同材料的块状衬底上的外延生长保证了外延层78具有和III族氮化物衬底76相似的晶体排列。根据本公开的实施方案，外延层78可以由非故意掺杂材料制成。例如，当III族氮化物衬底76是n+M-面自支撑GaN衬底时，外延层78可以是具有与III族氮化物衬底76相似的m-面晶体排列的非故意掺杂的n-GaN外延层。
根据如图6中所示的本公开的实施方案，HEMT75包括在外延层78中蚀刻的至少一个凹槽68。根据本公开的实施方案，凹槽68可以是垂直的沟槽，所述垂直的沟槽通过外延层78延伸但终止于外延层78和III族氮化物衬底76之间的界面处，如图6中的实线所示。根据本公开的实施方案，凹槽68可以是沟槽，所述沟槽通过外延层78延伸并且穿透III族氮化物衬底76，如图6中带有标记77的虚线所示。根据本公开的实施方案，凹槽68可以是沟槽，所述沟槽通过外延层78延伸而不到达III族氮化物衬底76，如图6中带有标记79的虚线所示。
根据本公开的实施方案，凹槽68包括至少一个不平行于III族氮化物衬底76的表面的平面壁70。根据本公开的实施方案，平面壁70平行于III族氮化物材料的极性平面。当III族氮化物衬底76是M-面衬底并且凹槽68是垂直沟槽时，平面壁70可以平行于III族氮化物衬底76的材料的C-面以及外延层78。根据本公开的实施方案，载流子供应层74在在凹槽68的平面壁70的至少一部分上生长，使得2DEG区72在外延层78的外延III族氮化物材料中沿平面壁70的表面形成，平面壁70的表面被载流子供应层74覆盖。在图6中图示的实施方案中，载流子供应层74完全覆盖了平面壁70，因此2DEG区72沿整个平面壁70延伸。根据本公开的实施方案，钝化层80可以在载流子供应层74上形成。
根据本公开的实施方案，载流子供应层74可以是外延单晶AlGaN、外延单晶GaN/AlGaN或者外延单晶AlN。
根据本公开的实施方案，如图6中所示，HEMT75包括在外延层78的表面处形成的掺杂源区82，例如通过掺杂平行于衬底76的表面延伸的外延层78的表面的区域，使得掺杂源区82与2DEG区72被外延层78的沟道区84隔开。根据本公开的实施方案，沟道区84也平行于衬底76的表面延伸。根据本公开的实施方案，HEMT75包括在外延层78的沟道区84上形成的栅极绝缘层86，以及在栅极绝缘层86上形成的栅极接触层88。根据本公开的实施方案，栅极绝缘层86和栅极接触层88覆盖一部分源区82和一部分载流子供应层74。根据本公开的实施方案，HEMT75包括在衬底76的底面上的漏极接触区89。HEMT75的漂移区的至少一部分包括2DEG区72。
根据本公开的实施方案，HEMT75如下工作：在导通状态操作期间，将栅电压(VG)由栅电极施加至栅极接触层88，其中VG＞器件的夹断电压(Vp)。如果VG远远大于Vp，则在沟道区84中在栅极接触层88下形成沟道。在栅极接触层88下在沟道区84中形成的沟道为载流子提供了从源区82到2DEG区72的低电阻路径。HEMT75中的初始电流是横向的，在栅极接触层88的下方，然后在2DEG区72中是垂直的，在这里载流子以高的迁移率流向衬底76，并最终流出漏极接触区89。
在断开状态期间，栅电压被施加到栅电极，其中VG＜Vp(比夹断电压更负)。在源区82和2DEG区72间没有形成沟道。然后跨漂移区的正漏电压由耗尽的2DEG区支持(这类似于传统的横向HEMT的情况)。根据本公开的实施方案，生长的外延层78的厚度被设计成支持全漏电压，即，器件漂移区长度LD大致等于层78的厚度。
图6A图示了根据本公开的实施方案的高电压垂直HEMT91的一部分的横截面，与图6的高电压垂直HEMT75基本相同，但其中另外中间载流子承载层93在平面壁70的表面上生长，然后在载流子承载层93上生长载流子供应层74，使得在中间载流子承载层93中形成2DEG区72。这种中间载流子承载层93可以具有与外延层78相同的材料。载流子承载层93可以例如生长以提供与载流子供应层74的界面，其缺陷密度低于不使用中间载流子承载层93的情况。根据本公开的实施方案，分隔层95可以任选地在载流子供应层74之前形成，载流子供应层74随后在分隔层上生长。例如，如果载流子供应层74由AlGaN制成，则分隔层95可以例如由AlN制成，例如用于防止在载流子供应层74和中间载流子承载层93之间的界面处的合金无序效应。根据本公开的实施方案，分隔层95也可以在HEMT75中形成以防止在载流子供应层74和外延层78之间的界面处的合金无序效应。
图7图示了根据本公开的实施方案的高电压垂直HEMT90或沟槽HEMT90的一部分的横截面，高电压垂直HEMT90或沟槽HEMT90在III族氮化物衬底64中制成，所述III族氮化物衬底64包括自支撑本体III族氮化物材料衬底76以及生长在衬底76上的III族氮化物材料的外延层78，如前面关于图6所述。根据本公开的实施方案，HEMT90包括在外延层78中蚀刻的至少一个凹槽68，如前面关于图6所述。为了清楚起见，衬底64的极化场66没有图示在本图中。根据本公开的实施方案，如图5所示，极化场66垂直于平面壁70的表面。
根据本公开的实施方案，载流子供应层74在凹槽68的一部分平面壁70上生长，使得2DEG区72在外延层78中沿着平面壁70的所述部分形成。
根据本公开的实施方案，载流子供应层74可以是外延单晶AlGaN、外延单晶GaN/AlGaN或外延单晶AlN。
根据本公开的实施方案，HEMT90包括在外延层78的表面处形成的掺杂源区92，例如通过掺杂外延层78的表面的区域，并且平行于衬底76的表面延伸直至凹槽68的边缘。根据本公开的实施方案，HEMT90包括栅极绝缘层94，其在平面壁70的不被载体供应层74覆盖的部分上形成。所述绝缘层还可覆盖凹槽68中载流子供应层74的顶面。根据本公开的实施方案，HEMT90包括在栅极绝缘层94上在凹槽68中形成的栅极接触层96，从而在外延层78中在源区92下面沿栅极接触层96形成垂直沟道区98。根据本公开的实施方案，HEMT90包括在衬底76的底面上的漏极接触区89。HEMT90的至少一部分漂移区包括2DEG区72。
根据本公开的实施方案，HEMT90基本上如HEMT75操作，不同之处在于在导通状态操作中，如果VG(栅极的电压)远远大于Vp(HEMT90的夹断电压)，则在沟道区98中沿栅极接触层96形成垂直沟道，所述沟道为载流子提供从源区92流到2DEG区72的低电阻路径。在HEMT90中的电流沿栅极接触层96是垂直的，然后在2DEG区72中是垂直的，在2DEG区72处载流子高迁移率流向衬底76，并最终流出漏极接触区89。
在断开状态期间，栅电压被施加到栅电极，其中VG＜Vp(比夹断电压更负)。在源区92和2DEG区72间没有形成沟道。然后跨漂移区的正漏电压由耗尽的2DEG区支持(这类似于传统的横向HEMT的情况)。根据本公开的实施方案，生长的外延层78的厚度被设计成支持全漏电压，即，器件漂移区长度LD大致等于层78的厚度。
图7A图示了根据本公开的实施方案的高电压垂直HEMT97的一部分的横截面，其与图7的高电压垂直HEMT90基本相同，但其中另外中间载流子承载层99在平面壁70的表面上生长，然后在载流子承载层99的底部上生长载流子供应层74。在HEMT97中，2DEG区72沿着载流子供应层74在中间载流子承载层99中形成。这种中间载流子承载层99可以具有与外延层78相同的材料。中间载流子承载层99可以生长以提供与载流子供应层74的界面，其缺陷密度低于不使用中间载流子承载层的情况。根据本公开的实施方案，可以在载流子供应层74之前形成类似于关于图6A所述的分隔层的分隔层95，载流子供应层74随后在分隔层95上生长。
根据本公开的实施方案，下面的工艺流程可用于制造HEMT75、90、91或97中的一个：
提供n+M-面自支撑GaN衬底76，该衬底76充当高度掺杂的漏区并且提供模板以生长一层非故意掺杂的GaN层78，在GaN层78上实现器件结构的其余部分。因为非故意掺杂(UID)GaN层78在n+M-面GaN衬底76的顶部上生长，因此它具有类似的m-面晶体排列。
然后蚀刻至少一个沟槽68，例如垂直于衬底平面，在UIDGaN层78层中，并且从层78的表面垂直延伸到n+衬底76。此沟槽可以或者不可以深深地延伸足以到达n+衬底76。取决于器件优化，沟槽可以穿透n+衬底76，或终止于n+衬底/UID界面，或甚至在到达界面前终止。该沟槽具有至少一个侧壁70。
在沟槽68内(所述沟槽可以通过用于形成高纵横比沟槽的一种已知方法诸如反应离子蚀刻来形成)，III族氮化物层74(或多层)在侧壁70上生长，这将最终具有形成垂直的异质外延结的功能。以类似于在图1的常规横向HEMT结构中提供电流供给层(典型的AlGaN势垒)的组成和生长条件以为自发极化和压电极化两者设置正确条件的方式提供这些异质外延结层的组成和生长条件以为自发极化和压电极化两者设置正确的条件。
根据本公开的实施方案，一个或多个异质外延结层可以由任意数量的层构成，例如它们的生长可以仅涉及AlGaN层再生以形成具有侧壁70的异质结构。在另一实施方案中，一个或多个异质外延结层可由在侧壁70上生长的GaN/AlGaN制成使得在GaN/AlGaN堆叠中再生长的GaN层将具有较低的缺陷密度的良好质量。在另一个实施方案中，一个或多个异质外延结层可以是GaN/AlN/AlGaN的横向堆叠。根据本公开的实施方案，一个或多个异质外延结层可以是层的任意组合，或是III族氮化物材料的单层，这将导致具有高质量界面和最小缺陷密度的垂直取向的异质外延结层，并将使得在异质外延结界面处形成所需的垂直2DEG区72。
无论哪一层将用于形成一个或多个异质外延结层的步骤中，最终结果是得到具有低缺陷密度、高迁移率的2DEG和足够高的2DEG密度的高质量再生材料。例如，5e12-1e13/cm2的2DEG密度可以被认为是足够高的。
如图6所示，在一个或多个III族氮化物异质外延结层的生长结束后，可以完成合适的钝化层80的沉积或再生以终止再生层。PECVD、LPCVD或MOCVD氮化物(Si3N4)都是用于形成钝化层80的钝化步骤的合适候选物，然而，本公开不应局限于这些材料中的任一种，并且对电流崩塌(漏)问题有高抵抗力的任何适宜的钝化材料都将是合适的。
此后，形成低欧姆接触区用以实施源接触82或92。对供体类型物种诸如硅的高剂量掩蔽离子注入接着进行RTA步骤可用于形成源接触。接下来，在外延层78的表面上或侧壁70的一部分上沉积或生长绝缘材料，用以形成栅极绝缘层86或94。然后在绝缘栅极工序后紧接着用适当的栅极材料(或栅堆叠)88或96沉积/蒸发。下一步完成后段制程工序，包括金属间介电沉积和金属蒸发或溅射工序以实现低阻源、漏极互连网络。应该注意的是，在这个垂直结构中，漏极金属沉积在晶片的背面。为减少漏极寄生电阻，可以将n+m-面衬底76减薄到合适的厚度，然后再沉积背面的漏极金属89。
图8图示了根据本公开的实施方案的高电压垂直沟槽HEMT100的一部分的横截面。HEMT100与关于图7描述的HEMT90基本相同，不同之处在于不是包括仅在平面壁70的底部上生长的载流子供应层74，HEMT100包括在平面壁70的较大部分上生长的载流子供应层102，使得沿外延层的沟道区98形成另一个2DEG区104，例如与2DEG区72一致。为了清楚起见，衬底64的极化场66没有图示在本图中。根据本公开的实施方案，极化场66垂直于平面壁70的表面，如图5所示。
根据本公开的实施方案，载流子供应层102包括表面凹槽106，在表面凹槽106中形成栅极绝缘层94和栅极接触层96以便具有垂直沟道区98，如关于图7所详述的。需要注意的是，由于沟道区98中的另一个2DEG区104，HEMT100以耗尽模式操作而非如HEMT90以增强模式操作。
图8A图示根据本公开的实施方案的高电压垂直HEMT103的一部分的横截面，其与图8的高电压垂直HEMT100基本相同，但其中另外中间载流子承载层105在平面壁70的表面上生长，然后载流子供应层102在载流子承载层105上生长，使得2DEG区72在中间载流子承载层105中沿载流子供应层102形成。中间载流子承载层105可以具有与外延层78相同的材料。中间载流子承载层105可以生长以提供与载流子供应层102的界面，其缺陷密度低于不使用中间载流子承载层105的情况。根据本公开的实施方案，可以在载流子供应层102之前形成分隔层107(类似于之前描述的分隔层95)，载流子供应层102随后在分隔层107上生长。
概念
本公开涉及至少下列概念：
概念1.一种半导体器件，包括垂直取向的2DEG层，包括：本体M-面自支撑III族氮化物材料衬底(非极性)；在所述本体M-面III族氮化物材料衬底上生长的M-面III族氮化物材料Epi层；沿所述M-面III族氮化物材料Epi层的极性C-面蚀刻的沟槽；使用单晶AlGaN(或GaN/AlGaN)的选择性外延再生长在所述沟槽旁边垂直形成的2DEG。
概念2.概念1的半导体器件，其中所述III族氮化物材料是GaN。
概念3.概念1的半导体器件，包括水平延伸的沟道和栅极。
概念4.概念1的半导体器件，包括垂直延伸的沟道和栅极。
概念5.一种制备半导体器件的方法，所述半导体器件具有垂直取向的2DEG层，所述方法包括：提供n+M-面自支撑GaN衬底；在n+M-面GaN衬底的顶部上生长非故意掺杂GaN外延层使得UID外延GaN层具有类似的m-面晶体排列；在UID外延GaN层中蚀刻沟槽，所述沟槽沿C-面从所述UID外延GaN层的表面向n+衬底垂直延伸；在所述沟槽内形成至少一个III族氮化物层的再生长；沉积或再生长合适的钝化层沉积以使再生长的层停止；形成低欧姆接触区以实现源接触；在堆叠结构的表面上沉积或再生长绝缘材料以形成栅极绝缘层；在栅极绝缘层的顶部上沉积适宜的栅极材料使得所述栅极材料与n+源区和UID外延GaN层与沿所述沟槽的壁再生长的至少一个III族氮化物层之间的界面两者重叠。
概念6：概念5的方法，其中所述沟槽延伸的深度足以穿透所述n+衬底。
概念7：概念5的方法，其中所述沟槽延伸的深度足以在所述n+衬底/UID界面处终止。
概念8：概念5的方法，其中所述沟槽不到达所述n+衬底/UID界面。
概念9：概念5的方法，其中所述再生长包括AlGaN层从而与n-GaN的侧壁形成异质结构。
概念10：概念5的方法，其中所述再生长包括在n-GaN区的侧壁上生长的GaN/AlGaN使得在GaN/AlGaN堆叠结构中再生长的GaN层将具有较低缺陷密度的较好质量。
概念11：概念5的方法，其中所述再生长包括GaN/AlN/AlGaN的横向堆叠结构。
概念12：概念5的方法，其中所述钝化步骤包括PECVD、LPCVD或MOCVD氮化物(Si3N4)中的一种。
概念13：概念5的方法，其中对供体类型物种诸如硅的高剂量掩蔽粒子注入接着进行RTA步骤用于形成源接触。可选地，在源区中蚀刻带图案的区域，并且n+GaN的选择性外延再生长用于形成源接触。
概念14：概念5的方法，进一步包括在衬底的底面上形成漏接触。
概念15.一种HEMT器件，包括：III族氮化物材料衬底，所述III族氮化物材料衬底的表面沿着与所述III族氮化物材料的C-面不平行的平面；在所述衬底上生长的III族氮化物材料的外延层；在所述外延层中蚀刻的凹槽，所述凹槽具有与所述衬底的所述表面不平行的至少一个平面壁；所述至少一个平面壁与所述III族氮化物材料的极性平面平行；在所述凹槽的所述至少一个平面壁的至少一部分上形成的至少一个载流子供应层，使得沿所述凹槽的所述至少一个平面壁的所述至少一部分形成2DEG区；在所述外延层的所述表面处形成的掺杂源区使得所述掺杂源区与所述2DEG区被所述外延层的沟道区隔开；在所述外延层的所述沟道区上形成的栅极绝缘层；和在所述栅极绝缘层上形成的栅极接触层。
概念16.概念15的HEMT器件，其中所述栅极和沟道区平行于所述衬底的所述表面延伸。
概念17.概念15的HEMT器件，其中所述栅极和沟道区平行于所述凹槽的所述至少一个平面壁延伸。
概念18.概念16或17的HEMT器件，其中所述至少一个载流子供应层在所述凹槽的所述至少一个平面壁的一部分上形成使得沿所述外延层的所述沟道区形成另一个2DEG区。
概念19.概念15-18的HEMT器件，其中所述凹槽的所述至少一个平面壁平行于所述III族氮化物材料的C-面。
概念20.概念15-19的HEMT器件，其中所述凹槽的所述至少一个平面壁垂直于所述衬底的所述表面。
概念21.概念20的HEMT器件，其中所述衬底的所述表面沿着所述III族氮化物材料的M-面。
概念22.概念20的HEMT器件，其中所述衬底的所述表面沿着所述III族氮化物材料的A-面。
概念23.概念15-22的HEMT器件，其中所述III族氮化物材料衬底是自支撑III族氮化物材料衬底。
概念24.概念15-23的HEMT器件，其中所述III族氮化物材料是GaN。
概念25.概念15-24的HEMT器件，其中所述载流子供应层包括外延单晶AlGaN、外延单晶GaN/AlGaN和外延单晶AlN中的一种。
概念26.概念15-25的HEMT器件，其中所述载流子供应层包括在所述III族氮化物材料外延层上形成的分隔层和在所述分隔层上形成的阻挡层。
概念27.概念15-26的HEMT器件，其中所述载流子供应层在所述III族氮化物材料外延层上生长使得所述2DEG区在外延的III族氮化物材料中沿所述凹槽的所述至少一个平面壁的所述至少一部分的表面形成。
概念28.一种制备HEMT器件的方法，所述方法包括：提供III族氮化物材料衬底，所述III族氮化物材料衬底的表面沿着与所述III族氮化物材料的C-面不平行的平面；在所述衬底上生长III族氮化物材料的外延层；在所述外延层中蚀刻凹槽，所述凹槽具有与所述衬底的所述表面不平行的至少一个平面壁；所述至少一个平面壁与所述III族氮化物材料的极性平面平行；在所述凹槽的所述至少一个平面壁的至少一部分上形成至少一个载流子供应层使得沿所述凹槽的所述至少一个平面壁的所述至少一部分的表面形成2DEG区；在所述外延层的所述表面处形成掺杂源区，使得所述掺杂源区与所述2DEG区被所述外延层的沟道区隔开；在所述外延层的所述沟道区上形成栅极绝缘层；和在所述栅极绝缘层上形成栅极接触层。
概念29.概念28的方法，其中所述栅极和沟道区平行于所述衬底的所述表面延伸。
概念30.概念28的方法，其中所述栅极和沟道区平行于所述凹槽的所述至少一个平面壁延伸。
概念31.概念28-30的方法，包括在所述凹槽的所述至少一个平面壁的一部分上的所述至少一个载流子供应层使得沿所述外延层的所述沟道区形成另一个2DEG区。
概念32.概念28-31的方法，其中所述至少一个平面壁平行于所述III族氮化物材料的C-面。
概念33.概念28-32的方法，其中所述凹槽的所述至少一个平面壁垂直于所述衬底的所述表面。
概念34.概念28-33的方法，其中所述衬底的所述表面沿着所述III族氮化物材料的M-面。
概念35.概念28-33的方法，其中所述衬底的所述表面沿着所述III族氮化物材料的A面。
概念36.概念28-35的方法，其中所述III族氮化物材料衬底是自支撑III族氮化物材料衬底。
概念37.概念28-36的方法，其中所述III族氮化物材料是GaN。
概念38.概念28-37的方法，其中所述载流子供应层包括外延单晶AlGaN、外延单晶GaN/AlGaN和外延单晶AlN中的一种。
概念39.概念28-38的方法，其中形成所述载流子供应层包括在所述III族氮化物材料外延层上形成分隔层和在所述分隔层上形成阻挡层。
概念40.概念28-39的方法，其中在所述凹槽的所述至少一个平面壁的至少一部分上形成所述至少一个载流子供应层包括在所述III族氮化物材料外延层上生长所述载流子供应层使得在外延的III族氮化物材料中沿所述凹槽的所述至少一个平面壁的所述至少一部分的表面形成2DEG。
需注意与已知的横向HEMT相比，作为单元栅距减少的结果，根据本公开的HEMT极大地提高了对高电流承载能力的可扩展性。事实上，由于电流能力、缺陷密度和阻断能力的结合，在横向GaNHEMT中扩展到较高电流能力不是一个小问题。由此可见，大面积器件不能够支持高击穿电压，而利用相同的设计规则/技术，根据本公开的实施方案的较小面积器件能够支持高击穿电压。
需注意根据本公开的实施方案的HEMT将适合用于高电压GaN器件应用包括电动汽车、卡车、牵引应用、高压输电线路和其中要求高效电源开关的海军应用。分立功率器件的总市场容量预计到2020年达到200亿美元。其中HVGaNHEMT可以作为目标的HV市场到2020年估计为80亿美元。由于GaNHEMT的优异材料特性，在上述的应用中插入基于GaN的功率器件对于汽车制造商以及能源和国防工业具有显著的兴趣。进一步，基于GaN的功率器件被认为是引领节能产品的未来路线图的主要候选物。根据本公开的HEMT在要求1300V阻断能力的应用中特别地有用，例如，用于下一代车辆的电气化。全球对于CO2排放减少的要求和美国减少对外国石油的依赖度的推动力正在驱动对在性能上优于现有硅器件的节能半导体器件的市场拉动力，所述节能半导体器件将能够在不能被基于硅的功率器件的较小带隙(Eg＝1.1eV)所承受的较高温度下操作。
已经提出上面对本发明的优选实施方案的描述用于举例说明和描述的目的。其不意在是穷尽的或将本发明限于所公开的准确形式或示例性实施方案。显然，对于本领域专业技术人员来说许多改型和变化将是显而易见的。类似地，所述的任何过程步骤可以与其他步骤互换以便达到相同的结果。选择和描述实施方案以便最好地解释本发明的原理及其实际应用的最佳方式，从而使得本领域其他技术人员能够理解本发明的各种实施方案以及适于所考虑的具体应用或实施方式的各种改型。
例如，关于图6和图7图示的HEMT是常闭器件。然而，本公开的实施方案还包括常通(耗尽模式)HEMT。
本发明的范围意在由附带的权利要求及其等效形式限定。除非明确那样说明，否则提及单数的元件不意在表示“一个和仅一个”，而是表示“一个或多个”。而且，本公开中的任何元件、组件或方法步骤不意在贡献给公众，无论在下面的权利要求中是否明确地表述该元件、组件或方法步骤。本文的任何权利要求要素不应按照35U.S.C.Sec.112，第六段的规定解释，除非该要素专门地使用短语“用于......的装置”表述。
应当理解的是在附件中图示的附图仅提出用于示例性目的，其突出了本发明的功能性和致力的优点。本发明的架构是充分灵活的和可配置的，使得其可以以不同于附图中所示的方式被利用(和操纵)。
此外，前面摘要的目的是使得美国专利商标局和不熟悉专利或法律术语或措辞的一般公众，并且特别是科学家、工程师和本领域从业人员能够快速地通过粗略审视就能确定本申请的技术公开内容的本质和精髓。摘要不意在以任何方式对本发明的范围具有限制性。还要理解的是在权利要求中引述的方法和过程不需要按所给出的次序执行。
此外，需注意实施方案可以被描述为被绘制为流程图、流程框图、结构图或框图的工序。尽管流程图可以将操作描述为序贯的工序，但许多操作可以并行地或同时执行。另外，操作的次序可以重新排列。当其操作完成时一个工序终止。工序可以对应于方法、函数、步骤、子例程、子程序等。当工序对应于函数时，其终止对应于函数返回至调用函数或主函数。
在不背离本发明的前提下，本文所述的本发明的各种特征可以在不同的系统中实施。应该注意前面的实施方案仅是实施例并且不应被解释为限制本发明。对实施方案的描述意在是说明性的，并且不限制权利要求的范围。同样地，本教导可以容易地应用于其他类型的装置并且对于本领域技术人员来说许多备选方案、改型和变化形式是显而易见的。优选地包括本文所述的所有元件、部件和步骤。要理解的是这些元件、部件和步骤中的每一个都可以被其他元件、部件和步骤代替或一起去掉，如对于本领域技术人员显而易见的那样。
广义地，本文公开了HEMT器件，其包括III族氮化物材料衬底，所述III族氮化物材料衬底的表面沿着与所述III族氮化物材料的C-面不平行的平面；在所述衬底上生长的III族氮化物材料的外延层；在所述外延层中蚀刻的凹槽，所述凹槽具有与所述III族氮化物材料的极性平面平行的至少一个平面壁；在所述凹槽的一部分平面壁上形成的载流子供应层，使得沿所述凹槽的所述部分平面壁形成2DEG区；在所述外延层的表面处形成的掺杂源区使得所述掺杂源区与所述2DEG区被所述外延层的沟道区隔开；在所述外延层的所述沟道区上形成的栅极绝缘层；和在所述栅极绝缘层上形成的栅极接触层。

Claims (26)

1.一种HEMT器件，包括：
III族氮化物材料衬底，所述III族氮化物材料衬底的表面沿着与所述III族氮化物材料的C-面不平行的平面；
在所述衬底上生长的III族氮化物材料的外延层；
在所述外延层中蚀刻的凹槽，所述凹槽具有与所述衬底的所述表面不平行的至少一个平面壁；所述至少一个平面壁与所述III族氮化物材料的极性平面平行；
在所述凹槽的所述至少一个平面壁的至少一部分上形成的至少一个载流子供应层，使得沿所述凹槽的所述至少一个平面壁的所述至少一部分形成2DEG区；
在所述外延层的所述表面处形成的掺杂源区使得所述掺杂源区与所述2DEG区被所述外延层的沟道区隔开；
在所述外延层的所述沟道区上形成的栅极绝缘层；和
在所述栅极绝缘层上形成的栅极接触层。
2.权利要求1所述的HEMT器件，其中所述栅极和沟道区平行于所述衬底的所述表面延伸。
3.权利要求1所述的HEMT器件，其中所述栅极和沟道区平行于所述凹槽的所述至少一个平面壁延伸。
4.权利要求3所述的HEMT器件，其中所述至少一个载流子供应层在所述凹槽的所述至少一个平面壁的一部分上形成使得沿所述外延层的所述沟道区形成另一个2DEG区。
5.权利要求1所述的HEMT器件，其中所述凹槽的所述至少一个平面壁平行于所述III族氮化物材料的C-面。
6.权利要求5所述的HEMT器件，其中所述凹槽的所述至少一个平面壁垂直于所述衬底的所述表面。
7.权利要求6所述的HEMT器件，其中所述衬底的所述表面沿着所述III族氮化物材料的M-面。
8.权利要求6所述的HEMT器件，其中所述衬底的所述表面沿着所述III族氮化物材料的A-面。
9.权利要求1所述的HEMT器件，其中所述III族氮化物材料衬底是自支撑III族氮化物材料衬底。
10.权利要求1所述的HEMT器件，其中所述III族氮化物材料是GaN。
11.权利要求1所述的HEMT器件，其中所述载流子供应层包括外延单晶AlGaN、外延单晶GaN/AlGaN和外延单晶AlN中的一种。
12.权利要求1所述的HEMT器件，其中所述载流子供应层包括在所述III族氮化物材料外延层上形成的分隔层和在所述分隔层上形成的阻挡层。
13.权利要求1所述的HEMT器件，其中所述载流子供应层在所述III族氮化物材料外延层上生长使得所述2DEG区在外延的III族氮化物材料中沿所述凹槽的所述至少一个平面壁的所述至少一部分的表面形成。
14.一种制备HEMT器件的方法，所述方法包括：
提供III族氮化物材料衬底，所述III族氮化物材料衬底的表面沿着与所述III族氮化物材料的C-面不平行的平面；
在所述衬底上生长III族氮化物材料的外延层；
在所述外延层中蚀刻凹槽，所述凹槽具有与所述衬底的所述表面不平行的至少一个平面壁；所述至少一个平面壁与所述III族氮化物材料的极性平面平行；
在所述凹槽的所述至少一个平面壁的至少一部分上形成至少一个载流子供应层使得沿所述凹槽的所述至少一个平面壁的所述至少一部分的表面形成2DEG区；
在所述外延层的所述表面处形成掺杂源区，使得所述掺杂源区与所述2DEG区被所述外延层的沟道区隔开；
在所述外延层的所述沟道区上形成栅极绝缘层；和
在所述栅极绝缘层上形成栅极接触层。
15.权利要求14所述的方法，其中所述栅极和沟道区平行于所述衬底的所述表面延伸。
16.权利要求14所述的方法，其中所述栅极和沟道区平行于所述凹槽的所述至少一个平面壁延伸。
17.权利要求16所述的方法，包括在所述凹槽的所述至少一个平面壁的一部分上的所述至少一个载流子供应层使得沿所述外延层的所述沟道区形成另一个2DEG区。
18.权利要求14所述的方法，其中所述至少一个平面壁平行于所述III族氮化物材料的C-面。
19.权利要求14所述的方法，其中所述凹槽的所述至少一个平面壁垂直于所述衬底的所述表面。
20.权利要求19所述的方法，其中所述衬底的所述表面沿着所述III族氮化物材料的M-面。
21.权利要求19所述的方法，其中所述衬底的所述表面沿着所述III族氮化物材料的A面。
22.权利要求14所述的方法，其中所述III族氮化物材料衬底是自支撑III族氮化物材料衬底。
23.权利要求14所述的方法，其中所述III族氮化物材料是GaN。
24.权利要求14所述的方法，其中所述载流子供应层包括外延单晶AlGaN、外延单晶GaN/AlGaN和外延单晶AlN中的一种。
25.权利要求14所述的方法，其中形成所述载流子供应层包括在所述III族氮化物材料外延层上形成分隔层和在所述分隔层上形成阻挡层。
26.权利要求14所述的方法，其中在所述凹槽的所述至少一个平面壁的至少一部分上形成所述至少一个载流子供应层包括在所述III族氮化物材料外延层上生长所述载流子供应层使得在外延的III族氮化物材料中沿所述凹槽的所述至少一个平面壁的所述至少一部分的表面形成2DEG。
CN201480031378.6A 2013-07-15 2014-07-11 Hemt器件和方法 Expired - Fee Related CN105393359B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361846489P 2013-07-15 2013-07-15
US61/846,489 2013-07-15
US14/329,745 US9490357B2 (en) 2013-07-15 2014-07-11 Vertical III-nitride semiconductor device with a vertically formed two dimensional electron gas
PCT/US2014/046438 WO2015009576A1 (en) 2013-07-15 2014-07-11 Hemt device and method
US14/329,745 2014-07-11

Publications (2)

Publication Number Publication Date
CN105393359A true CN105393359A (zh) 2016-03-09
CN105393359B CN105393359B (zh) 2018-12-14

Family

ID=52276438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480031378.6A Expired - Fee Related CN105393359B (zh) 2013-07-15 2014-07-11 Hemt器件和方法

Country Status (4)

Country Link
US (2) US9490357B2 (zh)
EP (1) EP3022771A4 (zh)
CN (1) CN105393359B (zh)
WO (1) WO2015009576A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511513A (zh) * 2018-02-09 2018-09-07 海迪科（南通）光电科技有限公司 一种具有垂直结构的AlGaN\GaN功率器件及其制备方法
TWI786422B (zh) * 2019-04-12 2022-12-11 大陸商廣東致能科技有限公司 一種高電子遷移率電晶體(hemt)及其製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105393359B (zh) 2013-07-15 2018-12-14 Hrl实验室有限责任公司 Hemt器件和方法
US9601610B1 (en) 2015-06-18 2017-03-21 Hrl Laboratories, Llc Vertical super junction III/nitride HEMT with vertically formed two dimensional electron gas
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
GB2547661A (en) * 2016-02-24 2017-08-30 Jiang Quanzhong Layered vertical field effect transistor and methods of fabrication
JP6666305B2 (ja) 2017-06-09 2020-03-13 株式会社東芝 半導体装置及びその製造方法
TWI649873B (zh) 2017-07-26 2019-02-01 財團法人工業技術研究院 三族氮化物半導體結構
US10546928B2 (en) * 2017-12-07 2020-01-28 International Business Machines Corporation Forming stacked twin III-V nano-sheets using aspect-ratio trapping techniques
US11380765B2 (en) * 2018-03-02 2022-07-05 Sciocs Company Limited Structure and intermediate structure
JP7021063B2 (ja) * 2018-12-10 2022-02-16 株式会社東芝 半導体装置
US11889680B2 (en) * 2020-08-28 2024-01-30 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
CN113284949B (zh) * 2021-07-20 2021-11-19 绍兴中芯集成电路制造股份有限公司 氮化镓基器件及其制造方法
CN113921609A (zh) * 2021-09-27 2022-01-11 深圳大学 一种垂直氮化镓场效应晶体管及其制备方法
CN116978943B (zh) * 2023-09-14 2024-01-30 广东致能科技有限公司 一种增强型半导体器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202304A (zh) * 2006-12-13 2008-06-18 丰田自动车株式会社 内置mis结构的hemt
US20090057684A1 (en) * 2007-08-09 2009-03-05 Rohm Co. Ltd. Nitride semiconductor device and method for producing nitride semiconductor device
JP2009170746A (ja) * 2008-01-18 2009-07-30 Toshiba Corp 半導体装置及びその製造方法
CN102822950A (zh) * 2010-03-19 2012-12-12 富士通株式会社 化合物半导体装置及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
JPH05129344A (ja) * 1991-10-31 1993-05-25 Mitsubishi Electric Corp 電界効果トランジスタ及びその製造方法
WO2003071607A1 (fr) 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. Transistor a effet de champ gan
US6768180B2 (en) 2002-04-04 2004-07-27 C. Andre T. Salama Superjunction LDMOST using an insulator substrate for power integrated circuits
US7308253B2 (en) 2004-06-30 2007-12-11 Avaya Technology Corp. Log-based ringtone service
US7098093B2 (en) 2004-09-13 2006-08-29 Northrop Grumman Corporation HEMT device and method of making
US7714359B2 (en) 2005-02-17 2010-05-11 Panasonic Corporation Field effect transistor having nitride semiconductor layer
EP1883115A1 (en) 2006-07-28 2008-01-30 Interuniversitair Microelektronica Centrum (IMEC) An enhancement mode field effect device and the method of production thereof
JP2008311489A (ja) * 2007-06-15 2008-12-25 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP2009099774A (ja) * 2007-10-17 2009-05-07 Sharp Corp ヘテロ接合電界効果型トランジスタ
CN103582938A (zh) 2011-06-03 2014-02-12 住友电气工业株式会社 氮化物电子器件、氮化物电子器件的制作方法
JP6069688B2 (ja) * 2012-06-18 2017-02-01 富士通株式会社 化合物半導体装置及びその製造方法
TWI496285B (zh) 2012-12-07 2015-08-11 Richtek Technology Corp 高電子遷移率電晶體及其製造方法
CN103050540B (zh) * 2012-12-20 2016-03-30 电子科技大学 使用高介电常数槽结构的低比导通电阻的横向功率器件
CN105393359B (zh) 2013-07-15 2018-12-14 Hrl实验室有限责任公司 Hemt器件和方法
US9299774B2 (en) 2013-07-19 2016-03-29 Great Wall Semiconductor Corporation Device structure and methods of forming superjunction lateral power MOSFET with surrounding LDD
US9601610B1 (en) 2015-06-18 2017-03-21 Hrl Laboratories, Llc Vertical super junction III/nitride HEMT with vertically formed two dimensional electron gas

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202304A (zh) * 2006-12-13 2008-06-18 丰田自动车株式会社 内置mis结构的hemt
US20090057684A1 (en) * 2007-08-09 2009-03-05 Rohm Co. Ltd. Nitride semiconductor device and method for producing nitride semiconductor device
JP2009170746A (ja) * 2008-01-18 2009-07-30 Toshiba Corp 半導体装置及びその製造方法
CN102822950A (zh) * 2010-03-19 2012-12-12 富士通株式会社 化合物半导体装置及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511513A (zh) * 2018-02-09 2018-09-07 海迪科（南通）光电科技有限公司 一种具有垂直结构的AlGaN\GaN功率器件及其制备方法
CN108511513B (zh) * 2018-02-09 2019-12-10 海迪科（南通）光电科技有限公司 一种具有垂直结构的AlGaN\GaN功率器件及其制备方法
TWI786422B (zh) * 2019-04-12 2022-12-11 大陸商廣東致能科技有限公司 一種高電子遷移率電晶體(hemt)及其製造方法

Also Published As

Publication number Publication date
US20150014700A1 (en) 2015-01-15
US20170025518A1 (en) 2017-01-26
EP3022771A4 (en) 2017-03-15
CN105393359B (zh) 2018-12-14
US9490357B2 (en) 2016-11-08
WO2015009576A1 (en) 2015-01-22
EP3022771A1 (en) 2016-05-25
US10325997B2 (en) 2019-06-18

Similar Documents

Publication Publication Date Title
CN105393359A (zh) Hemt器件和方法
US20200343375A1 (en) Lateral iii-nitride devices including a vertical gate module
CN107068746B (zh) Iii族氮化物双向器件
JP6439789B2 (ja) 電界効果トランジスタ
CN105405877B (zh) 具有埋置场板的高电子迁移率晶体管
US9842922B2 (en) III-nitride transistor including a p-type depleting layer
CN107452791B (zh) 双沟道hemt器件及其制造方法
CN110392929A (zh) 氮化镓晶体管
US9525052B2 (en) Active area shaping of III-nitride devices utilizing a field plate defined by a dielectric body
US9147738B2 (en) High electron mobility transistor including plurality of gate electrodes
US20150221647A1 (en) Complementary Field Effect Transistors Using Gallium Polar and Nitrogen Polar III-Nitride Material
US9799726B1 (en) Vertical super junction III/nitride HEMT with vertically formed two dimensional electron gas
CN104051520A (zh) 高电子迁移率的半导体器件及其方法
JP2016511544A (ja) 半導体デバイスの電極及びその製造方法
CN102769034A (zh) 常关型高电子迁移率晶体管
CN103715240A (zh) 常闭型高电子迁移率晶体管
CN109560120B (zh) 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
CN105895680A (zh) 半导体器件
CN106537599A (zh) 在基极层具有增强的掺杂的三价氮化物晶体管
US20220271147A1 (en) Group III Nitride-Based Transistor Device
CN114270532A (zh) 半导体装置及其制造方法
CN103003930B (zh) 场效应晶体管
US20130062614A1 (en) Group iii-v enhancement mode transistor with thyristor gate
CN113517228A (zh) 用于垂直的氮化镓基fet的再生长源极接触的方法和系统
KR20140020043A (ko) 고전자이동도 트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181214

Termination date: 20210711

CF01 Termination of patent right due to non-payment of annual fee