CN101202304A - 内置mis结构的hemt - Google Patents

内置mis结构的hemt Download PDF

Info

Publication number
CN101202304A
CN101202304A CNA2007101987504A CN200710198750A CN101202304A CN 101202304 A CN101202304 A CN 101202304A CN A2007101987504 A CNA2007101987504 A CN A2007101987504A CN 200710198750 A CN200710198750 A CN 200710198750A CN 101202304 A CN101202304 A CN 101202304A
Authority
CN
China
Prior art keywords
semiconductor regions
hemt
side zone
mis structure
heterostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101987504A
Other languages
English (en)
Inventor
树神雅人
林荣子
上杉勉
杉本雅裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN101202304A publication Critical patent/CN101202304A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种将MIS结构内置的HEMT。该HEMT(10)具有：与漏电极形成电连接的漏极区域(32)、与源电极形成电连接的源极区域(34)、形成在漏极区域(32)和源极区域(34)之间的第一半导体区域(22)、MIS结构(40)和异质结构。MIS结构具有隔着栅极绝缘膜(42)与第一半导体区域(22)表面的一部分相对的栅电极(44)。异质结构具有第二半导体区域(24)，该第二半导体区域(24)与第一半导体区域(22)的表面的其余部分相邻接，并且具有比第一半导体区域(22)的带隙更宽的带隙。漏极区域(32)和源极区域(34)通过MIS结构(40)和异质结构的组合结构而形成电连接。

Description

内置MIS结构的HEMT
[0000]本申请要求2006年12月13日提交的申请号为2006-336208的日本专利申请的优先权，在此将其内容结合到本发明中以作为参考。
技术领域
[0001]本发明涉及一种将MIS结构(Metal Insulator Semiconductor：金属-绝缘体-半导体结构)进行内置的HEMT(High Electron MobilityTransistor：高电子迁移率晶体管)。
背景技术
[0002]当前，开发有具备设置于漏极区域(高电位侧区域的一个示例)和源极区域(低电位侧区域的一个示例)之间的异质结构的HEMT。异质结构(Hetero structure)是指具有不同带隙宽度的半导体区域进行层叠后的结构。异质结构能够在其异质接合面上形成二维电子气层。因此，当从漏极区域到源极区域之间设置有异质结构时，则电子能够通过二维电子气层，以高速且低电阻地从源极区域移动到漏极区域。
[0003]当半导体材料采用III族氮化物半导体时，则在异质接合面上能够形成高浓度的二维电子气层。另外，当半导体材料采用III族氮化物半导体时，能够获得很高的绝缘击穿电场强度以及良好的高温动作。具有异质结构的III族氮化物半导体的HEMT，不仅可作为高频设备，而且还可期待作为对高电压以及大电流进行开关的电源设备加以使用。
[0004]在日本特开2003-51508号公报中，公开了一种采用氮化镓(GaN)作为半导体材料的HEMT(以下，称之为现有的HEMT)。现有的HEMT在从漏极区域到源极区域之间设置有异质结构。异质结构连续延伸在漏极区域和源极区域之间，从而将漏极区域和源极区域相连接。现有的HEMT还具有与其异质结构的一部分相对设置的栅电极。
发明内容
[0005]现有的HEMT根据是否向栅电极施加电压而切换成导通/截止。在现有的HEMT中，由于从漏极区域到源极区域之间连续形成有异质结构，因而在未向栅电极施加电压时，在从漏极区域到源极区域之间形成有二维电子气层。因此，现有的HEMT以常开状态动作。若要使现有的HEMT截止，则必须使形成在异质接合面上的二维电子气层的至少一部分消失。在现有的HEMT中，通过向栅电极施加负的电压，使形成在异质接合面上的二维电子气层的一部分消失。当向栅电极施加负的电压时，与栅电极相对的异质接合面被耗尽，从而二维电子气层消失。现有的HEMT通过向栅电极施加负的电压而截止。
[0006]若生成栅电压的电路上出现故障而无法生成负的栅电压时，则无法截止常开的HEMT。因而为了保证安全的动作，需要一种具有常闭状态动作的HEMT。本发明提供一种具有异质结构的HEMT，其具有常闭状态进行动作的新结构。
[0007]本说明书所公开的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)，其特征在于，在高电位侧区域和低电位侧区域之间的至少一部分上，具有MIS(Metal Insulator Semiconductor：金属-绝缘体-半导体)结构。即，本说明书所公开的HEMT，利用MIS结构和异质结构的组合结构、将高电位侧区域和低电位侧区域之间进行连接。本说明书所公开的HEMT的异质结构，并不横跨高电位侧区域和低电位侧区域之间。本说明书所公开的HEMT，不是仅仅通过异质结构来连接高电位侧区域和低电位侧区域。
[0008]当利用MIS结构和异质结构的组合结构、将高电位侧区域和低电位侧区域之间进行连接时，在高电位侧区域和低电位侧区域之间，则会存在由MIS结构产生的沟道和由异质结构产生的二维电子气层。由MIS结构产生的沟道在施加了电压后载流子被感应，而若不施加电压则载流子不被感应。在由异质结构产生的二维电子气层中始终存在载流子。因此，本说明书所公开的HEMT，在向MIS结构施加了电压时则成为导通状态，若不向MIS结构施加电压则成为截止状态。本说明书所公开的HEMT以常闭状态进行动作。
[0009]即，本说明书所公开的HEMT具有：电连接到电源的高电位的高电位侧区域、电连接到电源的低电位的低电位侧区域、设置在高电位侧区域和低电位侧区域之间的第一半导体区域、MIS结构和异质结构。MIS结构具有隔着绝缘体区域与第一半导体区域表面的一部分相对的栅电极。异质结构具有第二半导体区域，该第二半导体区域与第一半导体区域表面的其余部分邻接，并且具有比第一半导体区域的带隙更宽的带隙。在本说明书所公开的HEMT中，高电位侧区域和低电位侧区域，通过MIS结构和异质结构的组合结构而形成电连接。
[0010]本说明书所公开的技术也可以提供立式HEMT。本说明书所公开的立式HEMT具有：电连接到电源的高电位的高电位侧区域、设置在该高电位侧区域上的第一半导体区域、设置在该第一半导体区域上并且被电连接到电源的低电位的低电位侧区域。高电位侧区域和低电位侧区域通过第一半导体区域而被隔离。本说明书所公开的立式HEMT还具有柱状区域，该柱状区域贯穿第一半导体区域并在高电位侧区域和低电位侧区域之间延伸。柱状区域具有MIS结构和异质结构。MIS结构具有隔着绝缘体区域与第一半导体区域侧面的一部分相对的栅电极。异质结构具有第二半导体区域，该第二半导体区域与第一半导体区域侧面的其余部分邻接，并且具有比第一半导体区域的带隙更宽的带隙。在本说明书所公开的立式HEMT中，高电位侧区域和低电位侧区域，通过MIS结构和异质结构的组合结构而形成电连接。
[0011]上述立式HEMT中，高电位侧区域和低电位侧区域以其中间夹着第一半导体区域上下分离的形式配置。在高电位侧区域和低电位侧区域之间，纵向排列地配置有MIS结构和异质结构。由MIS结构产生的沟道，在施加了电压后载流子被感应，若不施加电压则载流子不被感应。因此，上述立式HEMT能够以常闭状态动作的同时，还能够在纵向上导通电流。
[0012]本说明书所公开的HEMT的半导体材料，优选为III族氮化物半导体。III族氮化物半导体用通式AlXGaYIn1-X-YN(0≤X≤1、0≤Y≤1、0≤1-X-Y≤1)来表示。
附图说明
[0013]
图1表示第一实施例的HEMT的要部截面模式图。
图2表示第一实施例的HEMT的要部俯视模式图。
图3表示第一实施例的HEMT的制造过程(1)。
图4表示第一实施例的HEMT的制造过程(2)。
图5表示第一实施例的HEMT的制造过程(3)。
图6表示第一实施例的HEMT的制造过程(4)。
图7表示第二实施例的HEMT的要部截面模式图。
图8表示第二实施例的HEMT的制造过程(1)。
图9表示第二实施例的HEMT的制造过程(2)。
图10表示第二实施例的HEMT的制造过程(3)。
图11表示第二实施例的HEMT的制造过程(4)。
图12表示第二实施例的HEMT的制造过程(5)。
图13表示第二实施例的变形例的HEMT的要部截面模式图。
图14表示第二实施例的变形例的HEMT的制造过程(1)。
图15表示第二实施例的变形例的HEMT的制造过程(2)。
具体实施方式
[0014](第一实施例)
图1表示为HEMT10的要部截面模式图。图2表示为HEMT10的要部俯视模式图。图2中的I-I线的向视剖面图，与图1的截面图相对应。
HEMT10具有：氮化镓(GaN)的第一半导体区域22、和形成在第一半导体区域22上的氮化铝镓(AlGaN)的第二半导体区域24。制造第一半导体区域22的工序，不包括在其制造工序中特意掺入杂质的工序。第一半导体区域22的杂质浓度维持在1×1014cm-3以下。在第二半导体区域24中可以掺入n型的杂质，也可以不掺入。第二半导体区域24，在其晶体中含有铝。因此，第二半导体区域24的带隙宽度比第一半导体区域22的带隙宽度更宽。第二半导体区域24的厚度约为50nm。第一半导体区域22和第二半导体区域24构成异质结构。
[0015]HEMT10还具有间隔规定距离分离配置的漏极区域32(高电位侧区域的一个示例)和源极区域34(低电位侧区域的一个示例)。漏极区域32贯穿第二半导体区域24并延伸至第一半导体区域22。漏极区域32是高浓度地掺入了硅的n+型区域，其杂质浓度约为1×1020cm-3。在漏极区域32上连接有未图示的漏电极。漏电极与电源的高电压形成电连接。源极区域34贯穿第二半导体区域24并延伸至第一半导体区域22。源极区域34是高浓度地掺入了硅的n+型区域，其杂质浓度约为1×1020cm-3。在源极区域34上连接有未图示的源电极。源电极与电源的低电位形成电连接。
[0016]HEMT10还具有MIS结构40。MIS结构，与漏极区域32和源极区域34之间的第一半导体区域22表面的一部分相邻接。MIS结构40也与源极区域34相邻接。MIS结构40具有栅极绝缘膜42和栅电极44。栅电极44隔着栅极绝缘膜42与第一半导体区域22表面的一部分相对。对栅电极44和第二半导体区域24进行电绝缘。栅极绝缘膜42使用氧化硅(SiO2)，其厚度约为50nm。栅电极44使用聚硅。
[0017]如图2所示，MIS结构40被配置在漏极区域32和源极区域34之间。漏极区域32和源极区域34之间的第二半导体区域24，未将漏极区域32和源极区域34之间连接。由于MIS结构40的存在，妨碍了第二半导体区域24将漏极区域32和源极区域34之间直接进行连接。换言之，通过串联了异质结构和MIS结构40的结构，使漏极区域32和源极区域34相连接。
[0018]接着，对HEMT10的动作进行说明。
第二半导体区域24的带隙宽度大于第一半导体区域22的带隙宽度。因此，如图1所示，在第一半导体区域22和第二半导体区域24的异质接合面上形成二维电子气层(2DEG)。二维电子气层(2DEG)形成在异质接合面中的第一半导体区域22一侧。
[0019]如上所述，由第一半导体区域22和第二半导体区域24构成的异质结构，并未横跨漏极区域32和源极区域34之间。在漏极区域32和源极区域34之间配置有MIS结构40。因此，在配置有MIS结构40的第一半导体区域22的表面上不会形成二维电子气层(2DEG)。二维电子气层(2DEG)并不会连续形成在从漏极区域32到源极区域34之间。
[0020]在配置有MIS结构40的第一半导体区域22的表面上，基于施加到栅电极44的电压而形成有沟道(CH)。在未向栅电极44施加栅电压时不会感应沟道(CH)。沟道(CH)在向栅电极44施加了正的栅电压时被感应。当沟道(CH)被感应后，漏极区域32和源极区域34之间通过沟道(CH)和二维电子气层(2DEG)而连接。当沟道(CH)和二维电子气层(2DEG)连接时，则电子能够在漏极区域32和源极区域34之间进行移动。
[0021]因此，HEMT10可以在未向栅电极44施加电压的状态下截止，而在向栅电极44施加了正的电压的状态下导通。HEMT10能够以常闭状态进行动作。
[0022]对HEMT10的其他特征进行描述。
(1)HEMT10的特征在于，其第一半导体区域22的杂质浓度被调节在1×1014cm-3以下。该浓度范围内的第一半导体区域22实质上可以称之为绝缘体。因此，漏极区域32和MIS结构40之间的电场强度变成相同，从而能够抑制局部电场集中。尤其是，如图1所示，可以缓和MIS结构40的栅极绝缘膜42的边角部46的电场集中。其结果是，可以抑制栅极绝缘膜42的破损。而且，即使第一半导体区域22的杂质浓度在1×1014cm-3以下，通过沟道(CH)和二维电子气层(2DEG)也可以使电子在漏极区域32和源极区域34之间进行移动。
(2)HEMT10的特征在于，其MIS结构40与源极区域34的一部分相邻接，异质结构与MIS结构40和漏极区域32相邻接。HEMT10的耐压依赖于MIS结构40和漏极区域32之间的距离，但不依赖于MIS结构40和源极区域34之间的距离。因此，无需将MIS结构40和源极区域34之间的距离保持过大。通过设成MIS结构40与源极区域34的一部分相邻接的形式，在不降低耐压的情况下，能够提高面积效率。
[0023](HEMT10的制造方法)
首先，如图3所示，准备氮化镓(GaN)的第一半导体区域22。然后利用MOCVD法(金属有机物化学气相沉淀法)，在第一半导体区域22的表面上晶体生长厚度约为50nm的第二半导体区域24。
然后，如图4所示，利用离子注入技术，贯穿第二半导体区域24并且一直延伸至第一半导体区域22为止局部地掺入硅，从而形成漏极区域32和源极区域34。
接着，如图5所示，在第二半导体区域24的表面上将掩模62成为图形，并将从掩模62的开孔中露出的一部分源极区域34和第二半导体区域24去除，从而使第一半导体区域22的表面露出。然后将掩模62去除。
接着，如图6所示，利用CVD法(化学气相沉淀法)，在第二半导体区域24的表面、以及从沟槽中露出的第一半导体区域22的表面上形成厚度约为50nm的栅极绝缘膜42。接着，利用CVD法在栅极绝缘膜42的表面上形成栅电极44。然后，通过将栅极绝缘膜42和栅电极44的一部分去除，从而可获得如图1所示的HEMT10。另外，在图1中，仅在栅电极44的下方形成有栅极绝缘膜42，但也可以使栅极绝缘膜42覆盖在源极区域34和漏极区域32之间。
[0024](第二实施例)
图7为HEMT100的要部截面模式图。HEMT100是使电流纵向导通的类型。
HEMT100具有：漏极区域132(高电位侧区域的一个示例)、形成在该漏极区域132上的第一半导体区域122、和形成在第一半导体区域122上的源极区域134。漏极区域132和源极区域134由第一半导体区域122而被隔离。
[0025]在漏极区域132中使用氮化镓(GaN)，并且是含有高浓度硅的n+型区域。漏极区域132的杂质浓度约为1×1018cm-3。在漏极区域132上连接有未图示的漏电极。漏电极与电源的高电位形成电连接。
[0026]在第一半导体区域122中使用氮化镓(GaN)。制造第一半导体区域122的工序，不包括在其制造工序中特意掺入杂质的工序。将第一半导体区域122的杂质浓度维持在1×1014cm-3以下。
[0027]在源极区域134中使用氮化镓(GaN)，并且是高浓度地含有硅的n+型区域。源极区域134的杂质浓度约为1×1020cm-3。在源极区域134上连接有未图示的源电极。源电极与电源的低电位形成电连接。
[0028]HEMT100还具有柱状区域，该柱状区域贯穿源极区域134和第一半导体区域122并到达漏极区域132。并且该柱状区域具有MIS结构140、第二半导体区域124和埋入绝缘体区域126。MIS结构140形成在柱状区域的上部，并与源极区域134相邻接。第二半导体区域124和埋入绝缘体区域126形成在柱状区域的下部，并与漏极区域132相邻接。
[0029]MIS结构140具有栅极绝缘膜142和栅电极144。栅电极144隔着栅极绝缘膜142与第一半导体区域122侧面的一部分相对。栅电极144和第二半导体区域124之间为电绝缘。栅极绝缘膜142使用氧化硅(SiO2)，其厚度约为50nm。栅电极144使用高浓度地掺入了杂质的聚硅。
[0030]第二半导体区域124使用氮化铝镓(AlGaN)。第二半导体区域124的厚度约为25nm。在第二半导体区域124中可以掺入n型杂质，也可以不掺入。第二半导体区域124，在其晶体中含有铝。因此，第二半导体区域124的带隙宽度，要宽于第一半导体区域122的带隙宽度。第二半导体区域124和第一半导体区域122构成异质结构。在埋入绝缘体区域126中使用氧化硅。埋入绝缘体区域126被第二半导体区域124所覆盖。
[0031]如图7所示，将MIS结构140配置在漏极区域132和源极区域134之间。因此，第二半导体区域124未在纵向上将漏极区域132和源极区域134之间连接。由于MIS结构140的存在，妨碍了第二半导体区域124将漏极区域132和源极区域134之间直接进行连接。换言之，通过串联异质结构和MIS结构140的结构，而使漏极区域132和源极区域134相连接。
[0032]接着，对HEMT100的工作进行说明。
第二半导体区域124的带隙宽度，大于第一半导体区域122的带隙宽度。因此，如图7所示，在第一半导体区域122和第二半导体区域124的异质接合面上形成二维电子气层(2DEG)。二维电子气层(2DEG)形成在异质接合面中的第一半导体区域122一侧。
[0033]如上所述，由第一半导体区域122和第二半导体区域124构成的异质结构，未在纵向上将漏极区域132和源极区域134之间进行连接。在漏极区域132和源极区域134之间配置有MIS结构140。因此，在配置有MIS结构140的第一半导体区域122的表面上，不形成二维电子气层(2DEG)。二维电子气层(2DEG)不会连续形成在纵向上将漏极区域132和源极区域134之间。
[0034]在MIS结构140侧向的第一半导体区域122的侧面上，基于施加到栅电极144的电压而形成有沟道(CH)。沟道(CH)在未向栅电极144施加栅电压时不会被感应。沟道(CH)在向栅电极144施加了正的栅电压时则被感应。当沟道(CH)被感应后，则漏极区域132和源极区域134之间通过沟道(CH)和二维电子气层(2DEG)而连接。当沟道(CH)和二维电子气层(2DEG)进行连接时，则电子能够在漏极区域132和源极区域134之间进行纵向移动。
[0035]因此，HEMT100可以在未向栅电极144施加电压的状态下截止，而在向栅电极144施加了正的电压的状态下导通。HEMT100可以常闭状态动作。
[0036]对HEMT100的其他特征进行描述。
(1)HEMT100的特征在于，其第一半导体区域122的杂质浓度被调节在1×1014cm-3以下。该浓度范围内的第一半导体区域122实质上可以称之为绝缘体。因此，漏极区域132和MIS结构140之间的电场强度变成相同，从而能够抑制局部电场集中。尤其是，如图7所示，可以缓和MIS结构140的栅极绝缘膜142的边角部146的电场集中。其结果是，可以抑制栅极绝缘膜142的破损。而且，即使第一半导体区域122的杂质浓度在1×1014cm-3以下，通过沟道(CH)和二维电子气层(2DEG)也可以使电子在漏极区域132和源极区域134之间进行移动。
(2)HEMT100的特征在于，其MIS结构140与源极区域134的一部分相邻接，异质结构与MIS结构140和漏极区域132相邻接。HEMT100的耐压依赖于MIS结构140和漏极区域132之间的距离，而不依赖于MIS结构140和源极区域134之间的距离。因此，无需将MIS结构140和源极区域134之间的距离保持过大。通过设成MIS结构140与源极区域134的一部分相邻接的形式，在不使耐压下降的情况下，能够提高面积效率。
[0037](HEMT100的制造方法)
首先，如图8所示，准备将漏极区域132和第一半导体区域122进行了层叠的半导体基板。利用外延生长技术，在漏极区域132上形成第一半导体区域122。然后，利用离子注入技术，在第一半导体区域122的表面部高浓度地掺入硅，从而形成源极区域134。
接着，如图9所示，在第一半导体区域122的表面上将掩模162成为图形化。然后，利用干法蚀刻技术，自掩模162的开孔中形成宽度为1μm、深度为10μm的沟槽163。沟槽163贯穿源极区域134和第一半导体区域122并到达漏极区域132。
接着，如图10所示，利用MOCVD法，在沟槽163的内壁上晶体生长厚度约为25nm的第二半导体区域124。然后，使用CVD法或者旋涂玻璃(SOG：Spin On Glass)法，用埋入绝缘体区域126将沟槽163内部填充。
[0038]接着，如图11所示，利用使用了氟化氢(HF)的湿法蚀刻技术，自其表面至深度1μm为止、选择性地去除埋入绝缘体区域126，从而形成沟槽164。
接着，如图12所示，利用使用了四甲基氢氧化铵((CH3)4NOH：TMAH)的湿法蚀刻技术，对在沟槽164内露出的第二半导体区域124进行选择性地去除。
使用了氟化氢(HF)和四甲基氢氧化铵(TMAH)的湿法蚀刻技术，可以通过自调整(自调)形成沟槽164。
接着，利用CVD法，在沟槽164的内壁上形成厚度为50nm的栅极绝缘膜142，然后再利用CVD法，在沟槽164内填充栅电极144。经过上述工序，可获得如图7所示的HEMT100。
[0039](第二实施例的变形例)
图13为HEMT200的要部截面模式图。HEMT200是第二实施例的HEMT100的变形例。对于与第二实施例的HEMT100实质上相同的结构元件，标注有相同的附图标记，并省略其说明。
HEMT200的特征在于，取代第二实施例的HEMT100的埋入绝缘体区域126，而设置有第三半导体区域226。在第三半导体区域226中使用氮化镓(GaN)。因此，第二半导体区域124的带隙、宽于第三半导体区域226的带隙。将第三半导体区域226的杂质浓度调节在1×1014cm-3以下。
[0040]在HEMT200中，如图13所示，除了在第一半导体区域122和第二半导体区域124的异质接合面之外，在第二半导体区域124和第三半导体区域226的异质接合面上也形成有二维电子气层(2DEG)。因此，HEMT200能够以低导通电阻进行动作。
[0041](HEMT200的制造方法)
HEMT200的制造工序，与HEMT100的图9所示的制造工序相同。
接着，如图14所示，利用MOCVD法，在沟槽163的内壁上晶体生长厚度约为25nm的第二半导体区域124。然后再利用MOCVD法，用第三半导体区域226将沟槽163内部填充。
接着，如图15所示，在第一半导体区域122的表面上将掩模262成为图形化，以使第二半导体区域124以及第三半导体区域226从掩模262的开孔中露出。接着，利用干法蚀刻技术，从掩模262的开孔中形成宽度为1.6μm、深度为1μm的沟槽263。在俯视观察时，沟槽263形成为，其宽度大于第二半导体区域124以及第三半导体区域226所占的范围，第二半导体区域124以及第三半导体区域226的深度方向的一部分被去除。
接着，利用CVD法，在沟槽263的内壁上形成厚度为50nm的栅极绝缘膜142，然后再利用CVD法，在沟槽164内填充栅电极144。经过上述工序，可获得如图13所示的HEMT200。
[0042]以上，对本发明的具体实施例进行了详细的说明，但上述这些仅仅是举例说明而已，并不是对权利要求保护范围的限定。权利要求书中所记载的技术方案包括对上述实施例进行了各种变形以及变更的内容。
另外，本说明书以及附图中所说明的技术特征，是通过单独或者经各种组合而发挥技术实用性的，并不局限于申请时权利要求所记载的组合方式。并且，在本说明书以及附图中举例说明的技术，是能够同时实现多个目的的技术，但实现其中一个目的本身就具有技术实用性。

Claims (11)

1.一种HEMT，包括：
高电位侧区域，其适于电连接到电源的高电位；
低电位侧区域，其适于电连接到所述电源的低电位；
第一半导体区域，其设置在所述高电位侧区域和所述低电位侧区域之间；
MIS结构，其包括栅电极和绝缘区域，所述栅电极面向所述第一半导体区域的表面的一部分，所述绝缘区域位于所述栅电极和所述第一半导体区域之间；以及
异质结构，其包括第二半导体区域，所述第二半导体区域与所述第一半导体区域的表面的其余部分邻接，并且具有比所述第一半导体区域宽的带隙，
其中所述高电位侧区域和所述低电位侧区域能与包括所述MIS结构和所述异质结构串联的结构电连接。
2.如权利要求1所述的HEMT，其中
所述MIS结构与所述低电位侧区域邻接，并且
所述异质结构与所述MIS结构和所述高电位侧区域邻接。
3.如权利要求1所述的HEMT，其中
所述第一半导体区域和所述第二半导体区域是III族氮化物半导体。
4.如权利要求1所述的HEMT，其中
所述第一半导体区域的杂质浓度等于或小于1×1014cm-3。
5.一种HEMT，包括：
高电位侧区域，其适于电连接到电源的高电位；
第一半导体区域，其设置在所述高电位侧区域上；
低电位侧区域，其设置在所述第一半导体区域上，所述低电位侧区域通过所述第一半导体区域从所述高电位侧区域分离开，并且所述低电位侧区域适于电连接到所述电源的低电位；以及
柱状区域，其穿过所述第一半导体区域，并在所述高电位侧区域和所述低电位侧区域之间延伸，其中
所述柱状区域包括：
MIS结构，其包括栅电极和绝缘区域，所述栅电极面向所述第一半导体区域的侧面的一部分，所述绝缘区域位于所述栅电极和所述第一半导体区域之间；以及
异质结构，其包括第二半导体区域，所述第二半导体区域与所述第一半导体区域的所述侧面的其余部分邻接，并且具有比所述第一半导体区域宽的带隙，
其中所述高电位侧区域和所述低电位侧区域能与包括所述MIS结构和所述异质结构串联的结构电连接。
6.如权利要求5所述的HEMT，其中
所述MIS结构与所述低电位侧区域邻接，并且
所述异质结构与所述MIS结构和所述高电位侧区域邻接。
7.如权利要求5所述的HEMT，其中
所述第一半导体区域和所述第二半导体区域是III族氮化物半导体。
8.如权利要求5所述的HEMT，其中
所述第一半导体区域的杂质浓度等于或小于1×1014cm-3。
9.如权利要求5所述的HEMT，进一步包括：
第三半导体区域，其面向所述第一半导体区域，所述第二半导体区域位于所述第三半导体区域和所述第一半导体区域之间，并且所述第三半导体区域具有比所述第二半导体区域窄的带隙。
10.如权利要求9所述的HEMT，其中
所述第一半导体区域、所述第二半导体区域和所述第三半导体区域是III族氮化物半导体。
11.如权利要求9所述的HEMT，其中
所述第一半导体区域的杂质浓度等于或小于1×1014cm-3，并且
所述第三半导体区域的杂质浓度等于或小于1×1014cm-3。
CNA2007101987504A 2006-12-13 2007-12-12 内置mis结构的hemt Pending CN101202304A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006336208A JP2008147593A (ja) 2006-12-13 2006-12-13 Ｍｉｓ構造を内蔵するｈｅｍｔ
JP2006336208 2006-12-13

Publications (1)

Publication Number Publication Date
CN101202304A true CN101202304A (zh) 2008-06-18

Family

ID=39517352

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101987504A Pending CN101202304A (zh) 2006-12-13 2007-12-12 内置mis结构的hemt

Country Status (3)

Country Link
US (1) US20080142845A1 (zh)
JP (1) JP2008147593A (zh)
CN (1) CN101202304A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723362A (zh) * 2008-12-26 2012-10-10 富士通株式会社 化合物半导体器件及其制造方法
CN104835834A (zh) * 2014-02-06 2015-08-12 株式会社丰田中央研究所 半导体器件
CN105393359A (zh) * 2013-07-15 2016-03-09 Hrl实验室有限责任公司 Hemt器件和方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5325534B2 (ja) * 2008-10-29 2013-10-23 株式会社東芝 窒化物半導体素子
JP5275773B2 (ja) * 2008-12-12 2013-08-28 古河電気工業株式会社 電界効果トランジスタ
JP5589329B2 (ja) 2009-09-24 2014-09-17 豊田合成株式会社 Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置
JP4957822B2 (ja) * 2010-03-19 2012-06-20 サンケン電気株式会社 電源装置
US9601610B1 (en) 2015-06-18 2017-03-21 Hrl Laboratories, Llc Vertical super junction III/nitride HEMT with vertically formed two dimensional electron gas
JP6176677B2 (ja) * 2015-10-16 2017-08-09 ローム株式会社 窒化物半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003071607A1 (fr) * 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. Transistor a effet de champ gan
US7439555B2 (en) * 2003-12-05 2008-10-21 International Rectifier Corporation III-nitride semiconductor device with trench structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723362A (zh) * 2008-12-26 2012-10-10 富士通株式会社 化合物半导体器件及其制造方法
CN102723362B (zh) * 2008-12-26 2016-02-24 富士通株式会社 化合物半导体器件及其制造方法
CN105393359A (zh) * 2013-07-15 2016-03-09 Hrl实验室有限责任公司 Hemt器件和方法
CN105393359B (zh) * 2013-07-15 2018-12-14 Hrl实验室有限责任公司 Hemt器件和方法
CN104835834A (zh) * 2014-02-06 2015-08-12 株式会社丰田中央研究所 半导体器件

Also Published As

Publication number Publication date
US20080142845A1 (en) 2008-06-19
JP2008147593A (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
CN104871319B (zh) 半导体结构以及凹槽形成蚀刻技术
CN101202304A (zh) 内置mis结构的hemt
US8829608B2 (en) Semiconductor device
CN100524653C (zh) 各向异性湿蚀刻的器件制造方法及对应器件
CN102403315B (zh) 半导体装置
US9673288B2 (en) Silicon carbide semiconductor device including conductivity layer in trench
CN107658340B (zh) 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法
US8994113B2 (en) Semiconductor device and method of manufacturing a semiconductor device
CN101689564B (zh) 异质结构场效应晶体管及其制造方法和集成电路
CN104067384A (zh) 用于具有自对准源极和栅极的氮化镓垂直jfet的方法和系统
CN102214684B (zh) 一种具有悬空源漏的半导体结构及其形成方法
JP2003318398A (ja) 炭化珪素半導体装置
JP2007027266A (ja) 半導体素子及びその製造方法
WO2010098076A1 (ja) 蓄積型絶縁ゲート型電界効果型トランジスタ
CN110326109A (zh) 短沟道沟槽功率mosfet
JP5261907B2 (ja) トレンチゲート型炭化珪素半導体装置
CN104752492B (zh) 用于制造半导体器件的方法和半导体器件
CN103295888A (zh) 半导体装置及其制造方法
WO2014083771A1 (ja) 半導体素子及びその製造方法
CN101233618B (zh) 半导体装置及其制造方法
EP2866251A1 (en) Silicon carbide semiconductor device
CN103531614A (zh) 电荷补偿半导体器件
CN104425275B (zh) 半导体结构的形成方法
CN109698237A (zh) 一种沟槽栅碳化硅mosfet器件及其制造方法
JP2003249652A (ja) 炭化珪素半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080618