CN104835834A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN104835834A
CN104835834A CN201510055472.1A CN201510055472A CN104835834A CN 104835834 A CN104835834 A CN 104835834A CN 201510055472 A CN201510055472 A CN 201510055472A CN 104835834 A CN104835834 A CN 104835834A
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor
source
insulated gate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510055472.1A
Other languages
English (en)
Other versions
CN104835834B (zh
Inventor
上杉勉
加地彻
菊田大悟
成田哲生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Publication of CN104835834A publication Critical patent/CN104835834A/zh
Application granted granted Critical
Publication of CN104835834B publication Critical patent/CN104835834B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种半导体器件。该半导体器件提供有电子传输层、电子供给层、源区、漏电极、源电极和绝缘栅。在漏电极和绝缘栅之间的区域中，二维电子气被配置成在电子传输层和电子供给层之间的异质结处产生。绝缘栅的一部分被配置成面对源区。

Description

半导体器件
相关申请的交叉引用
本申请要求于2014年2月6日提出的日本专利申请No.2014-021142的优先权，在此其内容通过引用并入本文。
技术领域
本申请中公开的技术涉及一种包括异质结的半导体器件。
背景技术
已开发了采用在具有不同带隙的电子传输层和电子供给层之间的异质结处形成的二维电子气层的半导体器件。这种类型的半导体器件在漏电极和源电极之间提供有栅极，以便取决于施加到栅极的电压来控制在漏电极和源电极之间流过的电流。日本专利申请公布No.2007-96203公开了这种半导体器件的示例。
这种类型的常规半导体器件包括在漏电极和源电极之间的等效电路，其中栅-漏阻抗元件和栅-源阻抗元件串联连接。当过多的噪声电压被输入到漏电极时，该等效电路就充当分压电路，从而基于由栅-漏阻抗和栅-源阻抗确定的分压比率增加位于串联连接的阻抗元件之间的中点处的栅电极电压。由于这个原因，关于常规的半导体器件，有以下问题：当过多的噪声电压被输入到漏电极时，由于栅电极的电压增加，所以会发生故障(称为自导通)。
为了抑制栅电极的电压增加，优选降低栅-源阻抗。该栅-源阻抗极大地取决于栅-源寄生电容。因此，需增加栅-源寄生电容，用于降低栅-源阻抗。
发明内容
在常规的半导体器件中，栅-源寄生电容取决于在栅电极和源电极之间的耗尽层的宽度。因此，当过多的噪声电压被输入到漏电极时，在栅电极和源电极之间的耗尽层的宽度会变得更大，使得栅-源寄生电容减小。因此，具有取决于耗尽层宽度的栅-源寄生电容的常规半导体器件难以增加栅-源寄生电容。这导致难以通过常规半导体器件降低栅-源阻抗，使得很难有效地抑制故障。
该说明书中公开的技术的目的在于提供抑制其中的故障的半导体器件。
该说明书中公开的半导体器件包括半导体层叠体、布置在半导体层叠体上的漏电极、布置在半导体层叠体上且被定位为与漏电极相隔开的源电极，以及布置在半导体层叠体上的且位于漏电极和源电极之间的绝缘栅。该半导体层叠体包括第一半导体层，和布置在第一半导体层上且具有带隙不同于第一半导体层的带隙的第二半导体层。在漏电极和绝缘栅之间的区域中，二维电子气层被配置成在第一半导体层和第二半导体层之间的异质结处产生。绝缘栅的一部分被配置成面对与源电极具有相同电位的部分。
上述半导体器件的特征在于，绝缘栅部分地面对与源电极具有相同电位的部分，使得该部分形成了电容器。栅-源寄生电容实质上取决于由该电容器限定的电容，而不取决于在栅电极和源电极之间的耗尽层的宽度。这使得该实施例的半导体器件能够增加栅-源寄生电容，并因此降低栅-源阻抗，使得抑制故障。
附图说明
图1是根据第一实施例的半导体器件的基本部分的示意截面图。
图2描绘了第一实施例的半导体器件的等效电路。
图3描绘了第一实施例的半导体器件的另一等效电路。
图4是根据第一实施例的半导体器件的变形的基本部分的示意截面图。
图5是根据第一实施例的半导体器件的另一变形的基本部分的示意截面图。
图6是根据第二实施例的半导体器件的基本部分的示意截面图。
图7是根据第二实施例的半导体器件的变形的基本部分的示意截面图。
具体实施方式
在该说明书中公开的技术特征总结如下。注意，下面分别独立描述的问题具有技术实用性。
在该说明书中公开的半导体器件可包括半导体层叠体、漏电极、源电极和绝缘栅。漏电极可布置在半导体层叠体上。源电极可布置在半导体层叠体上且可被定位为与漏电极相隔开。绝缘栅可布置在半导体层叠体上且可位于漏电极和源电极之间。半导体层叠体可包括第一半导体层和第二半导体层。第二半导体层可布置在第一半导体层上且可具有不同于第一半导体层带隙的带隙。在漏电极和绝缘栅之间的区域中，可配置半导体器件使得在第一半导体层和第二半导体层之间的异质结处产生二维电子气层。另外，可配置半导体器件使得绝缘栅的一部分面对与源电极具有相同电位的部分。与源电极具有相同电位的部分可通过导体或者具有密集掺杂的掺杂物的半导体形成。
半导体层叠体的材料不限制于特定的一种。通常，优选使用氮化物化合物半导体作为半导体层叠体的材料。例如，优选地，第一半导体层的材料为InXaAlYaGa1-Xa-YaN(0≤Xa≤1，0≤Ya≤1，0≤Xa+Ya≤1)，第二半导体层的材料为InXbAlYbGa1-Xb-YbN(0≤Xb≤1，0≤Yb≤1，0≤Xb+Yb≤1)，且InXbAlYbGa1-Xb-YbN的带隙大于InXaAlYaGa1-Xa-YaN的带隙。
在该说明书中公开的半导体器件的一个实施例中，半导体层叠体还可包括电连接到源电极的n型源区。在该情况下，与源电极具有相同电位的部分可以是源区的至少一部分。该实施例的半导体器件包括配置有绝缘栅和源区的电容器。栅-源距离是绝缘栅的绝缘层的厚度，使得栅-源寄生电容能够增加并且栅-源阻抗能够减小。
在该说明书中公开的半导体器件的一个实施例中，绝缘栅可以是凹槽型。凹槽型绝缘栅可穿透第二半导体层并到达第一半导体层。包括到达第一半导体层的凹槽型绝缘栅的半导体器件能够在常闭状态下操作。
在该说明书中公开的半导体器件的一个实施例中，源区可与凹槽型绝缘栅的侧表面相接触。在该实施例中，电容器还形成在绝缘栅的侧表面处，使得栅-源寄生电容能够进一步增加并且栅-源阻抗能够进一步减小。
在该说明书中公开的半导体器件的另一个实施例中，与源电极具有相同电位的部分是源电极的至少一部分。该实施例的半导体器件包括配置有绝缘栅和源电极的电容器。栅-源距离是绝缘栅的绝缘层的厚度，使得栅-源寄生电容能够增加并且栅-源阻抗能够减小。
在该说明书中公开的半导体器件的另一个实施例中，绝缘栅可以是凹槽型。凹槽型绝缘栅可穿透第二半导体层并到达第一半导体层。包括到达第一半导体层的凹槽型绝缘栅的半导体器件能够在常闭状态下操作。
现在参考附图将进一步详细描述本发明的有代表性的、非限制性的示例。该详细描述仅旨在教导本领域的技术人员实施本教导的优选方面的更进一步的细节，且意图不是限制该发明的范围。此外，下面公开的每个附加特征和教导可单独使用，或者结合其它特征和教导使用，以提供改善的半导体器件及其使用和制造方法。
而且，在最广泛意义上，在下面详细描述中公开的特征和步骤的组合对实施该发明不是必须的，且代替地仅教导以具体描述该发明的典型示例。此外，可以以未具体且明确引用的方式组合上述的各种特征和下述的典型示例，以及各种独立和从属权利要求，以便提供本教导的其它有用的实施例。
为了原始撰写的公开的目的，以及为了限定所要求保护的主题的目的，独立于实施例和/或权利要求中的特征的组成，在说明书和/或权利要求书中公开的所有特征意图是单独且彼此独立地描述。另外，为了原始撰写公开的目的，以及为了限定所要求保护的主题的目的，实体组的所有的值范围或者指示意图是公开每个可能的中间值或者中间实体。
现在参考附图将描述本发明的优选实施例。共同的组成元素被指定共同的附图标记，且将不再重复描述。
(第一实施例)如图1所示，半导体器件1是被称为HEMT型(高电子迁移率晶体管)或者HFET型(异质结构场效应晶体管)的类型，且包括半导体层叠体10、漏电极22、绝缘栅25和源电极28。半导体层叠体10具有电子运输层12、电子供给层14和源区16。
使用未掺杂的氮化镓(GaN)作为电子传输层12的材料。使用金属有机化学气相沉积(MOCVD)，在基础衬底(未示出)上形成电子传输层12。值得注意的是，电子传输层12是权利要求中描述的第一半导体层的示例。
电子供给层14布置在电子传输层12上，且使用未掺杂的氮化铝镓(AlGaN)作为电子供给层14的材料。优选地，电子供给层14中的铝的组分比大约为15％至30％，且其厚度大约为20至30nm。作为示例，电子供给层14中的铝组分比大约为25％，且其厚度大约为25nm。使用金属有机化学气相沉积在电子传输层12上形成电子供给层14。电子供给层14的带隙大于电子传输层12的带隙。由于这个原因，在电子传输层12和电子供给层14之间的异质结处形成了二维电子气(2DEG)。当从垂直于半导体层叠体10的上表面的方向看时(在下文中，称为“当在平面中看时”)，在电子传输层12和电子供给层14之间的异质结处产生的二维电子气在漏电极22和绝缘栅25之间延伸。电子供给层14是权利要求中描述的第二半导体层的示例。
源区16布置在半导体层叠体10的表面层的一部分中，且将硅作为杂质以高密度引入到源区16中。可以通过使用离子注入技术将硅引入到电子传输层12和电子供给层14的一部分中，来形成源区16。或者，可以通过在半导体层叠体10的表面层的一部分中形成沟槽，然后通过使用金属有机化学气相沉积在该沟槽中生长n型氮化镓(GaN)晶体，来形成源区16。
漏电极22布置在半导体层叠体10上，且被定位为与源电极28相隔预定距离。漏电极22和源电极28之间的预定距离可取决于所需的耐压适当地调整。漏电极22的材料优选为能具有与氮化物基半导体材料欧姆接触的材料。作为示例，使用其中层叠钛(Ti)和铝(Al)的层叠电极作为漏电极22。漏电极22由此被配置为能与在电子传输层12和电子供给层14之间的异质结处形成的二维电子气具有欧姆接触。漏电极22的欧姆特性优选通过执行烧结处理(作为示例，600摄氏度，5分钟)来改善。
绝缘栅25布置在半导体层叠体10上，且位于漏电极22和源电极28之间。绝缘栅25具有栅绝缘膜24和栅电极26。栅电极26经由栅绝缘膜24面对半导体层叠体10。作为示例，当栅电极26的材料是由镍(Ni)和铝(Al)形成的层叠电极时，栅绝缘膜24的材料是氮化硅(SiN)、氧化硅(SiO2)或者氧化铝(Al2O3)。布置绝缘栅25以便当在平面中看时与源区16部分重叠。在重叠部分中，栅电极26和源区16经由栅绝缘膜24彼此面对。因此，重叠部分形成了电容器。
源电极28布置在半导体层叠体10上，且与源区16相接触。源电极28的材料优选为能与氮化物基半导体材料具有欧姆接触的材料。作为示例，使用其中层叠钛(Ti)和铝(Al)的层叠电极作为源电极28。源电极28由此被配置为能与源区16具有欧姆接触。另外，源电极28的欧姆特性优选通过执行烧结处理(作为示例，600摄氏度，5分钟)来改善。
然后将描述半导体器件1的操作。将正电压施加到漏电极22且将接地电压施加到源电极28，来操作半导体器件1。当将负电压施加到绝缘栅25的栅电极26时，在电子传输层12和电子供给层14之间的异质结上的二维电子气层在绝缘栅25下面消失。结果，在漏电极22和源电极28之间的电流通路在绝缘栅25面对的异质结处中断，使得半导体器件1截止。
当将接地电压或者正电压施加到绝缘栅25的栅电极26时，在电子传输层12和电子供给层14之间的异质结处并在绝缘栅25下面产生二维电子气。从源电极28注入的电子经由源区16和二维电子气层流入到漏电极22中，使得半导体器件1导通。
接着，考虑当半导体器件1截止时过多的噪声电压被施加到漏电极22的情况。如图2所示，半导体器件1包括其中栅-漏阻抗元件和栅-源阻抗元件串联连接的等效电路。栅-漏阻抗用ZGD表示，并且栅-源阻抗用ZGS表示。当过多的噪声电压VDN经由漏极端被输入到漏电极22时，等效电路充当分压电路，因此基于由栅-漏阻抗ZGD和栅-源阻抗ZGS确定的分压比率增加串联连接的阻抗元件之间的中点处的栅电极26的电压VGN，如用以下等式表示：
V GN = V DN × Z GS Z GD + Z GS
由于栅电极26的电压增加导致故障(称为自导通)，所以优选将电压增加抑制为低。从上述等式中很明显，为了抑制栅电极26的电压升高，优选地，栅-源阻抗ZGS相对小于栅-漏阻抗ZGD。本文中，栅-漏阻抗ZGD极大地取决于栅-漏寄生电容，而栅-源阻抗ZGS极大地取决于栅-源寄生电容。因此，如图3所示，为了抑制栅电极26的电压升高，优选地，栅-源寄生电容CGS相对大于栅-漏寄生电容CGD。
在半导体器件1中，如图1所示，源区16和栅电极26经由栅绝缘膜24彼此面对，使得该部分形成了电容器。由于源区16电连接到源电极28，因此将源区16固定到与源电极28相同的电位。由于这个原因，栅-源寄生电容CGS包括电容器的电容。电容器的电容取决于栅绝缘膜的材料和厚度，且还取决于源区16和栅电极26的面对面积。尤其是，栅绝缘膜的厚度极薄，使得电容器具有非常大的电容。因此，栅-源寄生电容CGS实质上取决于电容器的电容。换句话说，由栅极和源极之间的耗尽层带来的寄生电容的效果较少地影响到栅-源寄生电容CGS。如上所述由于电容器具有非常大的电容，所以得到栅-源寄生电容CGS相对大于栅-漏寄生电容CGD的关系。结果，在半导体器件1中，栅-源阻抗ZGS变得相对小于栅-漏阻抗ZGD，使得能够在栅电极26处抑制电压升高，从而抑制故障。
通过调整源区16和栅电极26的面对面积，半导体器件1尤其能够将栅-源寄生电容CGS设置为期望的值。源区16和栅电极26的面对面积不影响半导体器件1的耐压。如此，在不牺牲耐压的情况下，半导体器件1能够抵抗噪声。
如图4所示，半导体器件1的绝缘栅25可以是凹槽型。该绝缘栅25穿透电子供给层14并到达电子传输层12。半导体器件1的该变形使用在凹槽绝缘栅25底部产生的反型层IL提供了开/关控制。当将正电压施加到栅电极26时半导体器件1导通，并且当将接地电压施加到栅电极26时半导体器件1截止。换句话说，半导体器件1能够在常闭状态下操作。
如图5所示，半导体器件1的变形可具有与绝缘栅25的侧表面相接触的源区16。在该示例中，由于电容器也形成在绝缘栅25的侧表面上，所以栅-源寄生电容CGS变得更大。或者，如果确保相同的栅-源寄生电容CGS，则能使半导体器件1小型化。
(第二实施例)如图6所示，半导体器件2的特征在于它包括延伸到源电极28上的绝缘栅125。布置绝缘栅125以便当在平面中看时其与源电极28部分重叠。在重叠部分中，栅电极126和源电极28经由栅绝缘膜124彼此面对。因此，重叠部分形成了电容器。
由于半导体器件2也具有大电容器电容，所以能够得到栅-源寄生电容CGS相对大于栅-漏寄生电容CGD的关系。结果，半导体器件2也具有相对小于栅-漏阻抗ZGD的栅-源阻抗ZGS，使得在栅电极126处抑制了电压增加，从而抑制了故障。
如图7所示，半导体器件2的绝缘栅125可以是凹槽型。该绝缘栅125穿透电子供给层14且到达电子传输层12。半导体器件2的该变形使用在凹槽绝缘栅125底部产生的反型层IL提供了开/关控制。当将正电压施加到栅电极126时半导体器件2导通，并且当将接地电压施加到栅电极126时半导体器件2截止。换句话说，半导体器件2能够在常闭状态下操作。

Claims (6)

1.一种半导体器件，包括：
半导体层叠体；
布置在所述半导体层叠体上的漏电极；
布置在所述半导体层叠体上并且被定位为与所述漏电极分开的源电极；以及
布置在所述半导体层叠体上并且被定位在所述漏电极和所述源电极之间的绝缘栅，
其中
所述半导体层叠体包括：
第一半导体层；以及
第二半导体层，所述第二半导体层布置在所述第一半导体层上并且具有与所述第一半导体层的带隙不同的带隙，
在所述漏电极和所述绝缘栅之间的区域中，二维电子气层被配置成产生在所述第一半导体层和所述第二半导体层之间的异质结处，并且
所述绝缘栅的一部分被配置成面对与所述源电极具有相同电位的部分。
2.根据权利要求1所述的半导体器件，其中
所述半导体层叠体还包括电连接到所述源电极的n型的源区，并且
与所述源电极具有相同电位的所述部分是所述源区的至少一部分。
3.根据权利要求2所述的半导体器件，其中
所述绝缘栅是凹槽型的，其穿透所述第二半导体层并且到达所述第一半导体层。
4.根据权利要求3所述的半导体器件，其中
所述源区与所述凹槽型的绝缘栅的侧表面相接触。
5.根据权利要求1所述的半导体器件，其中
与所述源电极具有相同电位的所述部分是所述源电极的至少一部分。
6.根据权利要求5所述的半导体器件，其中
所述绝缘栅是凹槽型的，其穿透所述第二半导体层并且到达所述第一半导体层。
CN201510055472.1A 2014-02-06 2015-02-03 半导体器件 Expired - Fee Related CN104835834B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014021142A JP6007927B2 (ja) 2014-02-06 2014-02-06 半導体装置
JP2014-021142 2014-02-06

Publications (2)

Publication Number Publication Date
CN104835834A true CN104835834A (zh) 2015-08-12
CN104835834B CN104835834B (zh) 2018-02-09

Family

ID=53755527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510055472.1A Expired - Fee Related CN104835834B (zh) 2014-02-06 2015-02-03 半导体器件

Country Status (3)

Country Link
US (1) US9337267B2 (zh)
JP (1) JP6007927B2 (zh)
CN (1) CN104835834B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202304A (zh) * 2006-12-13 2008-06-18 丰田自动车株式会社 内置mis结构的hemt
CN102017160A (zh) * 2008-04-23 2011-04-13 特兰斯夫公司 增强模式ⅲ-n的hemt
US20120217545A1 (en) * 2011-02-24 2012-08-30 Fujitsu Limited Method of producing semiconductor device and semiconductor device
JP2012231108A (ja) * 2011-04-25 2012-11-22 Samsung Electro-Mechanics Co Ltd 窒化物半導体素子及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5055737B2 (ja) 2005-09-30 2012-10-24 サンケン電気株式会社 ２次元キャリアガス層を有する電界効果トランジスタ
JP5355959B2 (ja) * 2008-08-08 2013-11-27 古河電気工業株式会社 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2010219117A (ja) 2009-03-13 2010-09-30 Toshiba Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202304A (zh) * 2006-12-13 2008-06-18 丰田自动车株式会社 内置mis结构的hemt
CN102017160A (zh) * 2008-04-23 2011-04-13 特兰斯夫公司 增强模式ⅲ-n的hemt
US20120217545A1 (en) * 2011-02-24 2012-08-30 Fujitsu Limited Method of producing semiconductor device and semiconductor device
JP2012231108A (ja) * 2011-04-25 2012-11-22 Samsung Electro-Mechanics Co Ltd 窒化物半導体素子及びその製造方法

Also Published As

Publication number Publication date
JP6007927B2 (ja) 2016-10-19
CN104835834B (zh) 2018-02-09
US20150221759A1 (en) 2015-08-06
US9337267B2 (en) 2016-05-10
JP2015149382A (ja) 2015-08-20

Similar Documents

Publication Publication Date Title
US9837519B2 (en) Semiconductor device
US11114554B2 (en) High-electron-mobility transistor having a buried field plate
US10529841B2 (en) Field effect transistor
US9461122B2 (en) Semiconductor device and manufacturing method for the same
US9406792B2 (en) Semiconductor device having GaN-based layer
US10249715B2 (en) Semiconductor device and method of manufacturing the semiconductor device
US8963207B2 (en) Semiconductor device
CN107359196B (zh) 半导体装置
CN103022118B (zh) 氮化物半导体装置
JP5691267B2 (ja) 半導体装置
US20170040312A1 (en) Avalanche-Rugged Quasi-Vertical HEMT
CN102931221B (zh) 半导体器件及制造该半导体器件的方法
JP2014146744A (ja) 半導体装置
JP2006339561A (ja) 電界効果トランジスタ及びその製造方法
CN108292678B (zh) 具有双栅极的iii族氮化物场效应晶体管
JP2016192460A (ja) 半導体装置および半導体装置の製造方法
JP5462261B2 (ja) 電界効果トランジスタ
US10475802B2 (en) Semiconductor device
US9887267B2 (en) Normally-off field effect transistor
US20150053991A1 (en) Transistor having an ohmic contact by gradient layer and method of making the same
JP2013239735A (ja) 電界効果トランジスタ
CN104835834A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180209

Termination date: 20220203