CN108133964A - 金属氧化物半导体场效应晶体管及其制作方法 - Google Patents
金属氧化物半导体场效应晶体管及其制作方法 Download PDFInfo
- Publication number
- CN108133964A CN108133964A CN201711422725.XA CN201711422725A CN108133964A CN 108133964 A CN108133964 A CN 108133964A CN 201711422725 A CN201711422725 A CN 201711422725A CN 108133964 A CN108133964 A CN 108133964A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- layer
- dielectric layer
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 238000002353 field-effect transistor method Methods 0.000 title abstract description 3
- 239000002184 metal Substances 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 230000005669 field effect Effects 0.000 claims abstract description 29
- 238000002955 isolation Methods 0.000 claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 71
- 229920005591 polysilicon Polymers 0.000 claims description 71
- 239000000463 material Substances 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 230000000717 retained effect Effects 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 103
- 238000000034 method Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011513 prestressed concrete Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种金属氧化物半导体场效应晶体管及其制作方法。所述制作方法获得的金属氧化物半导体场效应晶体管包括衬底、在衬底表面的两端形成的浅沟道隔离结构、在衬底中间区域表面形成的栅介质层、在栅介质层两端形成的侧墙、在侧墙下方的栅介质层下方的衬底上形成的轻掺杂漏极区域，在轻掺杂漏极区域与浅沟道隔离结构之间的衬底表面形成的源漏区、在源漏区及浅沟道隔离结构上形成的第一介质层、在第一介质层上形成的第二介质层、第二介质层及侧墙围成的沟槽、形成于沟槽侧壁的功函数层、形成功函数层表面且填充于沟槽中的金属栅层，其中，沟槽包括位于侧墙之间的截面为矩形的部分及位于第二介质层中截面为倒梯形的部分。
Description
【技术领域】
本发明涉及半导体制造工艺技术领域，特别地，涉及一种金属氧化物半导体场效应晶体管及其制作方法。
【背景技术】
集成电路尤其是超大规模集成电路中的主要器件是金属氧化物半导体场效应晶体管(metal oxide semiconductor field effect transistor，简称MOS晶体管)。自从MOS管被发明以来，其几何尺寸一直在不断缩小。在此情况下，各种实际的和基本的限制和技术挑战开始出现，器件尺寸的进一步缩小正变得越来越困难。随着复合金属氧化物半导体结构(CMOS)制造工艺缩减到32nm以下级别，引入了High K Metal Gate技术，简称HKMG。
其中，在MOS晶体管器件和电路制备中，最具挑战性的是传统CMOS器件在缩小的过程中由于多晶硅/SiO2或SiON栅氧化层介质厚度减小带来的较高的栅泄露电流。为此，现有技术已提出的解决方案是，采用金属栅和高介电常数(K)栅介质替代传统的重掺杂多晶硅栅和SiO2(或SiON)栅介质。金属栅和高K介质的形成方法，主要可分为先栅极(gate first)和后栅极(gate last)。而近年来Gate last工艺方法的应用也在逐渐变为主流的方法。由于半导体器件尺寸的不断缩小，其gap fill(间隙填充)的工艺窗口也越来越小，发展到28nm以下，gap fill的工艺十分困难，导致栅极金属很难填充。填充能力不足时候，极有可能导致在金属栅中出现孔洞(void)，一方面这将可能导致器件栅电阻增高，另一方面还可能导致器件产生一些可靠性的问题。
【发明内容】
鉴于以上，本发明提供一种至少解决上述一个技术问题的金属氧化物半导体场效应晶体管及其制作方法。
一种金属氧化物半导体场效应晶体管的制作方法，其包括以下步骤：
提供衬底，在所述衬底表面的两端形成浅沟道隔离结构，在所述衬底中间区域及所述浅沟道隔离结构表面形成栅介质层，在所述栅介质层的中间区域形成第一多晶硅；
对所述第一多晶硅两侧的衬底表面进行漏极轻掺杂，从而在所述衬底表面且对应所述第一多晶硅两侧的位置形成轻掺杂漏极区域；
去除所述轻掺杂漏极区域及隔离结构上方的部分栅介质层，所述第一多晶硅底部及两侧的部分第一多晶硅被保留，在所述第一多晶硅两侧的部分栅介质层上形成侧墙；
对所述轻掺杂漏极区域进行离子注入，从而在所述轻掺杂漏极区域邻近所述隔离结构的一端形成源漏区；
在所述隔离结构、所述源漏区、所述侧墙及所述第一多晶硅上形成第一介质层；
去除所述第一多晶硅顶部的第一介质层并使得所述第一介质层表面平坦化；
在所述第一多晶硅、所述第一介质层上形成第二多晶硅；
对所述第二多晶硅进行刻蚀，去除所述第一介质层上的第二多晶硅，使得所述第一多晶硅上方的第二多晶硅被保留且截面形状呈倒梯形；
在所述第一介质层及所述第二多晶硅上形成第二介质层，去除所述第二多晶硅上的部分第二介质层且使所述第二介质层平坦化；
刻蚀去除所述第二多晶硅及第一多晶硅，从而形成沟槽，所述沟槽包括位于所述侧墙之间的截面为矩形的部分及位于所述第二介质层中截面为倒梯形的部分；
在所述沟槽内壁及所述第二介质层上形成功函数层；
在所述功函数层表面形成金属栅层，所述沟槽中被填满所述金属栅层；
去除所述沟槽外侧的第二介质层上的金属栅层。
在一种实施方式中，所述第一多晶硅与第二多晶硅的厚度均在250埃至1500埃的范围内。
在一种实施方式中，所述侧墙的材料包括氧化硅、氮化硅或正硅酸乙脂TEOS，刻蚀所述侧墙的气体包括CHF3。
在一种实施方式中，所述第一介质层材料包括氧化硅SiO2或正硅酸乙脂TEOS，厚度大于所述第一多晶硅的厚度。
在一种实施方式中，所述第二介质层材料包括氧化硅SiO2或正硅酸乙脂TEOS，厚度大于所述第二多晶硅的厚度。
在一种实施方式中，所述第一介质层的厚度与第二介质层的厚度相同，所述第一介质层的材料与所述第二介质层的材料相同。
在一种实施方式中，所述功函数层的材料包括Co、Ni、Cu、Pt、Ta、Ni、Hf、Ti、Al化合物中的一种。
在一种实施方式中，所述倒梯形的底角在大于等于60度小于90度的范围之间。
在一种实施方式中，对所述第一及第二多晶硅进行刻蚀的步骤中采用的气体包括Cl基气体或Br基气体。
一种金属氧化物半导体场效应晶体管，其包括衬底、在所述衬底表面的两端形成的浅沟道隔离结构、在所述衬底中间区域表面形成的栅介质层、在所述栅介质层两端形成的侧墙、在所述侧墙下方的栅介质层下方的衬底上形成的轻掺杂漏极区域，在所述轻掺杂漏极区域与所述浅沟道隔离结构之间的衬底表面形成的源漏区、在所述源漏区及浅沟道隔离结构上形成的第一介质层、在所述第一介质层上形成的第二介质层、所述第二介质层及所述侧墙围成的沟槽、形成于所述沟槽侧壁的功函数层、形成所述功函数层表面且填充于所述沟槽中的金属栅层，其中，所述沟槽包括位于所述侧墙之间的截面为矩形的部分及位于所述第二介质层中截面为倒梯形的部分。
相较于现有技术，本发明金属氧化物半导体场效应晶体管及其制作方法中，所述沟槽深宽比大幅降低，呈现上大下小的形貌，所以在金属栅层填充的时候，不会出现空洞。具体地，本发明金属氧化物半导体场效应晶体管及其制作方法具有以下优点：第一，能够完美填充较狭窄的伪栅沟槽，金属栅层中间不会出现金属空洞，可以有效降低金属栅层电阻，并能够避免器件出现可靠性的风险；第二，金属栅层的底部有效宽度与传统工艺一致，不会影响器件沟道长度，金属栅层上层的宽度大于底部宽度，金属栅层的横截面积大于传统工艺，可以有效降低金属栅层电阻，提升器件性能；第三，可以灵活微调两层介质层(第一及第二介质层)的厚度，从而能够调整金属栅层的形貌以杜绝金属填充问题；第四，可以灵活调整第二多晶硅的宽度，从而可以改变多金属栅层的截面积，灵活调节金属栅层的阻值，满足器件设计需求。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明金属氧化物半导体场效应晶体管的制作方法的流程图。
图2-图15为图1所示金属氧化物半导体场效应晶体管的制作方法的各步骤的结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1-图15，图1为本发明金属氧化物半导体场效应晶体管的制作方法的流程图，图2-图15为图1所示金属氧化物半导体场效应晶体管的制作方法的各步骤的结构示意图。所述金属氧化物半导体场效应晶体管的制作方法包括以下步骤。
步骤S1，请参阅图2，提供衬底，在所述衬底表面的两端形成浅沟道隔离结构STI，在所述衬底中间区域及所述浅沟道隔离结构STI表面形成栅介质层，在所述栅介质层的中间区域形成第一多晶硅。所述第一多晶硅的厚度在250埃至1500埃的范围内。
步骤S2，请参阅图3，提供衬底，对所述第一多晶硅两侧的衬底表面进行漏极轻掺杂，从而在所述衬底表面且对应所述第一多晶硅两侧的位置形成轻掺杂漏极区域LDD。
步骤S3，请参阅图4，去除所述轻掺杂漏极区域LDD及隔离结构上方的部分栅介质层，所述第一多晶硅底部及两侧的部分第一多晶硅被保留，在所述第一多晶硅两侧的部分栅介质层上形成侧墙。所述侧墙的材料包括氧化硅、氮化硅或正硅酸乙脂TEOS，刻蚀所述侧墙的气体包括CHF3。
步骤S4，请参阅图5，对所述轻掺杂漏极区域LDD进行离子注入，从而在所述轻掺杂漏极区域LDD邻近所述隔离结构的一端形成源漏区。
步骤S5，请参阅图6，在所述隔离结构、所述源漏区、所述侧墙及所述第一多晶硅上形成第一介质层。所述第一介质层材料包括氧化硅SiO2或正硅酸乙脂TEOS，厚度大于所述第一多晶硅的厚度。
步骤S6，请参阅图7，去除所述第一多晶硅顶部的第一介质层并使得所述第一介质层表面平坦化。
步骤S7，请参阅图8，在所述第一多晶硅、所述第一介质层上形成第二多晶硅。所述第二多晶硅的厚度在250埃至1500埃的范围内。
步骤S8，请参阅图9，对所述第二多晶硅进行刻蚀，去除所述第一介质层上的第二多晶硅，使得所述第一多晶硅上方的第二多晶硅被保留且截面形状呈倒梯形。
步骤S9，请参阅图10及11，在所述第一介质层及所述第二多晶硅上形成第二介质层，去除所述第二多晶硅上的部分第二介质层且使所述第二介质层平坦化。所述第一介质层的厚度与第二介质层的厚度相同，所述第一介质层的材料与所述第二介质层的材料相同。因此，所述第二介质层材料包括氧化硅SiO2或正硅酸乙脂TEOS，厚度大于所述第二多晶硅的厚度。
步骤S10，请参阅图12，刻蚀去除所述第二多晶硅及第一多晶硅，从而形成沟槽，所述沟槽包括位于所述侧墙之间的截面为矩形的部分及位于所述第二介质层中截面为倒梯形的部分。其中，对所述第一及第二多晶硅进行刻蚀的步骤中采用的气体包括Cl基气体或Br基气体。所述倒梯形的底角在大于等于60度小于90度的范围之间。
步骤S11，请参阅图13，在所述沟槽内壁及所述第二介质层上形成功函数层。所述功函数层的材料包括Co、Ni、Cu、Pt、Ta、Ni、Hf、Ti、Al化合物中的一种。
步骤S12，请参阅图14，在所述功函数层表面形成金属栅层，所述沟槽中被填满所述金属栅层；
步骤S13，请参阅图15，去除所述沟槽外侧的第二介质层上的金属栅层，完成所述金属氧化物半导体场效应晶体管的制作。
如图15所示，上述制作方法获得的金属氧化物半导体场效应晶体管包括衬底、在所述衬底表面的两端形成的浅沟道隔离结构STI、在所述衬底中间区域表面形成的栅介质层、在所述栅介质层两端形成的侧墙、在所述侧墙下方的栅介质层下方的衬底上形成的轻掺杂漏极区域LDD，在所述轻掺杂漏极区域LDD与所述浅沟道隔离结构STI之间的衬底表面形成的源漏区、在所述源漏区及浅沟道隔离结构STI上形成的第一介质层、在所述第一介质层上形成的第二介质层、所述第二介质层及所述侧墙围成的沟槽、形成于所述沟槽侧壁的功函数层、形成所述功函数层表面且填充于所述沟槽中的金属栅层，其中，所述沟槽包括位于所述侧墙之间的截面为矩形的部分及位于所述第二介质层中截面为倒梯形的部分。
相较于现有技术，本发明金属氧化物半导体场效应晶体管及其制作方法中，所述沟槽深宽比大幅降低，呈现上大下小的形貌，所以在金属栅层填充的时候，不会出现空洞。具体地，本发明金属氧化物半导体场效应晶体管及其制作方法具有以下优点：第一，能够完美填充较狭窄的伪栅沟槽，金属栅层中间不会出现金属空洞，可以有效降低金属栅层电阻，并能够避免器件出现可靠性的风险；第二，金属栅层的底部有效宽度与传统工艺一致，不会影响器件沟道长度，金属栅层上层的宽度大于底部宽度，金属栅层的横截面积大于传统工艺，可以有效降低金属栅层电阻，提升器件性能；第三，可以灵活微调两层介质层(第一及第二介质层)的厚度，从而能够调整金属栅层的形貌以杜绝金属填充问题；第四，可以灵活调整第二多晶硅的宽度，从而可以改变多金属栅层的截面积，灵活调节金属栅层的阻值，满足器件设计需求。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (10)
1.一种金属氧化物半导体场效应晶体管的制作方法，其特征在于，所述制作方法包括以下步骤：
提供衬底，在所述衬底表面的两端形成浅沟道隔离结构，在所述衬底中间区域及所述浅沟道隔离结构表面形成栅介质层，在所述栅介质层的中间区域形成第一多晶硅；
对所述第一多晶硅两侧的衬底表面进行漏极轻掺杂，从而在所述衬底表面且对应所述第一多晶硅两侧的位置形成轻掺杂漏极区域；
去除所述轻掺杂漏极区域及隔离结构上方的部分栅介质层，所述第一多晶硅底部及两侧的部分第一多晶硅被保留，在所述第一多晶硅两侧的部分栅介质层上形成侧墙；
对所述轻掺杂漏极区域进行离子注入，从而在所述轻掺杂漏极区域邻近所述隔离结构的一端形成源漏区；
在所述隔离结构、所述源漏区、所述侧墙及所述第一多晶硅上形成第一介质层；
去除所述第一多晶硅顶部的第一介质层并使得所述第一介质层表面平坦化；
在所述第一多晶硅、所述第一介质层上形成第二多晶硅；
对所述第二多晶硅进行刻蚀，去除所述第一介质层上的第二多晶硅，使得所述第一多晶硅上方的第二多晶硅被保留且截面形状呈倒梯形；
在所述第一介质层及所述第二多晶硅上形成第二介质层，去除所述第二多晶硅上的部分第二介质层且使所述第二介质层平坦化；
刻蚀去除所述第二多晶硅及第一多晶硅，从而形成沟槽，所述沟槽包括位于所述侧墙之间的截面为矩形的部分及位于所述第二介质层中截面为倒梯形的部分；
在所述沟槽内壁及所述第二介质层上形成功函数层；
在所述功函数层表面形成金属栅层，所述沟槽中被填满所述金属栅层；
去除所述沟槽外侧的第二介质层上的金属栅层。
2.如权利要求1所述的金属氧化物半导体场效应晶体管的制作方法，其特征在于：所述第一多晶硅与第二多晶硅的厚度均在250埃至1500埃的范围内。
3.如权利要求1所述的金属氧化物半导体场效应晶体管的制作方法，其特征在于：所述侧墙的材料包括氧化硅、氮化硅或正硅酸乙脂TEOS，刻蚀所述侧墙的气体包括CHF3。
4.如权利要求1所述的金属氧化物半导体场效应晶体管的制作方法，其特征在于：所述第一介质层材料包括氧化硅SiO2或正硅酸乙脂TEOS，厚度大于所述第一多晶硅的厚度。
5.如权利要求1所述的金属氧化物半导体场效应晶体管的制作方法，其特征在于：所述第二介质层材料包括氧化硅SiO2或正硅酸乙脂TEOS，厚度大于所述第二多晶硅的厚度。
6.如权利要求1所述的金属氧化物半导体场效应晶体管的制作方法，其特征在于：所述第一介质层的厚度与第二介质层的厚度相同，所述第一介质层的材料与所述第二介质层的材料相同。
7.如权利要求1所述的金属氧化物半导体场效应晶体管的制作方法，其特征在于：所述功函数层的材料包括Co、Ni、Cu、Pt、Ta、Ni、Hf、Ti、Al化合物中的一种。
8.如权利要求1所述的金属氧化物半导体场效应晶体管的制作方法，其特征在于：所述倒梯形的底角在大于等于60度小于90度的范围之间。
9.如权利要求1所述的金属氧化物半导体场效应晶体管的制作方法，其特征在于：对所述第一及第二多晶硅进行刻蚀的步骤中采用的气体包括Cl基气体或Br基气体。
10.一种金属氧化物半导体场效应晶体管，其特征在于，所述金属氧化物半导体场效应晶体管包括衬底、在所述衬底表面的两端形成的浅沟道隔离结构、在所述衬底中间区域表面形成的栅介质层、在所述栅介质层两端形成的侧墙、在所述侧墙下方的栅介质层下方的衬底上形成的轻掺杂漏极区域，在所述轻掺杂漏极区域与所述浅沟道隔离结构之间的衬底表面形成的源漏区、在所述源漏区及浅沟道隔离结构上形成的第一介质层、在所述第一介质层上形成的第二介质层、所述第二介质层及所述侧墙围成的沟槽、形成于所述沟槽侧壁的功函数层、形成所述功函数层表面且填充于所述沟槽中的金属栅层，其中，所述沟槽包括位于所述侧墙之间的截面为矩形的部分及位于所述第二介质层中截面为倒梯形的部分。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711422725.XA CN108133964B (zh) | 2017-12-25 | 2017-12-25 | 金属氧化物半导体场效应晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711422725.XA CN108133964B (zh) | 2017-12-25 | 2017-12-25 | 金属氧化物半导体场效应晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108133964A true CN108133964A (zh) | 2018-06-08 |
| CN108133964B CN108133964B (zh) | 2021-10-29 |
Family
ID=62392407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711422725.XA Active CN108133964B (zh) | 2017-12-25 | 2017-12-25 | 金属氧化物半导体场效应晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108133964B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112993013A (zh) * | 2021-05-18 | 2021-06-18 | 江苏应能微电子有限公司 | 一种碳化硅闸沟槽式功率半导体器件及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6524916B1 (en) * | 2000-01-29 | 2003-02-25 | Advanced Micro Devices, Inc. | Controlled gate length and gate profile semiconductor device and manufacturing method therefor |
| CN102427032A (zh) * | 2011-11-29 | 2012-04-25 | 上海华力微电子有限公司 | 一种高k和金属栅极的制作方法 |
| CN102486998A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 形成栅极的方法 |
| CN102543696A (zh) * | 2010-12-17 | 2012-07-04 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| CN103632948A (zh) * | 2013-12-25 | 2014-03-12 | 苏州晶湛半导体有限公司 | 一种半导体器件及其制造方法 |
| US20140106553A1 (en) * | 2011-06-03 | 2014-04-17 | Acconeer Ab | Process for manufacturing a semiconductor device and an intermediate product for the manufacture of a semiconductor device |
-
2017
- 2017-12-25 CN CN201711422725.XA patent/CN108133964B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6524916B1 (en) * | 2000-01-29 | 2003-02-25 | Advanced Micro Devices, Inc. | Controlled gate length and gate profile semiconductor device and manufacturing method therefor |
| CN102486998A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 形成栅极的方法 |
| CN102543696A (zh) * | 2010-12-17 | 2012-07-04 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| US20140106553A1 (en) * | 2011-06-03 | 2014-04-17 | Acconeer Ab | Process for manufacturing a semiconductor device and an intermediate product for the manufacture of a semiconductor device |
| CN102427032A (zh) * | 2011-11-29 | 2012-04-25 | 上海华力微电子有限公司 | 一种高k和金属栅极的制作方法 |
| CN103632948A (zh) * | 2013-12-25 | 2014-03-12 | 苏州晶湛半导体有限公司 | 一种半导体器件及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112993013A (zh) * | 2021-05-18 | 2021-06-18 | 江苏应能微电子有限公司 | 一种碳化硅闸沟槽式功率半导体器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108133964B (zh) | 2021-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11610983B2 (en) | Epitaxial features confined by dielectric fins and spacers | |
| TWI631612B (zh) | 半導體裝置及其製造方法 | |
| KR101372603B1 (ko) | 핀 전계 효과 트랜지스터의 게이트 스택 | |
| US6251764B1 (en) | Method to form an L-shaped silicon nitride sidewall spacer | |
| KR100338767B1 (ko) | 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법 | |
| US6787423B1 (en) | Strained-silicon semiconductor device | |
| CN107230638B (zh) | 两步伪栅极形成 | |
| TWI524527B (zh) | 半導體裝置及其製造方法 | |
| CN104051266A (zh) | 用于鳍式场效应晶体管的鳍形状及其形成方法 | |
| KR20040103896A (ko) | 샐로우 트렌치 분리 공정 후의 디보트 형성을 제한하는 방법 | |
| CN109817583A (zh) | 形成半导体装置的方法 | |
| JP2003273206A (ja) | 半導体装置とその製造方法 | |
| KR100539269B1 (ko) | 자기정렬 부분적 ｓｏｉ 구조의 반도체 소자 및 그 제조방법 | |
| CN108091574A (zh) | 金属氧化物半导体场效应晶体管及其制作方法 | |
| CN102820334B (zh) | 鳍式场效晶体管结构与形成鳍式场效晶体管结构的方法 | |
| CN103839820A (zh) | 半导体器件制造方法 | |
| CN104332410A (zh) | 一种鳍式场效应晶体管的制造方法 | |
| US6642536B1 (en) | Hybrid silicon on insulator/bulk strained silicon technology | |
| US8058128B2 (en) | Methods of fabricating recessed channel metal oxide semiconductor (MOS) transistors | |
| JP2012015345A (ja) | 半導体装置 | |
| CN108133964A (zh) | 金属氧化物半导体场效应晶体管及其制作方法 | |
| KR20060087875A (ko) | 스텝게이트를 갖는 반도체소자 및 그의 제조 방법 | |
| CN103367227B (zh) | 半导体器件制造方法 | |
| CN113675143B (zh) | 埋入式字线结构制备方法 | |
| CN110047741A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20211011 Address after: 464000 No. 19, shihewan industrial cluster, chenlinzi Town, Gushi County, Xinyang City, Henan Province Applicant after: Henan Qiang Semiconductor Co.,Ltd. Applicant after: Wang Juan Address before: 518000 1st floor, building A3, Junfeng Industrial Zone, Heping community, Fuyong street, Bao'an District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN JINGTE SMART MANUFACTURING TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |