CN102427032A - 一种高k和金属栅极的制作方法 - Google Patents

一种高k和金属栅极的制作方法 Download PDF

Info

Publication number
CN102427032A
CN102427032A CN2011103868972A CN201110386897A CN102427032A CN 102427032 A CN102427032 A CN 102427032A CN 2011103868972 A CN2011103868972 A CN 2011103868972A CN 201110386897 A CN201110386897 A CN 201110386897A CN 102427032 A CN102427032 A CN 102427032A
Authority
CN
China
Prior art keywords
medium
metal gates
layer
grid
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103868972A
Other languages
English (en)
Inventor
周军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2011103868972A priority Critical patent/CN102427032A/zh
Publication of CN102427032A publication Critical patent/CN102427032A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开一种高K介质和金属栅极的制作方法,其特征在于,包括:步骤1,在形成有若干场隔离区的硅衬底上淀积栅极堆层,所述栅极堆层底部为高K介质,所述高K介质上方为多晶硅;步骤2,刻蚀所述栅极堆层,形成倒梯形栅极,所述倒梯形栅极位于两相邻场隔离区中间;步骤3,浅结注入并退火,源漏注入并退火,形成成对的源、漏极;步骤4,淀积介质材料覆盖所述倒梯形栅极;步骤5,以所述倒梯形栅极为停止层进行化学机械研磨;步骤6,去除位于高K介质上方的多晶硅;步骤7,淀积覆盖层覆盖介质材料以及暴露的高K介质;步骤8,淀积金属栅极材料;步骤9,制作金属栅极。

Description

一种高K和金属栅极的制作方法
技术领域
本发明涉及一种半导体集成电路的工艺技术方法,具体涉及一种高K和金属栅极的制作方法。
背景技术
集成电路尤其是超大规模集成电路中的主要器件是金属-氧化物-半导体场效应晶体管(metal oxide semiconductor field effect transistor,简称MOS晶体管)。自从MOS管被发明以来,其几何尺寸一直在不断缩小,目前其特征尺寸已进入45nm范围。在此尺寸下,各种实际的和基本的限制和技术挑战开始出现,器件尺寸的进一步缩小正变得越来越困难。
其中,在MOS晶体管器件和电路制备中,最具挑战性的是传统CMOS器件在缩小的过程中由于多晶硅/SiO2或SiON栅氧化层介质厚度减小带来的较高的栅泄露电流。
为此,现有技术已提出的解决方案是,采用金属栅和高介电常数(K)栅介质替代传统的重掺杂多晶硅栅和SiO2(或SiON)栅介质。按照集成电路技术发展路线图,金属栅、高K栅介质的实际应用将在亚65nm技术。金属栅和高k介质的形成方法分为很多种,主要分为先栅极(gate first)和后栅极(gate late),其中后栅极又分为先高k(high k first)和后高k(high k last)。在后高k后栅极中,需要先去除多晶硅栅,然后将高k材料、覆盖层和金属栅极材料填充进多晶硅栅所在的区域,由于半导体器件的不断缩小,其gap fill的工艺窗口也越来越小,发展到22nm以下将因为无法填充而只好放弃后高k后栅极制程。
因此,提供一种能够在22nm以下工艺中继续应用后高k后栅极的工艺技术就显得尤为重要了。
发明内容
本发明的目的就是避免现有技术中无法在22nm以下工艺中继续应用后高k后栅极的工艺技术的不足。
本发明公开一种高K介质和金属栅极的制作方法,其中,包括:
步骤1,在形成有若干场隔离区的硅衬底上淀积栅极堆层,所述栅极堆层底部为高K介质,所述高K介质上方为多晶硅;
步骤2,刻蚀所述栅极堆层,形成倒梯形栅极,所述倒梯形栅极位于两相邻场隔离区中间;
步骤3,浅结注入并退火,源漏注入并退火,形成成对的源、漏极;
步骤4,淀积介质材料覆盖所述倒梯形栅极;
步骤5,以所述倒梯形栅极为停止层进行化学机械研磨;
步骤6,去除位于高K介质上方的多晶硅;
步骤7,淀积覆盖层覆盖介质材料以及暴露的高K介质;
步骤8,淀积金属栅极材料;
步骤9,制作金属栅极。
上述的高K介质和金属栅极的制作方法,其中,所述栅极堆层包括二氧化硅。
上述的高K介质和金属栅极的制作方法,其中,所述金属栅极材料为铝。
上述的高K介质和金属栅极的制作方法,其中,所述步骤9包括:
步骤91,以覆盖层为停止层,刻蚀形成T型金属栅极。
上述的高K介质和金属栅极的制作方法,其中,所述步骤9包括:
步骤92,以覆盖层为停止层,化学机械研磨形成所述金属栅极。
上述的高K介质和金属栅极的制作方法,其中,所述覆盖层包括氮化钛。
根据本发明的另一个方面,还公开一种高K介质和金属栅极结构,其中,包括:
形成有若干场隔离区的硅衬底,两相邻场隔离区之间具有一对源、漏极,所述源、漏极之间形成有沟道;
介质材料,位于所述源、漏极上方;
高K介质,位于所述沟道上方,所述高K介质左右两端分别接触介质材料;
所述介质材料和所述高K介质上覆盖有一层覆盖层;
所述覆盖层位于所述沟道上方位置填充有金属栅极。
上述的高K介质和金属栅极结构,其中,所述金属栅极为铝。
上述的高K介质和金属栅极结构,其中,所述金属栅极为T型金属栅极。
上述的高K介质和金属栅极结构,其中,所述覆盖层包括氮化钛。
本发明的优点是:
1,利用倒梯形栅极替代spacer完成浅结注入和源漏注入,减少工艺步骤;
2,扩大了金属栅极gap fill的工艺窗口,降低了工艺难度;
3,提升了产品良率;
4,扩展了gate last在制程中的使用,使其在22nm以下仍可使用。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图,重点在于示出本发明的主旨。在附图中,为清楚明了,放大了部分部件。
图1示出了根据本发明的一个具体实施例的,一种高K介质和金属栅极结构的示意图;
图2示出了制作一种高K介质和金属栅极的方法中,形成栅极堆层后的示意图;
图3示出了制作一种高K介质和金属栅极的方法中,制作倒梯形栅极的示意图;
图4示出了制作一种高K介质和金属栅极的方法中,形成源漏极的示意图;
图5示出了制作一种高K介质和金属栅极的方法中,淀积介质材料并化学机械平坦化后的示意图;
图6示出了制作一种高K介质和金属栅极的方法中,除去多晶硅后的示意图;
图7示出了制作一种高K介质和金属栅极的方法中,淀积覆盖层的示意图;
图8示出了制作一种高K介质和金属栅极的方法中,淀积金属栅极材料的示意图;以及
图9示出了制作一种高K介质和金属栅极的方法中,制作T形金属栅极的示意图。
具体实施方式
以下结合附图及具体实施方式对本发明进行进一步详细说明。此处所描述的具体实施方式仅用于解释本发明,并不用于限定本发明的保护范围。
结合参考图2至图9,本发明公开一种高K介质200和金属栅极402的制作方法,其中,包括:
步骤1,在形成有若干场隔离区102的硅衬底101上淀积栅极堆层201,栅极堆层201底部为高K介质200,高K介质200上方为多晶硅202;
步骤2,刻蚀栅极堆层201,形成倒梯形栅极204,倒梯形栅极204位于两相邻场隔离区102中间;
步骤3,浅结注入并退火,源漏注入并退火,形成成对的源、漏极,见图4中的源极103和漏极104;
步骤4,淀积介质材料203覆盖倒梯形栅极204;
步骤5,以倒梯形栅极204为停止层进行化学机械研磨,得到如图5所示的结构;
步骤6,去除位于高K介质200上方的多晶硅202;
步骤7,淀积覆盖层302覆盖介质材料203以及暴露的高K介质200;
步骤8,淀积金属栅极402材料401;
步骤9,制作金属栅极402。
进一步地,栅极堆层201包括二氧化硅。
在一个具体实施例中,金属栅极402材料401为铝。
参考图9,步骤9包括:
步骤91,以覆盖层302为停止层,刻蚀形成T型金属栅极403。
不同于图9所示的结构,在一个变化例中,步骤9包括:
步骤92,以覆盖层302为停止层,化学机械研磨形成金属栅极402,如图1所示。
更为具体地,覆盖层302包括氮化钛。
参考图1所示的示例,本发明还公开一种高K介质和金属栅极结构,其中,包括:
形成有若干场隔离区102的硅衬底101,两相邻场隔离区102之间具有一对源、漏极,源、漏极之间形成有沟道(图1中未标示);
介质材料203,位于源、漏极上方;
高K介质200,位于沟道上方,高K介质200左右两端分别接触介质材料203;
介质材料203和高K介质200上覆盖有一层覆盖层302;
覆盖层302位于沟道上方位置处填充有金属栅极402。
在一个具体实施例中,金属栅极402为铝。
在一个变化例中,本发明的栅极为T型金属栅极403。
进一步地,覆盖层302包括氮化钛。
以上对本发明的较佳实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例,这并不影响本发明的实质内容。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种高K介质和金属栅极的制作方法,其特征在于,包括:
步骤1,在形成有若干场隔离区的硅衬底上淀积栅极堆层,所述栅极堆层底部为高K介质,所述高K介质上方为多晶硅;
步骤2,刻蚀所述栅极堆层,形成倒梯形栅极,所述倒梯形栅极位于两相邻场隔离区中间;
步骤3,浅结注入并退火,源漏注入并退火,形成成对的源、漏极;
步骤4,淀积介质材料覆盖所述倒梯形栅极;
步骤5,以所述倒梯形栅极为停止层进行化学机械研磨;
步骤6,去除位于高K介质上方的多晶硅;
步骤7,淀积覆盖层覆盖介质材料以及暴露的高K介质;
步骤8,淀积金属栅极材料;
步骤9,制作金属栅极。
2.根据权利要求1所述的高K介质和金属栅极的制作方法,其特征在于,所述栅极堆层包括二氧化硅。
3.根据权利要求1所述的高K介质和金属栅极的制作方法,其特征在于,所述金属栅极材料为铝。
4.根据权利要求1所述的高K介质和金属栅极的制作方法,其特征在于,所述步骤9包括:
步骤91,以覆盖层为停止层,刻蚀形成T型金属栅极。
5.根据权利要求1所述的高K介质和金属栅极的制作方法,其特征在于,所述步骤9包括:
步骤92,以覆盖层为停止层,化学机械研磨形成所述金属栅极。
6.根据权利要求1所述的高K介质和金属栅极的制作方法,其特征在于,所述覆盖层包括氮化钛。
7.一种高K介质和金属栅极结构,其特征在于,包括:
形成有若干场隔离区的硅衬底,两相邻场隔离区之间具有一对源、漏极,所述源、漏极之间形成有沟道;
介质材料,位于所述源、漏极上方;
高K介质,位于所述沟道上方,所述高K介质左右两端分别接触介质材料;
所述介质材料和所述高K介质上覆盖有一层覆盖层;
所述覆盖层位于所述沟道上方位置填充有金属栅极。
8.根据权利要求7所述的高K介质和金属栅极结构,其特征在于,所述金属栅极为铝。
9.根据权利要求7所述的高K介质和金属栅极结构,其特征在于,所述金属栅极为T型金属栅极。
10.根据权利要求7所述的高K介质和金属栅极结构,其特征在于,所述覆盖层包括氮化钛。
CN2011103868972A 2011-11-29 2011-11-29 一种高k和金属栅极的制作方法 Pending CN102427032A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103868972A CN102427032A (zh) 2011-11-29 2011-11-29 一种高k和金属栅极的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103868972A CN102427032A (zh) 2011-11-29 2011-11-29 一种高k和金属栅极的制作方法

Publications (1)

Publication Number Publication Date
CN102427032A true CN102427032A (zh) 2012-04-25

Family

ID=45960997

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103868972A Pending CN102427032A (zh) 2011-11-29 2011-11-29 一种高k和金属栅极的制作方法

Country Status (1)

Country Link
CN (1) CN102427032A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108133964A (zh) * 2017-12-25 2018-06-08 深圳市晶特智造科技有限公司 金属氧化物半导体场效应晶体管及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1476064A (zh) * 2002-08-14 2004-02-18 上海宏力半导体制造有限公司 利用反梯形栅极结构形成轻掺杂漏极的方法
CN1846313A (zh) * 2003-09-09 2006-10-11 国际商业机器公司 用于高性能器件的金属替换栅极的结构和方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1476064A (zh) * 2002-08-14 2004-02-18 上海宏力半导体制造有限公司 利用反梯形栅极结构形成轻掺杂漏极的方法
CN1846313A (zh) * 2003-09-09 2006-10-11 国际商业机器公司 用于高性能器件的金属替换栅极的结构和方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108133964A (zh) * 2017-12-25 2018-06-08 深圳市晶特智造科技有限公司 金属氧化物半导体场效应晶体管及其制作方法

Similar Documents

Publication Publication Date Title
US11387148B2 (en) Semiconductor device
KR101496519B1 (ko) 더미 FinFET 구조 및 더미 FinFET 구조를 만드는 방법
US9761500B2 (en) FinFET devices having gate dielectric structures with different thicknesses on same semiconductor structure
CN102768957B (zh) 鳍式场效应晶体管及其制造方法
CN104681487B (zh) 用于嵌入hk‑mg工艺中的分裂栅极存储器的cmp制造方案
CN107452739A (zh) 金属栅极隔离结构及其形成方法
CN104576370B (zh) 形成晶体管的方法
US9530871B1 (en) Method for fabricating a semiconductor device
CN106257633B (zh) 具有结泄漏减少的半导体结构
US9478634B2 (en) Methods of forming replacement gate structures on finFET devices and the resulting devices
CN109148278A (zh) 半导体结构及其形成方法
US10629734B2 (en) Fabricating method of fin structure with tensile stress and complementary FinFET structure
CN106960875B (zh) 半导体装置及其制造方法
CN105304489A (zh) 半导体器件的形成方法
CN101118929A (zh) 半导体装置及其制作方法
US20150311083A1 (en) Replacement low-k spacer
CN102376578A (zh) 实现双应力应变技术的方法
CN102427032A (zh) 一种高k和金属栅极的制作方法
KR101780104B1 (ko) 금속 게이트 라인 단부에서 t 형상을 가지는 반도체 디바이스를 제조하는 디바이스 및 방법
CN103377896B (zh) 高介电层金属栅器件的制造方法
CN102427030A (zh) 一种高k和金属栅极的制作方法
CN103839981B (zh) 一种半导体器件及其制造方法
CN104347501B (zh) 半导体器件的形成方法
CN105321884A (zh) 金属栅极器件形成方法
CN103311241A (zh) 一种双多晶电容和mos管的集成结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120425