CN103377896B - 高介电层金属栅器件的制造方法 - Google Patents

高介电层金属栅器件的制造方法 Download PDF

Info

Publication number
CN103377896B
CN103377896B CN201210120986.7A CN201210120986A CN103377896B CN 103377896 B CN103377896 B CN 103377896B CN 201210120986 A CN201210120986 A CN 201210120986A CN 103377896 B CN103377896 B CN 103377896B
Authority
CN
China
Prior art keywords
layer
metal
pmos
nmos
metal gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210120986.7A
Other languages
English (en)
Other versions
CN103377896A (zh
Inventor
韩秋华
李凤莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210120986.7A priority Critical patent/CN103377896B/zh
Publication of CN103377896A publication Critical patent/CN103377896A/zh
Application granted granted Critical
Publication of CN103377896B publication Critical patent/CN103377896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明提供了一种高介电层金属栅器件的制造方法，在去除伪多晶硅形成的凹槽内形成侧壁后，再形成金属栅极，解决了以现有工艺窗口形成缩小尺寸的栅极时出现的横向刻蚀效应(footing)，以及使得金属栅极的线宽变得粗糙等问题。

Description

高介电层金属栅器件的制造方法
技术领域
本发明涉及半导体器件制造领域，尤其涉及一种高介电层金属栅(HKMG)器件的制造方法。
背景技术
随着半导体集成电路的发展，现有的半导体器件，如互补金属氧化物半导体(CMOS)器件中普遍使用的多晶硅栅极逐渐显露出以下问题：因栅极损耗引起栅极绝缘层有效厚度增加，掺杂物容易通过多晶硅栅极渗透到衬底引起阀值电压变化，难以实现细小宽度上低电阻值等。
为解决上述问题，半导体技术发展了以金属栅极替代现有多晶硅栅极的半导体器件，并使用高介电常数(high k)材料作为栅绝缘层的半导体器件，称之为高介电层金属栅(HKMG，high-k metal-gate)器件。在生成金属栅极前，一般首先形成伪多晶硅(dummy poly)栅，继续处理直到沉积层间介质层(ILD)，移除为伪晶硅栅且以真实金属栅来替代。根据移除伪多晶硅栅方式的不同，现有技术分为整体移除和分别移除两种工艺，仍以CMOS器件为例，如图1a～图1d展示了现有分别移除伪多晶硅栅工艺的制作流程。如图1a所示，CMOS包括NMOS区及PMOS区，NMOS区和PMOS区之间形成有浅沟槽隔离9(STI)；NMOS区上形成有包括有NMOS高介电层1以及依次设置在NMOS高介电层1上的金属阻挡层2、NMOS伪多晶硅3的NMOS栅极堆栈，在NMOS栅极堆栈的两侧形成有NMOS侧壁氧化层4，形成NMOS栅极结构；PMOS区上同样形成有包括PMOS高介电层5、金属阻挡层6、PMOS伪多晶硅7的PMOS栅极堆栈，以及PMOS栅极堆栈两侧的PMOS侧壁氧化层8，形成PMOS栅极结构；在形成上述半导体结构后，在NMOS侧壁氧化层4及PMOS侧壁氧化层8之间沉积夹层绝缘层10，进行第一次化学机械研磨去除多余的沉积材料，以露出伪多晶硅3和7；接着如图1b所示，在NMOS栅极结构上形成覆盖NMOS栅极结构的光刻胶11，通过干法刻蚀去除PMOS伪多晶硅7；如图1c所示，去除光刻胶11后，在整个CMOS上沉积一层PMOS金属功函数层12，并在PMOS金属功函数层12上沉积金属层，如金属铝(Al)，进行第二次化学机械研磨，去除层绝缘层10上的PMOS金属功函数层12以及多余的金属，以露出夹层绝缘层10这样就在原PMOS伪多晶硅7的位置上形成了PMOS金属栅极13；以同样的工序，用光刻胶掩膜覆盖PMOS栅极结构，利用干法刻蚀移除NMOS伪多晶硅3，去除覆盖PMOS的光刻胶掩膜，沉积NMOS金属功函数层14及金属层15，进行第三次化学机械研磨，去除夹层绝缘层10上的NMOS金属功函数层14以及金属层15，这样就在原NMOS伪多晶硅3的位置形成了NMOS金属栅极15，进而，形成了高介电层金属栅CMOS结构，如图1d所示。
当高介电层金属栅器件需要缩小金属栅尺寸时，仍以CMOS器件为例，以现有的工艺流程，只能将PMOS和NMOS中的伪多晶硅栅极尺寸制作的更小，由于现有工艺窗口的限制，当多晶硅栅极尺寸到达临界尺寸时，会使形成的多晶硅栅极出现横向刻蚀效应(footing)并影响最终金属栅极的轮廓，以及使得金属栅极的线宽变得粗糙等问题。
发明内容
本发明提供了一种高介电层金属栅器件的制造方法，解决了现有技术中单纯缩小伪多晶硅栅极尺寸以制造小尺寸金属栅极而带来的问题。
本发明采用的技术手段如下：一种高介电层金属栅器件的制造方法，包括：
在衬底上形成包括高介电层、金属阻挡层、伪多晶硅和侧壁氧化层的栅极结构；
在衬底上形成夹层绝缘层，并进行化学机械研磨以露出伪多晶硅；
刻蚀去除所述伪多晶硅以形成凹槽；
形成金属栅侧壁层以覆盖所述凹槽表面以及夹层绝缘层表面，所述金属栅侧壁层厚度小于所述凹槽宽度的1/2；
进行干法刻蚀刻蚀所述金属栅侧壁层，暴露所述金属阻挡层和所述夹层绝缘层表面，以形成金属栅侧壁；
沉积金属功函数层和金属栅极；
再次进行化学机械研磨以露出所述夹层绝缘层。
优选的，在衬底上形成栅极结构的步骤包括：在衬底上定义NMOS区及PMOS区，并在NMOS区和PMOS区之间形成浅沟槽隔离；在所述衬底上依次形成高介电层、金属阻挡层以及伪多晶硅层，并利用刻蚀形成NMOS和PMOS栅极堆栈，并在所述NMOS和PMOS栅极堆栈两层形成侧壁氧化层；
形成夹层绝缘层的步骤包括：在衬底上的所述NMOS侧壁氧化层和PMOS侧壁氧化层之间形成夹层绝缘层，并进行化学机械研磨以露出NMOS伪多晶硅及PMOS伪多晶硅；
去除伪多晶硅、形成金属栅侧壁、沉积金属功函数层和金属栅极并再次进行化学机械研磨的步骤包括：形成覆盖所述NMOS栅极结构的第一光刻胶掩膜，并干法刻蚀去除PMOS伪多晶硅，形成第一凹槽；
去除所述第一光刻胶掩膜，形成第一金属栅侧壁层以覆盖所述第一凹槽表面、夹层绝缘层表面以及NMOS栅极结构表面，所述第一金属栅侧壁层厚度小于所述第一凹槽宽度的1/2；
对所述第一金属栅侧壁层进行干法刻蚀，暴露所述PMOS金属阻挡层、夹层绝缘层表面和NMOS伪多晶硅表面，以形成PMOS金属栅侧壁；
依次沉积PMOS金属功函数层和金属栅极，并进行化学机械研磨，露出夹层绝缘层，以形成PMOS金属栅极结构；
形成覆盖所述PMOS栅极结构的第二光刻胶掩膜，并干法刻蚀去除NMOS伪多晶硅，形成第二凹槽；
去除所述第二光刻胶掩膜，形成第二金属栅侧壁层以覆盖所述第二凹槽表面、夹层绝缘层表面以及PMOS金属栅极结构表面，所述第二金属栅侧壁层厚度小于所述第二凹槽宽度的1/2；
对所述第二金属栅侧壁层进行干法刻蚀，暴露所述NMOS金属阻挡层、夹层绝缘层表面和PMOS金属栅表面，以形成NMOS金属栅侧壁；
依次沉积NMOS金属功函数层和金属栅极，并进行化学机械研磨以露出所述夹层绝缘层。
进一步，所述利用刻蚀形成NMOS和PMOS栅极堆栈的步骤还包括在所述NMOS和PMOS栅极堆栈中的高介电层和金属阻挡层中形成底切。
进一步，所述底切的宽度为1～5nm，所述第一和第二金属栅侧壁层厚度为1～5nm。
采用本发明的技术手段，在现去除伪多晶硅形成的凹槽内形成侧壁后，再形成金属栅极，解决了以现有工艺窗口形成缩小尺寸的栅极时出现的横向刻蚀效应(footing)，以及使得金属栅极的线宽变得粗糙等问题。
附图说明
图1a～图1d为现有技术分别移除伪多晶硅栅工艺形成HKMG流程示意图；
图2为本发明形成HKMG流程图；
图3a～图3f为本发明一种实施例中形成HKMG流程结构示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
本发明提供了一种高介电层金属栅器件的制造方法，如图2所示，包括：
在衬底上形成包括高介电层、金属阻挡层、伪多晶硅和侧壁氧化层的栅极结构；
在衬底上形成夹层绝缘层，并进行化学机械研磨以露出伪多晶硅；
刻蚀去除所述伪多晶硅以形成凹槽；
形成金属栅侧壁层以覆盖所述凹槽表面以及夹层绝缘层表面，所述金属栅侧壁层厚度小于所述凹槽宽度的1/2；
进行干法刻蚀刻蚀所述金属栅侧壁层，暴露所述金属阻挡层和所述夹层绝缘层表面，以形成金属栅侧壁；
沉积金属功函数层和金属栅极；
再次进行化学机械研磨以露出所述夹层绝缘层。
作为本发明优选实施例，以制作高介电层金属栅极的CMOS为例，详细描述本发明方法流程，如图3a～图3f所示：
参照图3a，在衬底上定义NMOS区及PMOS区，并在NMOS区和PMOS区之间形成浅沟槽隔离29；在衬底上依次形成高介电层、金属阻挡层以及伪多晶硅层，并利用刻蚀形成包括NMOS高介电层21、NMOS金属阻挡层22和NMOS伪多晶硅23的NMOS栅极堆栈，以及包括PMOS高介电层25、PMOS金属阻挡层26和PMOS伪多晶硅27的PMOS栅极堆栈，并在NMOS和PMOS栅极堆栈中的高介电层21、25和金属阻挡层22、26中形成如图3a中A所示的底切(undercut)，在本实施例中，优选底切的宽度为1～5nm；
分别在NMOS和PMOS栅极堆栈两层形成侧壁氧化层24、28；在NMOS侧壁氧化层24和PMOS侧壁氧化层28之间形成夹层绝缘层30，并进行化学机械研磨以露出NMOS伪多晶硅24及PMOS伪多晶硅27；接着形成覆盖NMOS栅极结构的第一光刻胶掩膜31。
如图3b所示，以第一光刻胶掩膜31为阻挡进行干法刻蚀，去除PMOS伪多晶硅27，形成第一凹槽32；
去除所述第一光刻胶掩膜31，形成第一金属栅侧壁层33以覆盖第一凹槽32表面、夹层绝缘层30表面以及NMOS栅极结构表面，其中，第一金属栅侧壁层33厚度小于第一凹槽32宽度的1/2，本实施例中，第一金属栅侧壁层32的厚度优选为1～5nm；
如图3c所示，对第一金属栅侧壁层32进行干法刻蚀，暴露PMOS金属阻挡层26、夹层绝缘层30表面和NMOS栅极结构表面，以形成PMOS金属栅侧壁33(为了表示工艺的连贯性仍以原第一金属栅侧壁层标注)；
依次沉积PMOS金属功函数层34和金属栅极35，并进行化学机械研磨，以露出夹层绝缘层30，形成PMOS金属栅极结构；
如图3d所示，形成覆盖PMOS栅极结构的第二光刻胶掩膜36，并干法刻蚀去除NMOS伪多晶硅23，形成第二凹槽37；
如图3e所示，去除第二光刻胶掩膜36，形成第二金属栅侧壁层38以覆盖第二凹槽37表面、夹层绝缘层30表面以及PMOS金属栅极结构表面，第二金属栅侧壁层38厚度小于第二凹槽37宽度的1/2，本实施例中优选第二金属栅侧壁层38的厚度为1～5nm；
如图3f所示，对第二金属栅侧壁层38进行干法刻蚀，暴露NMOS金属阻挡层22、夹层绝缘层30表面和PMOS金属栅极结构表面，以形成NMOS金属栅侧壁38；
依次沉积NMOS金属功函数层39和金属栅极40，并进行化学机械研磨以露出夹层绝缘层30。
采用本发明的技术手段，在去除伪多晶硅形成的凹槽内形成侧壁后，再形成金属栅极，解决了以现有工艺窗口形成缩小尺寸的栅极时出现的横向刻蚀效应(footing)，以及使得金属栅极的线宽变得粗糙等问题，实现了以较大尺寸的伪多晶硅形成较小尺寸的金属栅极。进一步，在刻蚀伪多晶硅时，在位于伪多晶硅层以下的高介电层和金属阻挡层中形成底切，以匹配后续工艺中形成的小尺寸金属栅极。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (3)

1.一种高介电层金属栅器件的制造方法，包括：
在衬底上形成包括高介电层、金属阻挡层、伪多晶硅和侧壁氧化层的栅极结构；
在衬底上形成夹层绝缘层，并进行化学机械研磨以露出伪多晶硅；
刻蚀去除所述伪多晶硅以形成凹槽；
形成金属栅侧壁层以覆盖所述凹槽表面以及夹层绝缘层表面，所述金属栅侧壁层厚度小于所述凹槽宽度的1/2；
进行干法刻蚀刻蚀所述金属栅侧壁层，暴露所述金属阻挡层和所述夹层绝缘层表面，以形成金属栅侧壁；
沉积金属功函数层和金属栅极；
再次进行化学机械研磨以露出所述夹层绝缘层；
在衬底上形成栅极结构的步骤包括：在衬底上定义NMOS区及PMOS区，并在NMOS区和PMOS区之间形成浅沟槽隔离；在所述衬底上依次形成高介电层、金属阻挡层以及伪多晶硅层，并利用刻蚀形成NMOS和PMOS栅极堆栈，并在所述NMOS和PMOS栅极堆栈两层形成侧壁氧化层；
形成夹层绝缘层的步骤包括：在衬底上的所述NMOS侧壁氧化层和PMOS侧壁氧化层之间形成夹层绝缘层，并进行化学机械研磨以露出NMOS伪多晶硅及PMOS伪多晶硅；
去除伪多晶硅、形成金属栅侧壁、沉积金属功函数层和金属栅极并再次进行化学机械研磨的步骤包括：形成覆盖所述NMOS栅极结构的第一光刻胶掩膜，并干法刻蚀去除PMOS伪多晶硅，形成第一凹槽；
去除所述第一光刻胶掩膜，形成第一金属栅侧壁层以覆盖所述第一凹槽表面、夹层绝缘层表面以及NMOS栅极结构表面，所述第一金属栅侧壁层厚度小于所述第一凹槽宽度的1/2；
对所述第一金属栅侧壁层进行干法刻蚀，暴露所述PMOS金属阻挡层、夹层绝缘层表面和NMOS伪多晶硅表面，以形成PMOS金属栅侧壁；
依次沉积PMOS金属功函数层和金属栅极，并进行化学机械研磨，露出夹层绝缘层，以形成PMOS金属栅极结构；
形成覆盖所述PMOS栅极结构的第二光刻胶掩膜，并干法刻蚀去除NMOS伪多晶硅，形成第二凹槽；
去除所述第二光刻胶掩膜，形成第二金属栅侧壁层以覆盖所述第二凹槽表面、夹层绝缘层表面以及PMOS金属栅极结构表面，所述第二金属栅侧壁层厚度小于所述第二凹槽宽度的1/2；
对所述第二金属栅侧壁层进行干法刻蚀，暴露所述NMOS金属阻挡层、夹层绝缘层表面和PMOS金属栅极结构表面，以形成NMOS金属栅侧壁；
依次沉积NMOS金属功函数层和金属栅极，并进行化学机械研磨以露出所述夹层绝缘层。
2.根据权利要求1所述的方法，其特征在于，所述利用刻蚀形成NMOS和PMOS栅极堆栈的步骤还包括在所述NMOS和PMOS栅极堆栈中的高介电层和金属阻挡层中形成底切。
3.根据权利要求2所述的方法，其特征在于，所述底切的宽度为1～5nm，所述第一和第二金属栅侧壁层厚度为1～5nm。
CN201210120986.7A 2012-04-23 2012-04-23 高介电层金属栅器件的制造方法 Active CN103377896B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210120986.7A CN103377896B (zh) 2012-04-23 2012-04-23 高介电层金属栅器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210120986.7A CN103377896B (zh) 2012-04-23 2012-04-23 高介电层金属栅器件的制造方法

Publications (2)

Publication Number Publication Date
CN103377896A CN103377896A (zh) 2013-10-30
CN103377896B true CN103377896B (zh) 2016-08-31

Family

ID=49462846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210120986.7A Active CN103377896B (zh) 2012-04-23 2012-04-23 高介电层金属栅器件的制造方法

Country Status (1)

Country Link
CN (1) CN103377896B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780213B2 (en) * 2014-04-15 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a reversed T-shaped profile in the metal gate line-end
CN107437494B (zh) * 2016-05-27 2019-11-05 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
KR102328279B1 (ko) * 2017-08-11 2021-11-17 삼성전자주식회사 반도체 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101790778A (zh) * 2005-12-20 2010-07-28 英特尔公司 高k/金属栅极晶体管的接触部中的硅化物层
CN102142367A (zh) * 2010-01-29 2011-08-03 台湾积体电路制造股份有限公司 集成电路的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101790778A (zh) * 2005-12-20 2010-07-28 英特尔公司 高k/金属栅极晶体管的接触部中的硅化物层
CN102142367A (zh) * 2010-01-29 2011-08-03 台湾积体电路制造股份有限公司 集成电路的制造方法

Also Published As

Publication number Publication date
CN103377896A (zh) 2013-10-30

Similar Documents

Publication Publication Date Title
CN104835838B (zh) 具有不同宽度的栅极结构及其制造方法
CN103219380B (zh) 鳍式场效应晶体管及其形成方法
CN110957266A (zh) 集成电路制造方法
US9496276B2 (en) CMP fabrication solution for split gate memory embedded in HK-MG process
US20130307079A1 (en) Etch resistant barrier for replacement gate integration
CN105374874B (zh) 用于FinFET器件的结构和方法
CN103515321B (zh) 半导体器件的侧墙形成方法
US9379104B1 (en) Method to make gate-to-body contact to release plasma induced charging
US9257323B2 (en) Semiconductor device and method for forming the same
CN106206271B (zh) 半导体结构的形成方法
CN108520865A (zh) 栅极的制造方法
CN108493159A (zh) 栅极的制造方法
US9595478B2 (en) Dummy gate used as interconnection and method of making the same
CN109786319A (zh) 具有接触增强层的fdsoi半导体装置以及制造方法
CN103377896B (zh) 高介电层金属栅器件的制造方法
CN104752228B (zh) 半导体器件结构及其制造方法
CN103137559B (zh) 伪多晶硅的移除方法及cmos金属栅极的制作方法
CN103137489A (zh) 半导体器件的制作方法
CN105244318A (zh) 一种半导体器件及其制造方法和电子装置
CN109950207A (zh) 栅极的制造方法
CN103137458B (zh) 高介电层金属栅的制造方法
CN103165534B (zh) Cmos晶体管金属栅极的制作方法
TWI502633B (zh) 形成金屬閘極之方法
CN104616981A (zh) 金属栅极的形成方法
CN105336690A (zh) 半导体器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant