CN103137489A - 半导体器件的制作方法 - Google Patents

Abstract

本发明揭示了一种半导体器件的制造方法，通过将虚设栅极上用于保护虚设栅极叠层的第一阻挡层的材料由现有技术的氮化硅材质替换为氮化钛、氮化钽、钛、钽中的一种或其组合，从而能够在满足同等工艺要求下，降低虚设栅极叠层的厚度，避免源/漏注入的离子束被虚设栅极叠层遮挡，提高源/漏注入的效率；并且，在化学机械研磨形成层间介质层过程中，能够及时停止于第一阻挡层上，维持了层间介质层的厚度和虚设栅极叠层的厚度，提高了层间介质层的介电性能以及其后形成的金属栅极的功函数，进而提高了半导体器件的性能。

Description

半导体器件的制作方法

技术领域

本发明涉及集成电路制造领域，尤其涉及一种半导体器件的制作方法。

背景技术

随着半导体器件的集成度越来越高，半导体器件工作需要的电压和电流不断降低，晶体管开关的速度也随之加快，随之对半导体工艺各方面要求大幅提高。现有技术工艺已经将晶体管以及其他种类的半导体器件组成部分做到了几个分子和原子的厚度，组成半导体的材料已经达到了物理电气特性的极限。

业界提出了比二氧化硅具有更高的介电常数和更好的场效应特性的材料-高介电常数材料(High-K Material)，用以更好的分隔栅极和晶体管其他部分，大幅减少漏电量。同时，为了与高介电常数材料兼容，采用金属材料代替原有多晶硅作为栅导电层材料，从而形成了新的栅极结构。金属材料的栅极结构在高温退火工艺过程中，其功函数(Work Function)会发生大幅变化、导致栅极耗尽和RC延迟等问题影响半导体器件性能。为解决上述金属材料的栅极结构的问题，形成了栅极最后工艺(Gate-Last Process)，即先形成多晶硅材料的虚设栅极，进行源/漏注入及高温退火工艺后，再去除虚设栅极的多晶硅层，并沉积金属材料，最终形成金属栅极。

在现有技术中单独NMOS晶体管或单独PMOS晶体管或者CMOS晶体管的制作方法中，先形成的虚设栅极叠层由下向上依次包括栅极介质层、多晶硅层、阻挡层，该阻挡层的材料采用氮化硅，则会产生如下问题：

1、形成虚设栅极叠层后，进行源/漏注入，现有技术中源/漏注入的掺杂离子束都采用倾斜于半导体衬底的角度打入，随着器件尺寸的降低，虚设栅极叠层之间的间距不断减小，导致虚设栅极叠层遮挡使掺杂离子束无法打入半导体衬底，降低了源/漏注入的效率；

2、对于具有PMOS晶体管的半导体器件，现有技术在虚设栅极叠层两侧的半导体衬底中形成锗硅化合物区，所述锗硅化合物区能够对PMOS晶体管的半导体衬底产生应力作用，提高PMOS晶体管的电迁移效率，从而提高PMOS晶体管的性能，然而在刻蚀半导体衬底形成凹槽的过程中，由于材质相近，会同时刻蚀损伤氮化硅材质的阻挡层，甚至损伤其下方的多晶硅层，降低PMOS晶体管的性能；

3、为了解决第二点中所述的问题，保护氮化硅材质的阻挡层，增加一步光刻工艺，遮挡所述阻挡层，却增加了制备工艺的时间和成本，同样对半导体器件的性能有不利影响；

4、此外，在形成层间介质层的过程中，层间介质层与氮化硅的阻挡层研磨速率差别很小，难以确定研磨停止时间，导致增加层间介质层的损失。

发明内容

针对上述技术问题，本发明提供一种通过改变阻挡层材质，以提高半导体器件性能的制作方法。

本发明提供一种半导体器件的制作方法，包括以下步骤：

提供半导体衬底，其上依次形成有栅极介质层、多晶硅层和第一阻挡层，所述第一阻挡层的材质为氮化钛、氮化钽、钛、钽中的一种或其组合；

利用光刻和刻蚀工艺，图案化所述第一阻挡层、多晶硅层和栅极介质层，形成虚设栅极叠层；

进行源/漏注入，在所述虚设栅极叠层两侧的半导体衬底中形成源/漏区；

在所述半导体衬底上沉积层间介质层；

进行化学机械研磨，停止于所述第一阻挡层上；

去除所述虚设栅极叠层的第一阻挡层和多晶硅层，并形成金属栅极。

可选的，所述半导体器件为PMOS晶体管或NMOS晶体管。

进一步的，针对所述半导体器件为PMOS晶体管，在进行源/漏注入和沉积层间介质层的步骤之间，还包括在所述虚设栅极叠层两侧的半导体衬底中形成锗硅化合物区。

可选的，所述半导体器件为CMOS晶体管，所述半导体衬底分为NMOS区域和PMOS区域，所述虚设栅极叠层包括PMOS虚设栅极叠层和NMOS虚设栅极叠层；其中在进行化学机械研磨的步骤和形成金属栅极的步骤之间，还包括：在所述NMOS区域上形成第二阻挡层，所述第二阻挡层的材质为氮化钛、氮化钽、钛、钽中的一种或其组合；在形成金属栅极的步骤之中，包括：以所述第二阻挡层为掩膜，去除PMOS虚设栅极叠层的第一阻挡层和多晶硅层，并形成金属栅极，形成PMOS金属栅极；去除所述第二阻挡层和NMOS虚设栅极叠层的第一阻挡层和多晶硅层，并形成NMOS金属栅极。

进一步的，所述第二阻挡层采用化学气相沉积或物理气相沉积法形成。

进一步的，所述第二阻挡层的厚度小于等于100埃。

进一步的，所述第一阻挡层采用化学气相沉积或物理气相沉积法形成。

进一步的，所述第一阻挡层的材质为氮化钛，利用化学气相沉积法形成，反应物包括四氯化钛、氮气、氢气。

进一步的，所述第一阻挡层的厚度小于等于100埃。

进一步的，所述虚设栅极叠层的厚度为500～700埃。

进一步的，在形成虚设栅极叠层的步骤和进行源/漏注入的步骤之间，还包括，在所述虚设栅极叠层侧壁上形成氧化物侧墙。

综上所述，本发明将虚设栅极叠层最顶层的第一阻挡层的材料由现有技术的氮化硅材质替换为氮化钛、氮化钽、钛、钽中的一种或其组合，能够在满足同等工艺要求下，降低虚设栅极叠层的厚度，避免源/漏注入的离子束被虚设栅极叠层遮挡，从而提高源/漏注入的效率；并且，在化学机械研磨形成层间介质层过程中，能够及时停止于第一阻挡层上，维持了层间介质层的厚度和虚设栅极叠层的厚度，提高了层间介质层的介电性能以及其后形成的金属栅极的功函数，进而提高了半导体器件的性能。

其次，对于具有PMOS晶体管的半导体器件，在PMOS晶体管的半导体衬底中刻蚀形成锗硅化合物区的凹槽时中，采用氮化钛等材料的第一阻挡层的刻蚀速率远小于半导体衬底的刻蚀速率，从而保护了虚设栅极叠层不受刻蚀损伤，进一步提高了半导体器件的性能。

另外，对于具有CMOS晶体管的半导体器件，在形成PMOS金属栅极的过程中，在所述NMOS区域上形成第二阻挡层，以所述第二阻挡层为研磨刻蚀去除PMOS虚设栅极后，在沉积金属材料并对其进行化学机械研磨的过程中第二阻挡层能够同时被去除，减少了一次利用光刻和刻蚀工艺去除第二阻挡层的工艺步骤，提高了半导体器件的制造效率。

附图说明

图1为本发明一实施例中半导体器件的制作方法的流程示意图。

图2～图10为本发明实施例一中半导体器件的制作过程中的结构示意图。

图11～图22为本发明实施例二中半导体器件的制作过程中的结构示意图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。

本发明的核心思想是：对于仅具有NMOS晶体管或PMOS晶体管、或者具有NMOS晶体管与PMOS晶体管共同形成CMOS晶体管的半导体器件中，通过将虚设栅极叠层最顶层的第一阻挡层的材料由现有技术的氮化硅材质替换为氮化钛等材质，从而减小虚设栅极叠层的厚度，提高源/漏注入的质量，并更好地保护虚设栅极叠层不受刻蚀损伤，同时，在化学机械研磨形成层间介质层过程中，能够及时停止于第一阻挡层上，维持层间介质层的厚度和虚设栅极叠层的厚度，从而保证层间介质层的介电性能以及其后形成的金属栅极的功函数。

图1为半导体器件的制作方法，如图1所示，本发明提供一种半导体器件的制作方法，包括以下步骤：

步骤S01：提供半导体衬底，其上依次形成有栅极介质层、多晶硅层和第一阻挡层，所述第一阻挡层的材质为氮化钛、氮化钽、钛、钽中的一种或其组合；

步骤S02：图案化所述第一阻挡层、多晶硅层和栅极介质层，以形成虚设栅极叠层；

步骤S03：进行源/漏注入，在所述虚设栅极叠层两侧的半导体衬底中形成源/漏区；

步骤S04：在所述半导体衬底上沉积层间介质层；

步骤S05：进行化学机械研磨，停止于所述第一阻挡层上；

步骤S06：去除所述虚设栅极叠层的第一阻挡层和多晶硅层，并形成金属栅极。

本发明所述制作方法适用的半导体器件可以为具有一个或多个NMOS晶体管、或具有一个或多个PMOS晶体管、或者同时具有NMOS晶体管和PMOS晶体管组成的CMOS晶体管，以及由NMOS晶体管和PMOS晶体管组成的其它半导体器件结构等。

【实施例一】

本实施例中所述制作方法针对仅具有一个或多个PMOS晶体管的器件结构、或针对仅具有一个或多个NMOS晶体管的半导体器件结构，以下结合图2～图10所示的半导体器件的制作过程中的结构示意图，详细说明本实施例的制作方法。

在所述步骤S01中，如图2所示，所述半导体衬底100可以为单晶硅、多晶硅或者锗硅化合物，也可以为其他适于作为半导体衬底100的材料，此外半导体衬底可以根据器件设置可以包括其他结构。

在半导体衬底100上依次形成栅极介质层302、多晶硅层303、第一阻挡层307和氮化硅层309，在所述第一阻挡层307和多晶硅层303之间还可以形成有窗口氧化层305(Scream Oxide)，以起到更好地隔绝作用，其可以采用热氧化法形成；所述栅极介质层302的材料为低介电常数材料层，例如可以为SiLK材料、硅基高分子材料或多孔硅材料等，以作为后续PMOS金属栅极下方的栅极介质层，以及NMOS金属栅极下方的栅极介质层。

本实施例的关键之处在于，所述第一阻挡层307的材质选择采用氮化钛、氮化钽、钛、钽中的一种或其组合，代替现有技术中氮化钛的第一阻挡层；所述第一阻挡层307可以采用化学气相沉积或物理气相沉积法，在较佳的实施例中，所述第一阻挡层307的材质为氮化钛，利用四氯化钛、氮气、氢气混合气体通过化学气相沉积法形成，所述第一阻挡层307亦可利用钛和氮在1200℃直接反应制得氮化钛，并利用物理气相沉积法沉积形成。相对于氮化硅材质，在起到相同的阻挡作用并满足同等工艺条件下，采用氮化钛、氮化钽、钛、钽中的一种或其组合材质的致密性更高，因此能够使第一阻挡层307的厚度相对缩小，形成的厚度能够达到小于等于100埃，从而能够降低后续形成的虚设栅极叠层的总体厚度，并有利于后续进行源/漏注入过程中提高源/漏注入的质量，另一方面第一阻挡层307的厚度小于100埃，亦有效防止第一阻挡层307自身应力作用对半导体器件的产生副作用。

在步骤S02中，利用光刻和刻蚀工艺，图案化所述第一阻挡层307、多晶硅层303和栅极介质层302，以形成虚设栅极叠层。具体形成步骤为，首先利用图案化的光刻胶为掩膜，刻蚀所述栅极介质层302、多晶硅层303、窗口氧化层305、第一阻挡层307以及氮化硅层309，形成如图3所示的由栅极介质层312、多晶硅层313、PMOS窗口氧化层315、第一阻挡层317以及氮化硅层319组成的虚设栅极叠层310；所述第一阻挡层307的厚度小于等于100埃，可以使所述虚设栅极叠层310的厚度范围控制在500～700埃，以有利于在后续进行源/漏注入过程中提高源/漏注入的质量。

如图4所示，在所述虚设栅极叠层310的侧壁形成氧化物侧墙311；所述氧化物侧墙311的结构可以为ONO结构，即氧化硅-氮化硅-氧化硅结构。

如图5所示，在步骤S03中，进行源/漏注入，在所述虚设栅极叠层310两侧的半导体衬底100中形成源/漏区313。所述虚设栅极叠层310的厚度范围在500～700埃，在源/漏注入过程中，优选的，进行注入的掺杂离子束400采用倾斜于半导体衬底100的角度打入半导体衬底100中，由于半导体器件尺寸越来越小，半导体器件中个结构之间的距离不断缩小，因此虚设栅极叠层310的厚度的相对缩小能够降低对掺杂离子束400的遮挡，从而提高注入的效率和质量。

如图6所示，在步骤S03之后，仅针对PMOS晶体管，所述制造过程还包括其虚设栅极叠层310两侧的半导体衬底100中形成锗硅化合物区200的过程；形成过程包括：在所述PMOS晶体管的虚设栅极叠层310两侧的半导体衬底100中形成凹槽，接着在凹槽中填充或生长形成锗硅化合物区200，所述锗硅化合物区200能够对PMOS晶体管的半导体衬底100产生应力作用，提高PMOS晶体管的电迁移效率，从而提高半导体器件的性能。在刻蚀半导体衬底100以形成凹槽的过程中，采用氮化钛、氮化钽、钛、钽中的一种或其组合作为第一阻挡层317的材料，使第一阻挡层317与半导体衬底100的材质相差较大，因此能够通过选择刻蚀物质使所述半导体衬底100与第一阻挡层317产生较大的刻蚀比，从而不仅减少了光刻工艺，提高制备效率和减少制备成本，同时减少刻蚀对第一阻挡层317的损失，进而保护第一阻挡层317的下方不被刻蚀损伤，进一步保护了虚设栅极叠层310。

接着，在所述步骤S04中，如图7所示，沉积层间介质层330，所述层间介质层330的材料可以为氧化硅或低介电常数材料(Low-K)，采用化学气相沉积法形成；接着进行化学机械研磨，进行化学机械研磨，停止于所述第一阻挡层317上，形成如图8所示结构。

在所述步骤S05中，所述层间介质层330的材料可以为氧化硅或低介电常数材料，第一阻挡层317的材料为氮化钛、氮化钽、钛、钽中的一种或其组合在层间介质层330，化学机械研磨过程中，所述第一阻挡层317的研磨速率远小于层间介质层330的研磨速率，因此，研磨过程能够及时停止于第一阻挡层317上，从而能够减小的层间介质层330和虚设栅极叠层310的损失，提高了层间介质层的介电性能以及其后形成的金属栅极的功函数，提高半导体器件的性能。

在步骤S06中，形成金属栅极360的具体步骤为：首先，通过湿法刻蚀去除虚设栅极叠层310的第一阻挡层317、窗口氧化层305和多晶硅层303，保留栅极介质层302，形成如图9所示沟槽350；接着，向所述沟槽350中填充金属材料，并进行金属化学机械研磨，从而形成如图10所示的形成金属栅极360。

【实施例二】

在本实施例中，所述半导体器件为同时包括NMOS晶体管和PMOS晶体管的CMOS晶体管，由于NMOS晶体管和PMOS晶体管的金属栅极的功函数不同，因此NMOS晶体管和PMOS晶体管的金属栅极需要分别形成，以下结合图11～图22所示的半导体器件的制作过程中的结构示意图，详细说明本发明的制作方法。

在所述步骤S01中，如图11所示，所述半导体衬底100在实施例一的基础上分为PMOS区域和NMOS区域；

首先，在半导体衬底100上依次形成栅极介质层102、多晶硅层103、第一阻挡层107和氮化硅层109，在所述第一阻挡层107和多晶硅层103之间还可以形成有窗口氧化层105(Scream Oxide)，以起到更好地隔绝作用，可以采用热氧化法形成；所述栅极介质层102的材料为低介电常数材料层，例如可以为SiLK材料、硅基高分子材料或多孔硅材料等，作为后续PMOS金属栅极下方的栅极介质层，以及NMOS金属栅极下方的栅极介质层。

本实施例的关键在于，所述第一阻挡层107的材质选择采用氮化钛、氮化钽、钛、钽中的一种或其组合；所述第一阻挡层107可以采用化学气相沉积或物理气相沉积法。在较佳的实施例中，所述第一阻挡层107的材质为氮化钛。，可以利用四氯化钛、氮气、氢气混合气体通过化学气相沉积法形成，所述第一阻挡层107亦可利用钛和氮在1200℃直接反应制得氮化钛，并利用物理气相沉积法沉积形成。相对于氮化硅材质，在起到相同的阻挡作用并满足同等工艺条件下，采用氮化钛、氮化钽、钛、钽中的一种或其组合材质的致密性更高，因此能够使第一阻挡层107的厚度相对缩小，使形成的厚度能够达到小于等于100埃，从而能够降低后续形成的虚设栅极叠层的总体厚度，并有利于后续进行源/漏注入过程中提高源/漏注入的质量，另一方面，第一阻挡层107的厚度小于等于100埃，亦能够有效防止第一阻挡层107自身应力作用对半导体器件的产生副作用。

在步骤S02中，利用光刻和刻蚀工艺，图案化所述第一阻挡层107、多晶硅层103和栅极介质层102，以形成虚设栅极叠层。具体形成步骤为，首先利用图案化的光刻胶为掩膜，刻蚀所述栅极介质层102、多晶硅层103、窗口氧化层105、第一阻挡层107以及氮化硅层109，形成如图12所示的由PMOS栅极介质层112、PMOS多晶硅层113、PMOS窗口氧化层115、PMOS第一阻挡层117以及PMOS氮化硅层119组成的PMOS虚设栅极叠层110；和由NMOS栅极介质层122、NMOS多晶硅层123、NMOS窗口氧化层125、NMOS第一阻挡层127以及NMOS氮化硅层119组成的NMOS虚设栅极叠层120；所述PMOS第一阻挡层107和NMOS第一阻挡层127的厚度小于等于100埃，可以使所述PMOS虚设栅极叠层110的厚度范围控制在500～700埃，以有利于在后续进行源/漏注入过程中提高源/漏注入的质量。

接着，如图13所示，同时在所述PMOS虚设栅极叠层110和NMOS虚设栅极叠层120的侧壁分别形成氧化物侧墙，包括PMOS氧化物侧墙111和NMOS氧化物侧墙121；所述氧化物侧墙的结构可以为ONO结构，即氧化硅-氮化硅-氧化硅结构。

如图14所示，在步骤S03中，进行源/漏注入，在所述PMOS虚设栅极叠层110两侧的半导体衬底100中形成PMOS源/漏区113；在NMOS虚设栅极叠层110两侧的半导体衬底100中形成NMOS源/漏区123，形成如图14所示结构。在源/漏注入过程中，进行注入的掺杂离子束400采用倾斜于半导体衬底100的角度打入半导体衬底100中，由于半导体器件尺寸越来越小，半导体器件中个结构之间的距离不断缩小，因此虚设栅极叠层110的厚度的相对缩小能够降低对掺杂离子束400的遮挡，从而提高注入的效率和质量。

如图15所示，在步骤S03之后，还包括在PMOS晶体管的虚设栅极叠层110两侧的半导体衬底100中形成锗硅化合物区200的过程；形成过程包括：首先，在所述NMOS区域20上形成光刻胶(图中未表示)遮蔽后，然后，在所述PMOS虚设栅极叠层110两侧的半导体衬底中形成凹槽，接着，在凹槽中填充或生长形成锗硅化合物区200，所述锗硅化合物区200能够对PMOS晶体管的半导体衬底100产生应力作用，提高PMOS晶体管的电迁移效率，从而提高半导体器件的性能。

在刻蚀半导体衬底100以形成凹槽的过程中，将氮化钛、氮化钽、钛、钽中的一种或其组合作为PMOS第一阻挡层117的材料作为所述PMOS虚设栅极叠层110最顶层的阻挡层117，使第一阻挡层317与半导体衬底100的材质相差较大，因此能够通过选择刻蚀物质，使所述半导体衬底100与第一阻挡层117产生较大的刻蚀比，不仅减少了光刻工艺，提高制备效率和减少制备成本，同时减少刻蚀对第一阻挡层117的损失，保护第一阻挡层117的下方不被刻蚀损伤，进一步保护了虚设栅极叠层310。

在所述步骤S04中，如图16所示，沉积层间栅极介质层130，所述层间栅极介质层130的材料可以为氧化硅或低介电常数材料(Low-K)，接着进行化学机械研磨，进行化学机械研磨，停止于所述第一阻挡层117、127上，形成如图17所示结构。

在所述步骤S05中，进行化学机械研磨过程，由于第一阻挡层117、127的研磨速率远小于层间栅极介质层130的研磨速率，研磨过程能够及时停止于第一阻挡层117、127上，从而减小的层间栅极介质层130损失，提高半导体器件的性能。

如图18所示，在所述步骤S05之后，在所述NMOS区域20上形成第二阻挡层140，所述第二阻挡层140的材质为氮化钛、氮化钽、钛、钽中的一种或其组合；其中较佳的，所述第二阻挡层140的材质为氮化钛。所述第二阻挡层140的形成方法可以与所述第一阻挡层117的形成方法相同，即可以采用化学气相沉积或物理气相沉积法，所述第二阻挡层140的厚度小于100埃，一方面降低对层间栅极介质层130及PMOS虚设栅极叠层110产生的应力作用，另一方面减小后续去除第二阻挡层140的时间，减小残留，提高工艺效率，所述第二阻挡层140在后续进行化学机械研磨工艺，以形成PMOS金属栅极的过程中被同时研磨去除，无需额外增加工艺步骤去除。

在步骤S06中，对于CMOS晶体管，需要分别形成PMOS金属栅极和NMOS金属栅极；形成过程具体如下，首先，在所述NMOS区域20和PMOS区域10上形成第二阻挡层薄膜，利用光刻和刻蚀工艺去除位于PMOS区域10上的第二阻挡层薄膜，从而在所述NMOS区域20上形成第二阻挡层140，然后，以所述第二阻挡层140为掩膜，利用湿法刻蚀去除所述PMOS虚设栅极叠层110，形成如图19所示PMOS沟槽150，向所述PMOS沟槽150中填充金属材料并进行化学机械研磨，化学机械研磨过程能够同时去除所述第二阻挡层140，从而避免利用光刻和刻蚀工艺去除第二阻挡层140，节约了工艺步骤，从而形成如图20所示的形成PMOS金属栅极160；接着，利用湿法刻蚀去除所述NMOS虚设栅极叠层120，其湿法刻蚀过程不需要形成图案化的光刻胶，节约了工艺步骤，形成如图21所示的NMOS沟槽250；然后沉积金属材料填充所述NMOS沟槽250，并进行化学机械研磨，直至去除所述NMOS沟槽250以外的金属材料，从而在形成如图22所示的NMOS金属栅极260。第二阻挡层140的材质为所述第二阻挡层的材质为氮化钛、氮化钽、钛、钽中的一种或其组合，

综上所述，本发明将虚设栅极上用于保护虚设栅极的第一阻挡层的材料由现有技术的氮化硅材质替换为氮化钛、氮化钽、钛、钽中的一种或其组合，能够在满足同等工艺要求下，降低虚设栅极叠层的厚度，避免源/漏注入的离子束被虚设栅极叠层遮挡，从而提高源/漏注入的效率；并且，在化学机械研磨形成层间介质层过程中，能够及时停止于第一阻挡层上，维持了层间介质层的厚度和虚设栅极叠层的厚度，提高了层间介质层的介电性能以及其后形成的金属栅极的功函数，进而提高了半导体器件的性能。

其次，对于具有PMOS晶体管的半导体器件，在PMOS晶体管的半导体衬底中刻蚀形成锗硅化合物区的凹槽时中，采用氮化钛等材料的第一阻挡层的刻蚀速率远小于半导体衬底的刻蚀速率，从而保护了虚设栅极不受刻蚀损伤，进一步提高了半导体器件的性能。

另外，对于同时具有CMOS晶体管的半导体器件，在形成PMOS金属栅极的过程中，在所述NMOS区域上形成第二阻挡层，以所述第二阻挡层为研磨刻蚀去除PMOS虚设栅极后，在沉积金属材料并对其进行化学机械研磨的过程中第二阻挡层能够同时被去除，进一步，减少了一次利用光刻和刻蚀工艺去除第二阻挡层的工艺步骤，提高了半导体器件的制造效率。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (13)

1.一种半导体器件的制作方法，包括：

提供半导体衬底，其上依次形成有栅极介质层、多晶硅层和第一阻挡层，所述第一阻挡层的材质为氮化钛、氮化钽、钛、钽中的一种或其组合；

利用光刻和刻蚀工艺，图案化所述第一阻挡层、多晶硅层和栅极介质层，以形成虚设栅极叠层；

进行源/漏注入，在所述虚设栅极叠层两侧的半导体衬底中形成源/漏区；

在所述半导体衬底上沉积层间介质层；

进行化学机械研磨，停止于所述第一阻挡层上；

去除所述虚设栅极叠层的第一阻挡层和多晶硅层，并形成金属栅极。

2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述半导体器件为PMOS晶体管或NMOS晶体管。

3.如权利要求2所述的半导体器件的制作方法，其特征在于，所述半导体器件为PMOS晶体管，在进行源/漏注入和沉积层间介质层的步骤之间，还包括在所述虚设栅极叠层两侧的半导体衬底中形成锗硅化合物区。

4.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第一阻挡层采用化学气相沉积或物理气相沉积法形成。

5.如权利要求1所述的半导体器件的制作方法，其特征在于，所述半导体器件为CMOS晶体管，所述半导体衬底分为NMOS区域和PMOS区域，所述虚设栅极叠层包括PMOS虚设栅极叠层和NMOS虚设栅极叠层；在进行化学机械研磨的步骤和形成金属栅极的步骤之间，还包括：在所述NMOS区域上形成第二阻挡层，所述第二阻挡层的材质为氮化钛、氮化钽、钛、钽中的一种或其组合。

6.如权利要求5所述的半导体器件的制作方法，其特征在于，形成金属栅极的步骤，包括：以所述第二阻挡层为掩膜，去除PMOS虚设栅极叠层的第一阻挡层和多晶硅层，形成PMOS金属栅极；去除所述第二阻挡层和NMOS虚设栅极叠层的第一阻挡层和多晶硅层，形成NMOS金属栅极。

7.如权利要求5所述的半导体器件的制作方法，其特征在于，所述第二阻挡层采用化学气相沉积或物理气相沉积法形成。

8.如权利要求5所述的半导体器件的制作方法，其特征在于，所述第二阻挡层的厚度小于等于100埃。

9.如权利要求1至8中任意一项所述的半导体器件的制作方法，其特征在于，所述第一阻挡层采用化学气相沉积或物理气相沉积法形成。

10.如权利要求9所述的半导体器件的制作方法，其特征在于，所述第一阻挡层的材质为氮化钛，利用化学气相沉积法形成，反应物包括四氯化钛、氮气、氢气。

11.如权利要求1至8中任意一项所述的半导体器件的制作方法，其特征在于，所述第一阻挡层的厚度小于等于100埃。

12.如权利要求1至8中任意一项所述的半导体器件的制作方法，其特征在于，所述虚设栅极叠层的厚度为500～700埃。

13.如权利要求1至8中任意一项所述的半导体器件的制作方法，其特征在于，在形成虚设栅极叠层的步骤和进行源/漏注入的步骤之间，还包括：在所述虚设栅极叠层侧壁上形成氧化物侧墙。

Images