CN105321884A - 金属栅极器件形成方法 - Google Patents

金属栅极器件形成方法 Download PDF

Info

Publication number
CN105321884A
CN105321884A CN201510680484.3A CN201510680484A CN105321884A CN 105321884 A CN105321884 A CN 105321884A CN 201510680484 A CN201510680484 A CN 201510680484A CN 105321884 A CN105321884 A CN 105321884A
Authority
CN
China
Prior art keywords
formation method
metal gate
gate device
silicon nitride
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510680484.3A
Other languages
English (en)
Inventor
雷通
易海兰
丁弋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510680484.3A priority Critical patent/CN105321884A/zh
Publication of CN105321884A publication Critical patent/CN105321884A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种金属栅极器件形成方法，包括：在形成有通过浅沟槽隔离隔开的NMOS区域和PMOS区域的硅片上形成金属硅化物；依次沉积第一氮化硅薄膜和研磨停止层；沉积第一介质层以覆盖研磨停止层；通过化学机械研磨，将NMOS和PMOS区域的多晶硅虚设栅极暴露出来，并且将暴露出的多晶硅虚设栅极去除；在去除多晶硅虚设栅极之后的凹槽中填充高介电常数介质层和金属栅极；去除所述第一介质层和研磨停止层；生长高应力氮化硅薄膜，然后生长作为层间介电材料的氧化硅介质薄膜。

Description

金属栅极器件形成方法
技术领域
本发明涉及半导体制造领域，具体涉及先进集成电路制造中的HKMG形成技术及通过应力改善器件性能的技术。更具体地说，本发明涉及一种金属栅极器件形成方法。
背景技术
随着CMOS集成电路制造工艺的发展以及关键尺寸的缩小，很多新的方法被运用到器件制造工艺中，用以改善器件性能。在MOS晶体管器件和电路制备中，最具挑战性的是传统CMOS器件在缩小的过程中由于SiO2栅氧化层介质厚度减小带来的高的栅极漏电流。至28nm以下技术结点，氧化硅(k＝3.9)或SiON栅极介质已经完全不能满足需求，HKMG(highkmetalgate，高介电常数金属栅极)工艺成为主流，具有较高介电常数的氧化铪成为主要的栅极介质材料(k>20)。由于阈值电压的要求，NMOS和PMOS需要使用不同的功函数金属。
在当前主流的HKMG工艺流程中，在金属硅化物形成之后：沉积一层氮化硅薄膜(一般厚度200-500A)作为后续化学机械研磨过程中的停止层，再沉积氧化硅作为层间填充介质；通过化学机械研磨工艺，将NMOS和PMOS区域的多晶硅栅极暴露出来。在这个过程中多晶栅极上面的氮化硅被去除；去除虚设的多晶硅栅极(dummypolygate)，通常是湿法刻蚀的方式；形成highk介质,TiN阻挡层以及NMOS区域的功函数调制金属NeWF；通过光刻和刻蚀工艺去除PMOS区域的功函数调制金属NeWF；沉积PMOS区域的功函数调制金属PeWF；通过光刻和刻蚀工艺去除沉积在NMOS区域的PeWF金属；金属铝填充；化学机械研磨去除多余的金属，然后再沉积一定厚度的氧化硅；进行后续接触通孔形成等工艺。
需要注意的是，对于上述步骤中的使用的氮化硅薄膜，在传统的多晶-氧化硅MOS器件中，通常会需要高应力的氮化硅薄膜，例如NMOS上可以使用高张应力的氮化硅薄膜，PMOS上可以选择高压应力的氮化硅薄膜，以提高器件的电性能。实际应用中，为了避免使用两种应力氮化硅造成制程过于复杂，很多选择高张应力氮化硅薄膜作为所谓的接触孔刻蚀停止层(ContactEtchStopLayer，CESL)，能够有效提高NMOS的电性能。高应力氮化硅薄膜由于能够有效提高MOS管载流子迁移率，进而提高器件运行速度，因此被引入到集成电路制造工艺中。
但是对于采用传统制造工艺的HKMG器件，在上述步骤中所形成的氮化硅薄膜，会在化学机械研磨工艺中被破坏(多晶硅栅极上的氮化硅被完全去除)，也就是说这层氮化硅已经不具备完整性，即使在这里使用高应力的氮化硅薄膜，对器件电性能的影响也很有限。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种金属栅极器件形成方法，能够在器件上形成完整的高应力氮化硅的接触孔刻蚀停止层CESL，有利于提高器件的电性能。
为了实现上述技术目的，根据本发明，提供了一种金属栅极器件形成方法，包括依次执行下述步骤：在形成有通过浅沟槽隔离隔开的NMOS区域和PMOS区域的硅片上形成金属硅化物；依次沉积第一氮化硅薄膜和研磨停止层；沉积第一介质层以覆盖研磨停止层；通过化学机械研磨，将NMOS和PMOS区域的多晶硅虚设栅极暴露出来，并且将暴露出的多晶硅虚设栅极去除；在去除多晶硅虚设栅极之后的凹槽中填充高介电常数介质层和金属栅极；去除所述第一介质层和研磨停止层；生长高应力氮化硅薄膜，然后生长作为层间介电材料的氧化硅介质薄膜。
优选地，所述金属栅极器件的金属栅极是高介电常数金属栅极。
优选地，所述第一氮化硅薄膜的厚度为30-100A。
优选地，研磨停止层的材料非晶硅。
优选地，研磨停止层的厚度为100-500A。
优选地，第一介质层的材料是非晶碳。
优选地，采用湿法刻蚀将暴露出的多晶硅虚设栅极去除。
优选地，高介电常数介质是HfO2。
优选地，氧化硅介质薄膜的厚度为2000-5000A。
优选地，氮化硅薄膜的厚度为100-400A，氮化硅薄膜为高张应力氮化硅薄膜或高压应力氮化硅薄膜。
本发明提出一种金属栅极器件形成方法，提供已经形成虚设的多晶硅栅极并完成金属硅化制程的集成电路晶圆，首先沉积第一氮化硅薄膜和研磨停止层，再沉积第一层间介质，然后通过化学机械研磨工艺对晶圆进行平坦化，随后完成虚设的多晶硅栅极的去除以及随后的高介电常数介质及金属栅极的形成，再去除第一层间介质和研磨停止层，最后沉积具有高应力特征的第二氮化硅薄膜和第二层间介质。通过本发明提出的技术方法，能够在金属栅极上面形成较完整的高应力氮化硅，提高器件性能。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1至图6示意性地示出了根据本发明优选实施例的金属栅极器件形成方法的各个步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明提出的HKMG器件制造工艺流程示意，其中在金属硅化物工艺完成之后，现在晶圆上沉积一层很薄的氮化硅薄膜，然后沉积研磨停止层以及可去除的第一层间介电材料层。随后通过一系列工艺形成金属栅极，然后去除前面所述的研磨停止层及第一层间介电材料层。再重新生长高应力氮化硅薄膜和层间氧化物介电材料介质。由此可以在金属栅极上面形成较完整的高应力氮化硅，提高器件性能。
图1至图6示意性地示出了根据本发明优选实施例的金属栅极器件形成方法的各个步骤。
如图1至图6所示，根据本发明优选实施例的金属栅极器件形成方法包括：
在形成有通过浅沟槽隔离102隔开的NMOS区域100和PMOS区域200的硅片上形成金属硅化物10；例如，其中在虚设栅极20两侧形成金属硅化物；例如，其中在PMOS区域200中的虚设栅极20两侧的硅化锗30上形成了金属硅化物10，如图1所示；例如，金属硅化物是NiSi。
依次沉积第一氮化硅薄膜300和研磨停止层400；优选地，所述第一氮化硅薄膜的厚度为30-100A，其作用是在后续去除研磨停止层的过程中作为下面器件的保护层。研磨停止层则是作为后续化学机械研磨过程中的停止层，在传统工艺中，氮化硅即起到研磨停止的作用。在本发明中，研磨停止层材料的选择根据金属栅极材料的不同而不同，以常用的钨栅极为例，可选择非晶硅材料作为研磨停止层，其厚度为100-500A。
随后，沉积第一介质层500以覆盖研磨停止层400，如图2所示；例如，第一介质层的材料是非晶碳薄膜，非晶碳薄膜最大的优势是便于去除；
通过化学机械研磨，将NMOS和PMOS区域的多晶硅虚设栅极20暴露出来。在这个过程中多晶栅极上面的氮化硅即研磨停止层被去除。同时，研磨停止层的存在有利于化学机械研磨工艺的控制。
将暴露出的多晶硅虚设栅极20去除，如图3所示；例如采用湿法刻蚀将暴露出的多晶硅虚设栅极20去除，即用TMAH(四甲基氢氧化铵)溶液腐蚀多晶硅；
在去除多晶硅虚设栅极20之后的凹槽中填充高介电常数介质层和金属栅极(统一由600表示)，如图4所示；例如高介电常数介质是HfO2。通常是在完成界面氧化层(ILOX，厚度3-10A)工艺之后再沉积高介电常数介质，目前主流的高介电常数介质是HfO2。金属栅极的形成包括功函数金属的形成和填充金属形成，NMOS和PMOS上的功函数金属是不同的，填充金属一般采用铝或者钨。金属填充完成之后需要对其进行平坦化，去除多余的金属(即只保留栅极处的金属)；
去除所述第一介质层500和研磨停止层400；可以通过氧气等离子体处理的方式将第一介质层500去除。然后通过湿法刻蚀的方式将残余的研磨停止层(非晶硅)去除,TMAH溶液即可以很好地去除非晶硅。
生长高应力氮化硅薄膜700；优选地，氮化硅薄膜700的厚度为100-400A，根据需要可以选择高张应力氮化硅薄膜和高压应力氮化硅薄膜。然后生长作为层间介电材料的氧化硅介质薄膜800；优选地，氧化硅介质薄膜800的厚度为2000-5000A，并需要对其进行平坦化。观察图4中最后一个示意图，可以发现此时的金属栅极上面有较完整的高应力氮化硅薄膜。
执行后续工艺以形成接触通孔。
通过本发明提出的金属栅极器件制造工艺，能够在金属栅极上形成完整的高应力氮化硅，实现器件性能的提高。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种金属栅极器件形成方法，其特征在于包括依次执行下述步骤：
在形成有通过浅沟槽隔离隔开的NMOS区域和PMOS区域的硅片上形成金属硅化物；
依次沉积第一氮化硅薄膜和研磨停止层；
沉积第一介质层以覆盖研磨停止层；
通过化学机械研磨，将NMOS和PMOS区域的多晶硅虚设栅极暴露出来，并且将暴露出的多晶硅虚设栅极去除；
在去除多晶硅虚设栅极之后的凹槽中填充高介电常数介质层和金属栅极；
去除所述第一介质层和研磨停止层；
生长高应力氮化硅薄膜，然后生长作为层间介电材料的氧化硅介质薄膜。
2.根据权利要求1所述的金属栅极器件形成方法，其特征在于，所述金属栅极器件的金属栅极是高介电常数金属栅极。
3.根据权利要求1或2所述的金属栅极器件形成方法，其特征在于，所述第一氮化硅薄膜的厚度为30-100A。
4.根据权利要求1或2所述的金属栅极器件形成方法，其特征在于，研磨停止层的材料非晶硅。
5.根据权利要求1或2所述的金属栅极器件形成方法，其特征在于，研磨停止层的厚度为100-500A。
6.根据权利要求1或2所述的金属栅极器件形成方法，其特征在于，第一介质层的材料是非晶碳。
7.根据权利要求1或2所述的金属栅极器件形成方法，其特征在于，采用湿法刻蚀将暴露出的多晶硅虚设栅极去除。
8.根据权利要求1或2所述的金属栅极器件形成方法，其特征在于，高介电常数介质是HfO2。
9.根据权利要求1或2所述的金属栅极器件形成方法，其特征在于，氧化硅介质薄膜的厚度为2000-5000A。
10.根据权利要求1或2所述的金属栅极器件形成方法，其特征在于，氮化硅薄膜的厚度为100-400A，氮化硅薄膜为高张应力氮化硅薄膜或高压应力氮化硅薄膜。
CN201510680484.3A 2015-10-19 2015-10-19 金属栅极器件形成方法 Pending CN105321884A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510680484.3A CN105321884A (zh) 2015-10-19 2015-10-19 金属栅极器件形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510680484.3A CN105321884A (zh) 2015-10-19 2015-10-19 金属栅极器件形成方法

Publications (1)

Publication Number Publication Date
CN105321884A true CN105321884A (zh) 2016-02-10

Family

ID=55248987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510680484.3A Pending CN105321884A (zh) 2015-10-19 2015-10-19 金属栅极器件形成方法

Country Status (1)

Country Link
CN (1) CN105321884A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400169A (zh) * 2018-03-19 2018-08-14 电子科技大学 一种具有表面应力调制结构的应变pmosfet
CN108899321A (zh) * 2018-07-20 2018-11-27 上海华虹宏力半导体制造有限公司 快闪存储器的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499440A (zh) * 2008-01-28 2009-08-05 联华电子股份有限公司 具有双金属栅极的互补式金属氧化物半导体元件的制作方法
US20130273729A1 (en) * 2009-10-30 2013-10-17 Globalfoundries Inc. High-k metal gate electrode structures formed by separate removal of placeholder materials in transistors of different conductivity type
CN104517901A (zh) * 2013-09-29 2015-04-15 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499440A (zh) * 2008-01-28 2009-08-05 联华电子股份有限公司 具有双金属栅极的互补式金属氧化物半导体元件的制作方法
US20130273729A1 (en) * 2009-10-30 2013-10-17 Globalfoundries Inc. High-k metal gate electrode structures formed by separate removal of placeholder materials in transistors of different conductivity type
CN104517901A (zh) * 2013-09-29 2015-04-15 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400169A (zh) * 2018-03-19 2018-08-14 电子科技大学 一种具有表面应力调制结构的应变pmosfet
CN108400169B (zh) * 2018-03-19 2021-02-12 电子科技大学 一种具有表面应力调制结构的应变pmosfet
CN108899321A (zh) * 2018-07-20 2018-11-27 上海华虹宏力半导体制造有限公司 快闪存储器的制造方法
CN108899321B (zh) * 2018-07-20 2020-09-15 上海华虹宏力半导体制造有限公司 快闪存储器的制造方法

Similar Documents

Publication Publication Date Title
TWI406331B (zh) 半導體裝置及其製造方法
TWI535024B (zh) 半導體結構及其製造方法
CN104867967B (zh) 半导体器件及其制造方法
US9548305B2 (en) Semiconductor devices and methods of manufacture thereof
CN101789397B (zh) 半导体装置的制造方法
US10157783B2 (en) Semiconductor devices, FinFET devices and methods of forming the same
US8334197B2 (en) Method of fabricating high-k/metal gate device
US9768069B2 (en) Method of manufacturing semiconductor device
US8633536B2 (en) Gate dielectric of semiconductor device
TWI431776B (zh) 半導體元件
CN103094209B (zh) 半导体器件的制作方法
US9472640B2 (en) Self aligned embedded gate carbon transistors
US9941152B2 (en) Mechanism for forming metal gate structure
CN105321884A (zh) 金属栅极器件形成方法
CN103137456B (zh) Pmos晶体管金属栅极的制造方法
CN110473829A (zh) 层间膜的制造方法
CN105097691B (zh) 半导体器件的形成方法
CN104253049B (zh) 半导体器件制造方法
CN107785323B (zh) 金属栅极的制备方法
CN105097692B (zh) 半导体器件的形成方法
CN103779321A (zh) 具有接触插栓的半导体结构与其形成方法
CN104465520A (zh) 一种半导体集成器件制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160210