CN104465520A - 一种半导体集成器件制作方法 - Google Patents

一种半导体集成器件制作方法 Download PDF

Info

Publication number
CN104465520A
CN104465520A CN201410697367.3A CN201410697367A CN104465520A CN 104465520 A CN104465520 A CN 104465520A CN 201410697367 A CN201410697367 A CN 201410697367A CN 104465520 A CN104465520 A CN 104465520A
Authority
CN
China
Prior art keywords
layer
grid
device region
stepped construction
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410697367.3A
Other languages
English (en)
Inventor
雷通
桑宁波
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410697367.3A priority Critical patent/CN104465520A/zh
Publication of CN104465520A publication Critical patent/CN104465520A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种半导体集成器件制作方法。可应用于技术节点为32/28nm或者小于22nm的工艺中；可应用于Logic技术平台中。本发明的核心思想是，在晶体管区上独立的形成NMOS和PMOS区域的高介电常数金属栅极层，便于差异化地调节NMOS和PMOS的器件性能，同时可以避免很多复杂的刻蚀工艺。上述技术方案具有如下优点或有益效果：(1)本发明通过单独形成第一沟槽和第一栅层叠机构、第二沟槽和第二栅层叠机构，最后通过化学掩膜技术去除多去的金属，实现差异化地调节第一栅层叠结构和第二栅层叠结构，同时避免了复杂的刻蚀工艺，节约了生产时间，提高生产效率。

Description

一种半导体集成器件制作方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体集成器件制作方法。
背景技术
随着半导体器件被要求具有高集成度、高驱动速度、以及低功耗的优点，尽管栅电介质层厚度减小，但是漏极电流较大，且截止电流也增加。对于28nm以下的技术结点，介电常数为3.9的氧化硅或者SION栅极介质已不能满足现状的生产需要。HKMG(high-k metal-gate高介电常数绝缘金属栅极)工艺成为主流，通常采用具有较高介电常数(k>20)的氧化铪作为栅极介质材料。但是由于NMOS和PMOS所需的阈值电压不同，使得NMOS器件区和PMOS器件区需要使用不同的功函数金属。
采用HKMG工艺过程中，NMOS器件区和PMOS器件区，主要的区别是WF(Work Function)功函数金属不同。
现有的HKMG工艺流程，在完成层间介质层氧化硅沉积之后，还包括如下步骤：
步骤一、去除NMOS和PMOS区域上方的层间介质层，使得栅极氧化层暴露出来；
步骤二、去除替代栅极氧化层；
步骤三、形成high k介质,TiN阻挡层以及NMOS区域的有效功函数调制金属N eWF(effective Work Function有效功函数)；
步骤四、去除PMOS区域的功函数调制金属N eWF；
步骤五、沉积PMOS区域的功函数调制金属P eWF；
步骤六、通过光刻和刻蚀工艺去除沉积在NMOS区域的P eWF金属；
步骤七、金属铝填充；
步骤八、去除多余的金属；
上述工艺流程中，第四步和第六步工艺较复杂，具体涉及到光刻，干法刻蚀和湿法刻蚀。由于功函数调制金属的种类很多而且厚度一般很薄，所以对步骤四及步骤六的精度都有很严格的要求。例如在去除PMOS区域的N eWF时，NMOS区域的N eWF上会覆盖一层掩膜。PMOS区域的N eWF去除完成之后，需要去除NMOS区域的NeWF上覆盖的掩膜，一般是通过湿法刻蚀的方式，同时在去除掩膜过程中，容易对NMOS区域的N eWF和/或PMOS区域的P eWF的造成损伤。
发明内容
鉴于上述问题，本发明提供一种半导体集成器件制作方法，其中，包括如下步骤：
步骤一、提供一预设有第一器件区和第二器件区的半导体衬底，位于第一器件区和第二器件区中的半导体衬底之上均设置有样本栅，且在第一器件区和第二器件区中的样本栅及半导体衬底表面自下而上依次覆盖表面阻挡层和第一介质层；
步骤二、去除所述第一器件区中的样本栅以及位于该样本栅之上的表面阻挡层和第一介质层，使得第一器件区中的样本栅之下的第一栅极氧化层显露；
步骤三、去除所述第一栅极氧化层，在第一器件区中形成一第一沟槽；
步骤四、在所述第一沟槽内形成第一栅层叠结构；并去除预定厚度的第一介质层；
步骤五、去除所述第二器件区中的样本栅以及位于该样本栅之上的表面阻挡层和第一介质层，使得第二器件区中的样本栅之下的第二栅极氧化层显露；
步骤六、去除所述第二栅极氧化层，并在第二器件区中形成第二沟槽；
步骤七、在所述第二沟槽内形成第二栅层叠结构；
步骤八、进行平坦化处理，去除部分所述第一介质层、所述第一栅层叠结构、所述第二栅层叠结构，并籍由剩余的所述表面阻挡层来保护位于沟槽内的第一栅层叠结构/第二栅层叠结构免受损伤。
优选地，所述步骤二中，通过光刻和刻蚀方法，去除所述第一器件区中的样本栅以及位于该样本栅之上的表面阻挡层和第一介质层。
优选地，所述步骤二中，以所述第一栅极氧化层为去除所述第一器件区以及位于所述第一器件区上方的所述第一介质层和所述表面阻挡层的停止层。
优选地，所述步骤三中，通过干法刻蚀或湿法刻蚀去除第一所述栅极氧化层。
优选地，所述步骤四中，所述第一栅层叠结构包括High K介质层，于所述所述High K介质层上方覆盖有阻挡层，所述阻挡层上端覆盖有第一区有效功函数及金属填充物层。
优选地，所述步骤七中，所述第二栅层叠结构包括所述High K介质层，于所述High K介质层上方盖有阻挡层，所述阻挡层上端覆盖有第二区有效功函数及金属填充物层。
优选地，所述High K介质层的材质为HFO2，所述阻挡层的材质为TiN材质。
优选地，所述步骤八中，通过化学机械研磨方法去除部分所述第一介质层、所述第一栅层叠结构、所述第二栅层叠结构。
优选地，所述第一区有效功函数及金属填充物层为TiAl/TiN。
优选地，所述第二区有效功函数及金属填充物层为TaN/TiN。
上述技术方案具有如下优点或有益效果：
本发明通过单独形成第一沟槽和第一栅层叠结构、第二沟槽和第二栅层叠结构，最后通过化学掩膜技术去除多去的金属，实现差异化地调节第一栅层叠结构和第二栅层叠结构，同时避免了复杂的刻蚀工艺，避免对NMOS区域的N eWF和/或PMOS区域的P eWF的造成损伤，同时节约了生产时间，提高生产效率。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1(a)～图1(e)是本发明的步骤流程示意图。
具体实施方式
本发明提供一种去除晶圆表面颗粒的方法，可应用于技术节点为32/28nm或者小于22nm的工艺中；可应用于Logic技术平台中。
本发明的核心思想是，在半导体衬底上独立的形成NMOS和PMOS区域的高介电常数金属栅极层，便于差异化地调节NMOS和PMOS的器件性能，同时可以避免很多复杂的刻蚀工艺。
下面结合附图对本发明方法进行详细说明。
图1(a)～图1(e)，一种半导体集成器件制作方法，其中，包括如下步骤：
步骤一、提供一预设有第一器件区110和第二器件区120的半导体衬底，位于第一器件区110和第二器件区120中的半导体衬底之上均设置有样本栅，且在第一器件区110和第二器件区120中的样本栅及半导体衬底表面自下而上依次覆盖阻挡层104和第一介质层103；进一步地，第一器件区110可为N沟道金属氧化物半导体场效应晶体管(NMOSFET，下文称为NMOS)的区域，第二器件区120可为P沟道金属氧化物半导体场效应晶体管(PMOSFET，下文称为PMOS)的区域。进一步地，第一介质层103为外层氧化硅介质层，表面阻挡层104为氮化硅介质层。
步骤二、去除所述第一器件区110中的样本栅以及位于该样本栅之上的表面阻挡层104和第一介质层103，使得第一器件区110中的样本栅之下的第一栅极氧化层115显露。进一步地，通过光刻和刻蚀方法，去除所述第一器件区110中的样本栅以及位于该样本栅之上的表面阻挡层104和第一介质层103。进一步地，以所述第一栅极氧化层115为去除所述第一器件区110以及位于所述第一器件区110上方的所述第一介质层103和所述表面阻挡层104的停止层。
步骤三、通过干法刻蚀或湿法刻蚀去除所述第一栅极氧化层115；形成一第一沟槽。进一步地，湿法刻蚀去除所述第一栅极氧化层115，可以避免对所述第一栅极氧化层115下端的表面造成损伤。
步骤四、在所述第一沟槽内形成第一栅层叠结构；所述第一栅层叠结构包括High K介质层116，于所述High K介质层116上方覆盖有区阻挡层117，所述区阻挡层117上端覆盖有第一区有效功函数及金属填充物层118。所述High K层的材质为HFO2，所述阻挡层117的材质为TiN材质。进一步地，可采用化学机械研磨去除预定厚度的第一介质层103。进一步地，所述第一区有效功函数及金属填充物层118为TiAl/TiN。
步骤五、去除所述第二器件区120中的样本栅以及位于该样本栅之上的表面阻挡层104和第一介质层103，使得第二器件区120中的样本栅之下的第二栅极氧化层125显露；
步骤六、去除所述第二栅极氧化层125，并形成第二沟槽，进一步地，通过干法刻蚀或湿法刻蚀去除所述第二栅极氧化层125；形成一第二沟槽。进一步地，湿法刻蚀去除所述第二栅极氧化层125，可以避免对所述第二栅极氧化层125下端的表面造成损伤。
步骤七、在所述第二沟槽内形成第二栅层叠结构；所述第二栅层叠结构包括所述High K介质层126，于所述High K介质层126上方盖有所述阻挡层127，所述阻挡层127上端覆盖有第二区有效功函数及金属填充物层128。所述High K介质层126的材质为HFO2，所述阻挡层127的材质为TiN材质。进一步地，所述第二区有效功函数及金属填充物层128为TaN/TiN。
步骤八、进行平坦化处理，去除部分所述第一介质层103、所述第一栅层叠结构、所述第二栅层叠结构，并籍由剩余的所述表面阻挡层104来保护位于沟槽内的第一栅层叠结构/第二栅层叠结构免受损伤。
步骤九、进行后段制程(BEOL)，后段制程采用本领域技术人员所惯用的技术手段，故在此不予赘述。
本实施例中，通过单独形成第一沟槽和第一栅层叠结构、第二沟槽和第二栅层叠结构，最后通过化学掩膜技术去除多去的金属，实现差异化地调节第一栅层叠结构和第二栅层叠结构，同时避免了复杂的刻蚀工艺，节约了生产时间，提高生产效率。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种半导体集成器件制作方法，其特征在于，
步骤一、提供一预设有第一器件区和第二器件区的半导体衬底，位于第一器件区和第二器件区中的半导体衬底之上均设置有样本栅，且在第一器件区和第二器件区中的样本栅及半导体衬底表面自下而上依次覆盖表面阻挡层和第一介质层；
步骤二、去除所述第一器件区中的样本栅以及位于该样本栅之上的表面阻挡层和第一介质层，使得第一器件区中的样本栅之下的第一栅极氧化层显露；
步骤三、去除所述第一栅极氧化层，在第一器件区中形成一第一沟槽；
步骤四、在所述第一沟槽内形成第一栅层叠结构；并去除预定厚度的第一介质层；
步骤五、去除所述第二器件区中的样本栅以及位于该样本栅之上的表面阻挡层和第一介质层，使得第二器件区中的样本栅之下的第二栅极氧化层显露；
步骤六、去除所述第二栅极氧化层，并在第二器件区中形成第二沟槽；
步骤七、在所述第二沟槽内形成第二栅层叠结构；
步骤八、进行平坦化处理，去除部分所述第一介质层、所述第一栅层叠结构、所述第二栅层叠结构，并籍由剩余的所述表面阻挡层来保护位于沟槽内的第一栅层叠结构/第二栅层叠结构免受损伤。
2.根据权利要求1所述的半导体集成器件制作方法，其特征在于，所述步骤二中，通过光刻和刻蚀方法，去除所述第一器件区中的样本栅以及位于该样本栅之上的表面阻挡层和第一介质层。
3.根据权利要求1所述的半导体集成器件制作方法，其特征在于，所述步骤二中，以所述第一栅极氧化层为去除所述第一器件区以及位于所述第一器件区上方的所述第一介质层和所述第二介质层的停止层。
4.根据权利要求1所述的半导体集成器件制作方法，其特征在于，所述步骤三中，通过干法刻蚀或湿法刻蚀去除第一所述栅极氧化层。
5.根据权利要求1所述的半导体集成器件制作方法，其特征在于，所述步骤四中，所述第一栅层叠结构包括High K介质层，于所述所述High K介质层上方覆盖有阻挡层，所述阻挡层上端覆盖有第一区有效功函数及金属填充物层。
6.根据权利要求1所述的半导体集成器件制作方法，其特征在于，所述步骤七中，所述第二栅层叠结构包括所述High K介质层，于所述High K介质层上方盖有阻挡层，所述阻挡层上端覆盖有第二区有效功函数及金属填充物层。
7.根据权利要求5或6所述的半导体集成器件制作方法，其特征在于，所述High K介质层的材质为HFO2，所述阻挡层的材质为TiN材质。
8.根据权利要求1所述的半导体集成器件制作方法，其特征在于，所述步骤八中，通过化学机械研磨方法去除部分所述第一介质层、所述第一栅层叠结构、所述第二栅层叠结构。
9.根据权利要求5所述的半导体集成器件制作方法，其特征在于，所述第一区有效功函数及金属填充物层为TiAl/TiN。
10.根据权利要求6所述的半导体集成器件制作方法，其特征在于，所述第二区有效功函数及金属填充物层为TaN/TiN。
CN201410697367.3A 2014-11-26 2014-11-26 一种半导体集成器件制作方法 Pending CN104465520A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410697367.3A CN104465520A (zh) 2014-11-26 2014-11-26 一种半导体集成器件制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410697367.3A CN104465520A (zh) 2014-11-26 2014-11-26 一种半导体集成器件制作方法

Publications (1)

Publication Number Publication Date
CN104465520A true CN104465520A (zh) 2015-03-25

Family

ID=52911357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410697367.3A Pending CN104465520A (zh) 2014-11-26 2014-11-26 一种半导体集成器件制作方法

Country Status (1)

Country Link
CN (1) CN104465520A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282098A (zh) * 1999-07-21 2001-01-31 摩托罗拉公司 用于形成一个半导体器件的方法
US20060008968A1 (en) * 2004-07-06 2006-01-12 Brask Justin K Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
CN101714526A (zh) * 2008-10-06 2010-05-26 台湾积体电路制造股份有限公司 半导体元件的制造方法
US20110081774A1 (en) * 2009-10-07 2011-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for a gate replacement process
CN103531538A (zh) * 2012-07-02 2014-01-22 中芯国际集成电路制造(上海)有限公司 互补型金属氧化物半导体管的形成方法
CN103794479A (zh) * 2012-10-29 2014-05-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282098A (zh) * 1999-07-21 2001-01-31 摩托罗拉公司 用于形成一个半导体器件的方法
US20060008968A1 (en) * 2004-07-06 2006-01-12 Brask Justin K Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
CN101714526A (zh) * 2008-10-06 2010-05-26 台湾积体电路制造股份有限公司 半导体元件的制造方法
US20110081774A1 (en) * 2009-10-07 2011-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for a gate replacement process
CN103531538A (zh) * 2012-07-02 2014-01-22 中芯国际集成电路制造(上海)有限公司 互补型金属氧化物半导体管的形成方法
CN103794479A (zh) * 2012-10-29 2014-05-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Similar Documents

Publication Publication Date Title
US9548305B2 (en) Semiconductor devices and methods of manufacture thereof
US8536040B1 (en) Techniques for using material substitution processes to form replacement metal gate electrodes of semiconductor devices with self-aligned contacts
US8334197B2 (en) Method of fabricating high-k/metal gate device
US8357575B2 (en) Technique for exposing a placeholder material in a replacement gate approach by modifying a removal rate of stressed dielectric overlayers
US8258062B2 (en) Cap layer removal in a high-K metal gate stack by using an etch process
US8048792B2 (en) Superior fill conditions in a replacement gate approach by corner rounding prior to completely removing a placeholder material
US8138038B2 (en) Superior fill conditions in a replacement gate approach by performing a polishing process based on a sacrificial fill material
US8748302B2 (en) Replacement gate approach for high-k metal gate stacks by using a multi-layer contact level
US20120196425A1 (en) High-K Metal Gate Electrode Structures Formed by a Replacement Gate Approach Based on Superior Planarity of Placeholder Materials
US8658509B2 (en) Semiconductor resistors formed at a lower height level in a semiconductor device comprising metal gates
CN104821296A (zh) 半导体器件及其形成方法
US20110127613A1 (en) High-k metal gate electrode structures formed by separate removal of placeholder materials using a masking regime prior to gate patterning
US8198147B2 (en) Superior fill conditions in a replacement gate approach by using a tensile stressed overlayer
CN103325832A (zh) 具有金属栅极应激源的finfet
US20110227167A1 (en) Reduced substrate coupling for inductors in semiconductor devices
US9159798B2 (en) Replacement gate process and device manufactured using the same
US8486786B2 (en) Enhancing uniformity of a channel semiconductor alloy by forming STI structures after the growth process
JP5669752B2 (ja) チャネル半導体合金を備えたトランジスタにおける堆積不均一性の低減によるスレッショルド電圧ばらつきの低減
CN104347411A (zh) 金属栅电极等效功函数调节方法
US9536836B2 (en) MIS (Metal-Insulator-Semiconductor) contact structures for semiconductor devices
KR20190003343A (ko) 게이트 구조물 및 그 방법
US20100044804A1 (en) Novel high-k metal gate structure and method of making
US8716079B2 (en) Superior fill conditions in a replacement gate approach by corner rounding based on a sacrificial fill material
CN112447516B (zh) 半导体结构及其形成方法
US9455135B2 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150325