CN103531538A - 互补型金属氧化物半导体管的形成方法 - Google Patents
互补型金属氧化物半导体管的形成方法 Download PDFInfo
- Publication number
- CN103531538A CN103531538A CN201210225982.5A CN201210225982A CN103531538A CN 103531538 A CN103531538 A CN 103531538A CN 201210225982 A CN201210225982 A CN 201210225982A CN 103531538 A CN103531538 A CN 103531538A
- Authority
- CN
- China
- Prior art keywords
- layer
- work function
- pipe
- oxide semiconductor
- cmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 83
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 230000000295 complement effect Effects 0.000 title claims abstract description 39
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 39
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 39
- 229910052802 copper Inorganic materials 0.000 claims abstract description 67
- 239000010949 copper Substances 0.000 claims abstract description 67
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 66
- 230000004888 barrier function Effects 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 33
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 283
- 239000000463 material Substances 0.000 claims description 54
- 230000015572 biosynthetic process Effects 0.000 claims description 49
- 239000011241 protective layer Substances 0.000 claims description 33
- 238000005240 physical vapour deposition Methods 0.000 claims description 32
- 238000000137 annealing Methods 0.000 claims description 28
- 238000005229 chemical vapour deposition Methods 0.000 claims description 27
- 239000004411 aluminium Substances 0.000 claims description 26
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 22
- 238000011049 filling Methods 0.000 claims description 17
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 17
- 238000005516 engineering process Methods 0.000 claims description 15
- 238000009713 electroplating Methods 0.000 claims description 13
- 229910052715 tantalum Inorganic materials 0.000 claims description 10
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical group [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 3
- 230000008569 process Effects 0.000 description 14
- 230000007547 defect Effects 0.000 description 11
- 238000000151 deposition Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 239000002365 multiple layer Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- IATRAKWUXMZMIY-UHFFFAOYSA-N strontium oxide Chemical compound [O-2].[Sr+2] IATRAKWUXMZMIY-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- WUNIMIODOAGQAW-UHFFFAOYSA-N [O-2].[Ba+2].[Ti+4] Chemical compound [O-2].[Ba+2].[Ti+4] WUNIMIODOAGQAW-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005518 electrochemistry Effects 0.000 description 1
- 238000009415 formwork Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- CZXRMHUWVGPWRM-UHFFFAOYSA-N strontium;barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Sr+2].[Ba+2] CZXRMHUWVGPWRM-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种互补型金属氧化物半导体管的形成方法，包括：提供半导体衬底，半导体衬底包括第一区域和第二区域，半导体衬底表面具有绝缘层，第一区域表面具有第一开口，第一开口底部具有第一高K介质层，第一高K介质层表面具有伪栅极层，第二区域表面具有第二开口，第二开口底部具有第二高K介质层；在第二开口侧壁及第二高K介质层表面形成第二功函数层；在第二功函数层表面形成第二栅电极层，第二栅电极层的材料为铜；之后去除第一开口内的伪栅极层；再在第一开口侧壁及第一高K介质层表面依次形成第一功函数层；在第一功函数层表面依次形成第一阻挡层和第一栅电极层，第一栅电极层的材料为铝。所形成的互补型金属氧化物半导体管性能稳定。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种互补型金属氧化物半导体管的形成方法。
背景技术
互补型金属氧化物半导体管（Complementary Metal-Oxide-Semiconductor，CMOS）已成为集成电路中常用的半导体器件。所述CMOS管包括：P型金属氧化物半导体（PMOS）和N型金属氧化物半导体（NMOS）。
现有技术为了在减小栅极尺寸的同时控制短沟道效应，采用高K介质材料取代常规的氧化硅等材料形成栅介质层，采用金属材料取代常规的多晶硅等材料形成栅电极层；此外，为了调节PMOS管和NMOS管的阈值电压，现有技术会在PMOS管和NMOS管的栅介质层表面形成功函数层（work functionlayer）；其中，PMOS管的功函数层需要具有较高的功函数，NMOS管的功函数层需要具有较低的功函数，因此PMOS管和NMOS管的功函数层的材料不同。
现有技术形成互补型金属氧化物半导体管时，在形成PMOS管的区域和形成NMOS管的区域的半导体衬底表面分别形成伪栅极层；以所述伪栅极层为掩膜形成源/漏区后，去除PMOS管的区域或NMOS管的区域中的伪栅极层，并依次形成位于该区域半导体衬底表面的栅介质层、功能层和栅电极层；然后去除另一区域的伪栅极层，并依次形成位于该区域半导体衬底表面的栅介质层、功能层和栅电极层。
然而以现有技术形成的互补型金属氧化物半导体管性能不稳定。
更多互补型金属氧化物半导体管的形成方法，请参考公开号为US2009/0291533A1的美国专利文件。
发明内容
本发明解决的问题是提供一种互补型金属氧化物半导体管的形成方法，使所形成的互补型金属氧化物半导体管的性能提高。
为解决上述问题，本发明提供一种互补型金属氧化物半导体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述半导体衬底表面具有绝缘层，所述第一区域表面具有贯穿所述绝缘层厚度的第一开口，所述第一开口底部的半导体衬底表面具有第一高K介质层，所述第一高K介质层表面具有填充满所述第一开口的伪栅极层，所述第二区域表面具有贯穿所述绝缘层厚度的第二开口，所述第二开口底部的半导体衬底表面具有第二高K介质层；在所述第二开口侧壁表面以及第二高K介质层表面形成第二功函数层；在所述第二功函数层表面形成填充满所述第二开口的第二栅电极层，所述第二栅电极层的材料为铜；在形成第二栅电极层后，去除第一开口内的伪栅极层；在去除第一开口内的伪栅极层后，在所述第一开口侧壁表面以及第一高K介质层表面形成第一功函数层；在所述第一功函数层表面形成第一阻挡层；在所述第一阻挡层表面形成填充满所述第一开口的第一栅电极层，所述第一栅电极层的材料为铝。
可选地，所述第二栅电极层的形成工艺为铜电镀工艺。
可选地，所述第二功函数层的材料为氮化钛和氮化钽中的一种或两种组合。
可选地，所述第二功函数层的形成工艺为原子层沉积、化学气相沉积或物理气相沉积，厚度为10~200埃。
可选地，还包括：在形成第二功函数层之后，形成第二栅电极层之前，在所述第二功函数层表面形成第二阻挡层；在所述第二阻挡层表面形成填充满所述第二开口的第二栅电极层。
可选地，所述第二阻挡层的材料为氮化钽、氮化钛和钽中的一种或多种组合，形成工艺为原子层沉积或物理气相沉积，厚度为10~100埃。
可选地，所述第一电极层的形成工艺为化学气相沉积或物理气相沉积。
可选地，在化学气相沉积或物理气相沉积之后进行热退火。
可选地，所述热退火的温度为300~500摄氏度，时间为10~60分钟。
可选地，所述第一阻挡层的材料为氮化钽、氮化钛和钽中的一种或多种组合，形成工艺为原子层沉积或物理气相沉积，厚度为10~100埃。
可选地，所述第一功函数层的材料为钛铝合金、钛和铝组合、或氮化钛和铝组合。
可选地，所述第一函数层的形成工艺为原子层沉积、化学气相沉积或物理气相沉积，厚度为10~200埃。
可选地，还包括：所述第一高K介质层表面具有第一保护层，在所述第一保护层表面形成第一功函数层；所述第二高K介质层表面具有第二保护层，在所述第二保护层表面形成第二功函数层。
可选地，所述第一区域和第二区域之间具有浅沟槽隔离结构相互隔离。
可选地，所述第一区域表面形成的晶体管为NMOS管，所述第二区域表面形成的晶体管为PMOS管。
可选地，所述伪栅极层的材料为多晶硅。
与现有技术相比，本发明的技术方案具有以下优点：
在所述第二功函数层表面形成填充满所述第二开口的第二栅电极层，所述第二栅电极层的材料为铜，由于所述铜易于在开口内填充，使所填充的铜内缺陷较少，因此采用铜作为第二栅电极层的材料时，能避免对所述第二栅电极层进行热退火使其回流，因此所述第二区域的阈值电压稳定；而且，由于所述铜的熔点较高，热性能稳定，因此不易受到后续工艺的影响，使所形成的器件性能稳定。
进一步的，所述第二栅电极层的形成工艺为铜电镀工艺，采用所述铜电镀工艺所形成的铜致密，内部的缺陷较少，使所形成的器件性能良好。
进一步的，由于所述第一栅电极层的材料为铝时，需要对所述铝进行热退火使其回流，而铜的熔点较高，难以在所述热退火的过程中被液化，从而避免了铜渗透入第二功函数层而影响器件性能。
进一步的，由于铜的功函数较高，当所述第二区域用于形成PMOS管时，所述铜不会降低所述PMOS管的功函数，从而使所述PMOS管的阈值电压稳定，所形成的器件性能稳定。
附图说明
图1是本发明实施例所述互补型金属氧化物半导体管的方法的流程示意图；
图2至图8是本发明实施例所述形成互补型金属氧化物半导体管的过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术形成的互补型金属氧化物半导体管性能不稳定。
经发明人的研究发现，现有技术用于形成互补型金属氧化物半导体管的栅电极层的材料为铝，在用于形成栅电极层的开口内沉积铝材料时，由于所述开口的沉积窗口尺寸较小，容易产生缺陷，因此在沉积工艺之后，需要进行热退火使液态的铝进行回流，使所形成的栅电极层致密；然而，在热退火工艺时的液态铝容易渗透进入功函数层，而所述铝的功函数较低；由于现有技术中，PMOS管的栅电极层的材料与NMOS管的栅电极层的材料相同，当铝渗透入PMOS管区域的功函数层时，会降低所述功函数层的功函数值，从而影响PMOS管的阈值电压，使所形成的互补型金属氧化物半导体管性能不稳定。
经过发明人的进一步研究，发明人采用铜作为PMOS管区域的栅电极层，由于铜材料容易在开口内填充，且不会形成缺陷，因此无需进行热退火使铜进行回流；而且，由于铜的功函数较高，因此不会降低PMOS管区域的功函数值，使PMOS管区域的阈值电压稳定；此外，铜的熔点较高，因此在对NMOS管区域的铝进行热退火使其回流时，所述铜不会液化，避免了铜渗透入功函数层；因此所形成的互补型金属氧化物半导体管性能不稳定。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图1是本发明实施例所述互补型金属氧化物半导体管的方法的流程示意图，包括步骤：
步骤S101，提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述半导体衬底表面具有绝缘层，所述第一区域表面具有贯穿所述绝缘层厚度的第一开口，所述第一开口底部的半导体衬底表面具有第一高K介质层，所述第一高K介质层表面具有第一保护层，所述第一保护层表面具有填充满所述第一开口的伪栅极层，所述第二区域表面具有贯穿所述绝缘层厚度的第二开口，所述第二开口底部的半导体衬底表面具有第二高K介质层，所述第二高K介质层表面具有第二保护层；
步骤S102，在所述第二开口侧壁表面以及第二保护层表面形成第二功函数层；
步骤S103，在所述第二功函数层表面形成填充满所述第二开口的第二栅电极层，所述第二栅电极层的材料为铜；
步骤S104，在形成第二栅电极层后，去除第一开口内的伪栅极层；
步骤S105，在去除第一开口内的伪栅极层后，在所述第一开口侧壁表面以及第一保护层表面形成第一功函数层；
步骤S106，在所述第一功函数层表面形成第一阻挡层；
步骤S107，在所述第一阻挡层表面形成填充满所述第一开口的第一栅电极层，所述第一栅电极层的材料为铝。
以下将结合附图对本实施例所述互补型金属氧化物半导体管的形成方法进行说明，图2至图8是本实施例所述形成互补型金属氧化物半导体管的过程的剖面结构示意图。
请参考图2，提供半导体衬底200，所述半导体衬底200包括第一区域I和第二区域II，所述半导体衬底200表面具有绝缘层201，所述第一区域I表面具有贯穿所述绝缘层201厚度的第一开口（未示出），所述第一开口底部的半导体衬底200表面具有第一高K介质层202，所述第一高K介质层202表面具有第一保护层203，所述第一保护层203表面具有填充满所述第一开口的第一伪栅极层204，所述第二区域II表面具有贯穿所述绝缘层201厚度的第二开口205，所述第二开口205底部的半导体衬底200表面具有第二高K介质层206，所述第二高K介质层206表面具有第二保护层207。
所述半导体衬底200用于为后续工艺提供工作平台，所述半导体衬底200的材料为硅、硅锗、碳化硅、绝缘体上硅或III-V族化合物（氮化硅或砷化镓等）。
所述第一区域I和第二区域II相邻，且通过浅沟槽隔离结构220相互隔离，所述浅沟槽隔离结构220的材料为氧化硅；在本实施例中，所述第一区域I用于形成NMOS管，所述第二区域II用于形成PMOS管；在其他实施例中，所述第一区域I用于形成PMOS管，所述第二区域II用于形成NMOS管。
所述第一高K介质层202和第二高K介质层206的材料包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝，所述第一高K介质层202和第二高K介质层206能够减少漏电流，提高器件性能；所述第一保护层203和第二保护层207用于保护所述第一高K介质层202和第二高K介质层206在后续工艺中不受损伤，并防止载流子扩散入第一高K介质层202或第二高K介质层206后，进入后续形成的栅电极层，并影响器件性能；所述第一保护层203和第二保护层207的材料为氮化钛、氮化钽、或氮化钛和氮化钽重叠。
在本实施例中，所述第一高K介质层202、第二高K介质层206、第一保护层203和第二保护层207的形成工艺为：采用沉积工艺，较佳的是化学气相沉积工艺在所述半导体衬底200表面依次形成高K介质薄膜和保护薄膜；采用刻蚀工艺去除第一区域I和第二区域II用于形成栅电极层的位置以外的高K介质薄膜和保护薄膜，在所述第一区域I表面形成第一高K介质层202和第一保护层203，在所述第二区域II表面形成第二高K介质层206和第二保护层207。
需要说明的是，在形成保护薄膜之后，在所述保护薄膜表面形成伪栅极薄膜，所述伪栅极薄膜的材料为多晶硅；在刻蚀所述保护薄膜和高K介质薄膜之前，刻蚀去除栅电极层位置以外的伪栅极薄膜，形成位于第一区域I的第一伪栅极层204和位于第二区域II的第二伪栅极层（未示出），所述第一伪栅极层204和第二伪栅极层205的材料是多晶硅，用于定义后续工艺形成的第一栅电极层和第二栅电极层的位置。
在本实施例中，在所述第一高K介质层202、第一保护层203和第一伪栅极层204的两侧形成第一侧墙，在第二高K介质层206、第二保护层207和第二伪栅极层两侧形成第二侧墙；以所述第一侧墙和第一伪栅极层204为掩膜，在所述第一侧墙两侧的半导体衬底200内形成第一源/漏区；以所述第二侧墙和第二伪栅极层为掩膜，在所述第二侧墙两侧的半导体衬底200内形成第二源/漏区；在形成第一源/漏区和第二源漏/区后，在所述第一侧墙和第二侧墙两侧的半导体衬底200表面形成绝缘层201；所述绝缘层201的材料为氧化硅、氮化硅或氮氧化硅，所述绝缘层201的形成工艺为沉积工艺，较佳的是化学气相沉工艺，在通过化学机械抛光工艺平坦化所述绝缘层201，使所述绝缘层201的表面与第一伪栅极层204和第二伪栅极层的顶部齐平。
在其他实施例中，在所述半导体衬底200表面形成绝缘层201；刻蚀部分所述绝缘层201直至暴露出半导体衬底200，形成第一开口和第二开口205；在所述第一开口底部依次形成第一高K介质层202和第一保护层203，在所述第二开口205底部依次形成第二高K介质层206和第二保护层207。
在形成绝缘层201后，在所述第一区域I表面形成光刻胶层，并以所述光刻胶层为掩膜采用干法刻蚀或湿法刻蚀工艺去除所述第二伪栅极层，形成第二开口205；所述第二开口205用于在后续工艺中形成第二功函数层以及第二栅电极层。
请参考图3，在所述第二开口205侧壁表面以及第二保护层207表面形成第二功函数层208。
所述第二功函数层208的材料为氮化钛和氮化钽中的一种或两种组合，当所述第二功函数层208为氮化钛和氮化钽两种组合时，所述氮化钛和氮化钽为两层重叠；所述第二功函数层208的形成工艺为采用原子层沉积、化学气相沉积或物理气相沉积工艺在所述第二开口205的侧壁表面、第二保护层207表面以及绝缘层201表面形成第二功函数层208；所述第二功函数层208的厚度为10~200埃；在本实施例中，所述第二功函数层用于调节后续形成的PMOS管阈值电压，因此所述第二功函数层208的材料具有较高的功函数值。
在其他实施例中，在形成所述第二功函数层208之后，在所述第二功函数层208表面形成第二阻挡层（未示出），所述第二阻挡层的材料为氮化钽、氮化钛和钽中的一种或多种组合，当所述第二阻挡层为氮化钽、氮化钛和钽的多种组合时，所述氮化钽、氮化钛和钽为多层重叠结构；所述第二阻挡层的形成工艺为原子层沉积或物理气相沉积，厚度为10~100埃；所述第二阻挡层用于在后续形成第二栅电极层时，防止所述第二栅电极层的材料扩散如所述第二功函数层208内，导致所形成的器件性能不稳定。
在本实施例中，由于后续形成的第二栅电极层的材料为铜，而铜的填充工艺较成熟，不会产生缺陷，且由于铜热稳定性好，难以在后续工艺中发生扩散，因此本实施例中不形成所述第二阻挡层，从而简化工艺，节约成本。
请参考图4，在所述第二功函数层208表面形成填充满所述第二开口（如图3）的第二栅电极层209，所述第二栅电极层209的材料为铜。
所述第二栅电极层209的形成工艺为铜电镀（ECP，Electro-Copper Plating）工艺；所述铜电镀工艺包括：在所述第二功函数层208表面沉积形成铜籽晶层；对所述铜籽晶层进行表面处理，例如热退火、用气体冲洗或用温水冲洗等，所述表面处理能够去除所述铜籽晶层内的缺陷，提高所形成的第二栅电极层209的质量；在表面处理后，以电化学电镀方法在所述铜籽晶层表面生长出铜金属层；所述铜电镀工艺所形成的第二栅电极层209内缺陷少、质量好、且形成速率高；而且所述铜电镀工艺较为成熟，工艺简便。
在采用铜电镀工艺形成第二栅电极层209后，采用化学机械抛光（CMP）工艺平坦化所述第二栅电极层209和第二功函数层208，使所述第二栅电极层209和第二功函数层208的表面不高于所述绝缘层201顶部；在本实施例中，所述第二栅电极层209和第二功函数层208的表面与所述绝缘层201的顶部齐平。
由于后续工艺在形成第一栅电极层时，为了使所形成的第一栅电极层致密，会对所述第一栅电极层的材料进行热退火使，使其发生回流，以填充满所述第一开口；然而，由于铜的熔点较高，为1600摄氏度左右，远大于所述热退火的温度，因此在后续的热退火的过程中，所述第二栅电极层209的铜材料不会发生液化，从而避免了所述铜渗入第二功函数层208，使在第二区域II表面所形成的PMOS管性能稳定。
此外，由于所述第二区域II用于形成PMOS管，因此需要所述第二功函数层208的功函数值较高，以提高阈值电压；而铜具有较高的功函数值4.8eV，因此在用于形成PMOS管的第二区域II采用铜作为第二栅电极层209的材料时，不会影响所形成的PMOS管的性能。
请参考图5，在形成第二栅电极层209后，去除第一开口210内的第一伪栅极层204（如图4）。
去除所述第一伪栅极层204的工艺为干法刻蚀或湿法刻蚀，并暴露出第一保护层203表面，在本实施例中，采用湿法刻蚀去除所述第一伪栅极层204，所述湿法刻蚀的刻蚀液为硝酸、氢氟酸和醋酸中的一种或多种；所述第一开口210用于在后续工艺中形成第一功函数层和第一栅电极层。
请参考图6，在去除第一开口210内的伪栅极层204（如图5）后，在所述第一开口210侧壁表面以及第一保护层203表面形成第一功函数层211。
所述第一功函数层211的材料为钛铝合金、钛和铝组合、或氮化钛和铝组合，当所述第一功函数层211为钛和铝组合时，钛和铝为两层重叠，当所述第一功函数层211为氮化钛和铝组合时，所述氮化钛和铝为两层重叠；所述第一功函数层211的厚度为10~200埃；在本实施例中，所述第一功函数层211的形成工艺为：采用原子层沉积、化学气相沉积或物理气相沉积在所述第一开口210侧壁、第一保护层203表面以及绝缘层201表面形成第一功函数层211。
由于所述第一区域I用于形成NMOS管，因此需要所述第一功函数层211的功函数值较低，以提高阈值电压。
请参考图7，在所述第一功函数层211表面形成第一阻挡层212。
所述第一阻挡层212的材料为氮化钽、氮化钛和钽中的一种或多种组合，当所述第一阻挡层212为氮化钽、氮化钛和钽的多种组合时，所述氮化钽、氮化钛和钽为多层重叠结构；所述第一阻挡层212的形成工艺为原子层沉积或物理气相沉积，厚度为10~100埃；所述第一阻挡层212用于在后续工艺形成第一栅电极层时，在对所述第一栅电极层进行热退火使其发生回流的过程中，防止液化的第一栅电极层的材料渗透入第一功函数层211，使所形成的NMOS管的阈值电压稳定，所形成的器件性能良好。
请参考图8，在所述第一阻挡层212表面形成填充满所述第一开口（如图7）的第一栅电极层213，所述第一栅电极层213的材料为铝。
所述第一电极层213的形成工艺为化学气相沉积或物理气相沉积，由于所述化学气相沉积或物理气相沉积工艺所形成的第一栅电极层213内容易产生缺陷，造成所形成的NMOS管的性能不稳定，因此在化学气相沉积或物理气相沉积工艺之后，对所述第一栅电极层213进行热退火，使所述第一栅电极层213的材料液化，使其回流至所述第一开口内，从而使所形成的第一栅电极层213致密；在本实施例中，由于所述第一栅电极层213的材料为铝，而铝的熔点为400摄氏度左右，因此所述热退火的温度为300~500摄氏度，时间为10~60分钟。
在所述热退火的过程中，由于所述第二栅电极层209的材料为铜，而铜的熔点为1600摄氏度左右，远高于所述热退火的温度，因此在所述热退火的过程中，所述第二栅电极层209的材料不会发生液化，从而避免了第二栅电极层209的材料在所述热退火过程中渗透入第二功函数层208内，造成所形成的器件性能不稳定。
在热退火并冷却之后，采用化学机械抛光（CMP）工艺平坦化所述第一栅电极层213、第一阻挡层212和第一功函数层211，使所述第一栅电极层213、第一阻挡层212和第一功函数层211的表面不高于所述绝缘层201顶部；在本实施例中，所述第一栅电极层213、第一阻挡层212和第一功函数层211的表面与所述绝缘层201的顶部齐平。
本实施例中，所述第二栅电极层209的材料为铜，而铜的熔点较高，远大于在形成第一栅电极层213时的热退火温度，因此在所述热退火的过程中，所述铜不会被液化而渗透入第二功函数层208内，使所形成的PMOS管的阈值电压稳定；其次，由于形成所述第二栅电极层209的工艺为铜电镀工艺，而所述铜电镀工艺在第二开口内形成的铜材料内缺陷少，较致密，因此所形成的第二栅电极层209的质量好，性能稳定；此外，由于铜的功函数值较高，因此以铜作为PMOS管的栅电极层时，不会影响所形成的PMOS管的阈值电压；同时，通过沉积工艺和热退火回流工艺，所形成的第一栅电极层213致密，使所形成的NMOS管的性能稳定；因此，本实施例所形成的互补型金属氧化物半导体管的性能稳定。
综上所述，在所述第二功函数层表面形成填充满所述第二开口的第二栅电极层，所述第二栅电极层的材料为铜，由于所述铜易于在开口内填充，且所填充的铜内缺陷较少，因此采用铜作为第二栅电极层的材料时，能避免对所述第二栅电极层进行热退火使其回流，因此所述第二区域的阈值电压稳定；而且，由于所述铜的熔点较高，热性能稳定，因此不易受到后续工艺的影响，使所形成的器件性能稳定。
进一步的，所述第二栅电极层的形成工艺为铜电镀工艺，采用所述铜电镀工艺所形成的铜致密，内部的缺陷较少，使所形成的器件性能良好。
进一步的，由于所述第一栅电极层的材料为铝时需要对所述铝进行热退火使其回流，而铜的熔点较高，难以在所述热退火的过程中被液化，从而避免了铜渗透入第二功函数层而影响器件性能。
进一步的，由于铜的功函数较高，当所述第二区域用于形成PMOS管时，所述铜不会降低所述PMOS管的功函数，从而使所述PMOS管的阈值电压稳定，所形成的器件性能稳定。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (16)
1.一种互补型金属氧化物半导体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述半导体衬底表面具有绝缘层，所述第一区域表面具有贯穿所述绝缘层厚度的第一开口，所述第一开口底部的半导体衬底表面具有第一高K介质层，所述第一高K介质层表面具有填充满所述第一开口的伪栅极层，所述第二区域表面具有贯穿所述绝缘层厚度的第二开口，所述第二开口底部的半导体衬底表面具有第二高K介质层；
在所述第二开口侧壁表面以及第二高K介质层表面形成第二功函数层；
在所述第二功函数层表面形成填充满所述第二开口的第二栅电极层，所述第二栅电极层的材料为铜；
在形成第二栅电极层后，去除第一开口内的伪栅极层；
在去除第一开口内的伪栅极层后，在所述第一开口侧壁表面以及第一高K介质层表面形成第一功函数层；
在所述第一功函数层表面形成第一阻挡层；
在所述第一阻挡层表面形成填充满所述第一开口的第一栅电极层，所述第一栅电极层的材料为铝。
2.如权利要求1所述互补型金属氧化物半导体管的形成方法，其特征在于，所述第二栅电极层的形成工艺为铜电镀工艺。
3.如权利要求1所述互补型金属氧化物半导体管的形成方法，其特征在于，所述第二功函数层的材料为氮化钛和氮化钽中的一种或两种组合。
4.如权利要求3所述互补型金属氧化物半导体管的形成方法，其特征在于，所述第二功函数层的形成工艺为原子层沉积、化学气相沉积或物理气相沉积，厚度为10~200埃。
5.如权利要求1所述互补型金属氧化物半导体管的形成方法，其特征在于，还包括：在形成第二功函数层之后，形成第二栅电极层之前，在所述第二功函数层表面形成第二阻挡层；在所述第二阻挡层表面形成填充满所述第二开口的第二栅电极层。
6.如权利要求5所述互补型金属氧化物半导体管的形成方法，其特征在于，所述第二阻挡层的材料为氮化钽、氮化钛和钽中的一种或多种组合，形成工艺为原子层沉积或物理气相沉积，厚度为10~100埃。
7.如权利要求1所述互补型金属氧化物半导体管的形成方法，其特征在于，所述第一电极层的形成工艺为化学气相沉积或物理气相沉积。
8.如权利要求7所述互补型金属氧化物半导体管的形成方法，其特征在于，在化学气相沉积或物理气相沉积之后进行热退火。
9.如权利要求8所述互补型金属氧化物半导体管的形成方法，其特征在于，所述热退火的温度为300~500摄氏度，时间为10~60分钟。
10.如权利要求1所述互补型金属氧化物半导体管的形成方法，其特征在于，所述第一阻挡层的材料为氮化钽、氮化钛和钽中的一种或多种组合，形成工艺为原子层沉积或物理气相沉积，厚度为10~100埃。
11.如权利要求1所述互补型金属氧化物半导体管的形成方法，其特征在于，所述第一功函数层的材料为钛铝合金、钛和铝组合，或氮化钛和铝组合。
12.如权利要求1所述互补型金属氧化物半导体管的形成方法，其特征在于，所述第一函数层的形成工艺为原子层沉积、化学气相沉积或物理气相沉积，厚度为10~200埃。
13.如权利要求1所述互补型金属氧化物半导体管的形成方法，其特征在于，还包括：所述第一高K介质层表面具有第一保护层，在所述第一保护层表面形成第一功函数层；所述第二高K介质层表面具有第二保护层，在所述第二保护层表面形成第二功函数层。
14.如权利要求1所述互补型金属氧化物半导体管的形成方法，其特征在于，所述第一区域和第二区域之间具有浅沟槽隔离结构相互隔离。
15.如权利要求1所述互补型金属氧化物半导体管的形成方法，其特征在于，所述第一区域表面形成的晶体管为NMOS管，所述第二区域表面形成的晶体管为PMOS管。
16.如权利要求1所述互补型金属氧化物半导体管的形成方法，其特征在于，所述伪栅极层的材料为多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210225982.5A CN103531538B (zh) | 2012-07-02 | 2012-07-02 | 互补型金属氧化物半导体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210225982.5A CN103531538B (zh) | 2012-07-02 | 2012-07-02 | 互补型金属氧化物半导体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103531538A true CN103531538A (zh) | 2014-01-22 |
| CN103531538B CN103531538B (zh) | 2016-01-06 |
Family
ID=49933433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210225982.5A Active CN103531538B (zh) | 2012-07-02 | 2012-07-02 | 互补型金属氧化物半导体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103531538B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465520A (zh) * | 2014-11-26 | 2015-03-25 | 上海华力微电子有限公司 | 一种半导体集成器件制作方法 |
| CN104835726A (zh) * | 2014-02-08 | 2015-08-12 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN105448915A (zh) * | 2014-08-29 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构的形成方法以及栅极结构 |
| CN107437494A (zh) * | 2016-05-27 | 2017-12-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN107680938A (zh) * | 2016-08-01 | 2018-02-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置的制造方法 |
| CN111627817A (zh) * | 2019-02-28 | 2020-09-04 | 中芯国际集成电路制造(上海)有限公司 | 晶体管结构及其形成方法 |
| CN112563130A (zh) * | 2020-12-11 | 2021-03-26 | 上海微阱电子科技有限公司 | 一种金属栅器件的制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108777261A (zh) * | 2018-06-07 | 2018-11-09 | 上海华力集成电路制造有限公司 | 一种晶体管的栅极结构及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101010788A (zh) * | 2004-07-06 | 2007-08-01 | 英特尔公司 | 用于制作具有高k栅介电层和金属栅电极的半导体器件的方法 |
| US20090186458A1 (en) * | 2008-01-23 | 2009-07-23 | Chih-Hao Yu | Method for manufacturing a cmos device having dual metal gate |
| US20100059833A1 (en) * | 2008-09-11 | 2010-03-11 | Chih-Hao Yu | Metal gate transistor and method for fabricating the same |
| CN102097382A (zh) * | 2009-12-15 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
-
2012
- 2012-07-02 CN CN201210225982.5A patent/CN103531538B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101010788A (zh) * | 2004-07-06 | 2007-08-01 | 英特尔公司 | 用于制作具有高k栅介电层和金属栅电极的半导体器件的方法 |
| US20090186458A1 (en) * | 2008-01-23 | 2009-07-23 | Chih-Hao Yu | Method for manufacturing a cmos device having dual metal gate |
| US20100059833A1 (en) * | 2008-09-11 | 2010-03-11 | Chih-Hao Yu | Metal gate transistor and method for fabricating the same |
| CN102097382A (zh) * | 2009-12-15 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104835726A (zh) * | 2014-02-08 | 2015-08-12 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN105448915A (zh) * | 2014-08-29 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构的形成方法以及栅极结构 |
| CN105448915B (zh) * | 2014-08-29 | 2018-09-07 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构的形成方法以及栅极结构 |
| CN104465520A (zh) * | 2014-11-26 | 2015-03-25 | 上海华力微电子有限公司 | 一种半导体集成器件制作方法 |
| CN107437494A (zh) * | 2016-05-27 | 2017-12-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN107437494B (zh) * | 2016-05-27 | 2019-11-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN107680938A (zh) * | 2016-08-01 | 2018-02-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置的制造方法 |
| US11145652B2 (en) | 2016-08-01 | 2021-10-12 | Semiconductor Manufacturing International (Shanghai) Corporation | Increasing thickness of functional layer according to increasing recess area |
| CN111627817A (zh) * | 2019-02-28 | 2020-09-04 | 中芯国际集成电路制造(上海)有限公司 | 晶体管结构及其形成方法 |
| CN111627817B (zh) * | 2019-02-28 | 2023-10-13 | 中芯国际集成电路制造(上海)有限公司 | 晶体管结构及其形成方法 |
| CN112563130A (zh) * | 2020-12-11 | 2021-03-26 | 上海微阱电子科技有限公司 | 一种金属栅器件的制备方法 |
| CN112563130B (zh) * | 2020-12-11 | 2024-06-07 | 上海微阱电子科技有限公司 | 一种金属栅器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103531538B (zh) | 2016-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103531538B (zh) | 互补型金属氧化物半导体管的形成方法 | |
| US10355135B2 (en) | Semiconductor structure and fabricating method thereof | |
| KR101667116B1 (ko) | 금속 게이트 구조물 및 그 제조 방법 | |
| US10361281B2 (en) | Method to improve reliability of replacement gate device | |
| TWI390630B (zh) | 半導體元件的製造方法 | |
| US9490334B2 (en) | Semiconductor device having metal gate and manufacturing method thereof | |
| TWI629787B (zh) | 半導體結構及其製造方法 | |
| US9166020B2 (en) | Metal gate structure and manufacturing method thereof | |
| US20120205728A1 (en) | Semiconductor Structure and Method for Manufacturing the Same | |
| CN102194693B (zh) | 一种半导体器件及其制造方法 | |
| CN104821296A (zh) | 半导体器件及其形成方法 | |
| CN103107091A (zh) | 一种半导体结构及其制造方法 | |
| US9634116B2 (en) | Method to improve reliability of high-K metal gate stacks | |
| CN105226023A (zh) | 半导体器件的形成方法 | |
| CN105990405B (zh) | 半导体结构及其制造方法 | |
| CN103928326A (zh) | 晶体管的形成方法 | |
| US20120126310A1 (en) | Method for forming channel material | |
| US9984882B2 (en) | Semiconductor structures and fabrication method thereof | |
| CN106653603B (zh) | 改善半导体结构漏电流的方法 | |
| US9053926B2 (en) | Cyclical physical vapor deposition of dielectric layers | |
| CN103681503B (zh) | 半导体器件制造方法 | |
| CN106328529A (zh) | Mos晶体管及其形成方法 | |
| US11996468B2 (en) | Multi-gate device fabrication and structures thereof | |
| CN103928331B (zh) | Mos晶体管的形成方法 | |
| CN106711041B (zh) | 半导体器件的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |