CN111627817A - 晶体管结构及其形成方法 - Google Patents
晶体管结构及其形成方法 Download PDFInfo
- Publication number
- CN111627817A CN111627817A CN201910152037.9A CN201910152037A CN111627817A CN 111627817 A CN111627817 A CN 111627817A CN 201910152037 A CN201910152037 A CN 201910152037A CN 111627817 A CN111627817 A CN 111627817A
- Authority
- CN
- China
- Prior art keywords
- layer
- work function
- substrate
- forming
- multilayer film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 137
- 239000000758 substrate Substances 0.000 claims abstract description 138
- 238000004544 sputter deposition Methods 0.000 claims abstract description 87
- 238000010438 heat treatment Methods 0.000 claims abstract description 43
- 230000008569 process Effects 0.000 claims description 109
- 239000000463 material Substances 0.000 claims description 61
- 239000010410 layer Substances 0.000 abstract description 730
- 229910045601 alloy Inorganic materials 0.000 abstract description 50
- 239000000956 alloy Substances 0.000 abstract description 50
- 239000013077 target material Substances 0.000 abstract description 15
- 239000002356 single layer Substances 0.000 abstract description 13
- 150000002500 ions Chemical class 0.000 description 111
- 230000004888 barrier function Effects 0.000 description 34
- 230000000694 effects Effects 0.000 description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 25
- 229910052710 silicon Inorganic materials 0.000 description 25
- 239000010703 silicon Substances 0.000 description 25
- 238000000231 atomic layer deposition Methods 0.000 description 21
- 239000004065 semiconductor Substances 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 16
- 229910010038 TiAl Inorganic materials 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 230000000903 blocking effect Effects 0.000 description 11
- 238000002955 isolation Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000009286 beneficial effect Effects 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229910052719 titanium Inorganic materials 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- 229910010271 silicon carbide Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000006872 improvement Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000009736 wetting Methods 0.000 description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052582 BN Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- -1 argon ions Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
- H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种晶体管及其形成方法，形成方法包括：提供基底；提供基底；在所述基底上形成栅极结构；其中，所述形成所述栅极结构的步骤包括：在所述基底上形成多层膜，所述多层膜中至少一层为单一元素层；对所述多层膜进行加热形成功函数层。与对合金靶材溅射形成的单层合金膜加热形成的功函数层相比，本发明实施例使得形成的基板边缘的功函数层和中心的功函数层中各原子或离子比例相差较小，进而使得基板上中心和边缘区域的功函数值相差较小，使得后续形成晶体管的性能及其均一性得到提高。
Description
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种晶体管结构及其形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(short-channel effects，SCE)更容易发生。
因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；栅极结构也从原来的多晶硅栅极结构向金属栅极结构转变，在金属栅极结构中的功函数层能够调整半导体结构的阈值电压。
发明内容
本发明实施例解决的问题是提供一种晶体管结构及其形成方法，提升器件的电学性能。
为解决上述问题，本发明实施例提供一种晶体管结构的形成方法，包括：提供基底；在所述基底上形成栅极结构；其中，所述形成所述栅极结构的步骤包括：在所述基底上形成多层膜，所述多层膜中至少一层为单一元素层；对所述多层膜进行加热形成功函数层。
相应的，本发明实施例还提供一种晶体管结构，包括：基底；多层膜，位于所述基底上；所述多层膜中至少一层为单一元素层，所述多层膜用于加热形成功函数层。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例通常所述晶体管形成在所述基板上，所述晶体管包括基底，在基底上形成栅极结构；形成所述栅极结构的步骤包括：在所述基底上形成多层膜，所述多层膜中至少一层为单一种元素层；对所述多层膜进行加热形成功函数层。本实施例中，所述多层膜通常经过溅射工艺形成，对合金靶材溅射形成单层合金膜加热形成功函数层，因为合金靶材中不同的原子或离子溅射角度不同，基板上中心区域功函数层和边缘区域功函数层的原子或离子的比例相差较大；单一元素层是通过对单一元素靶材溅射形成的，所述单一元素的原子或离子的溅射角度相同，因此基板上中心和边缘区域的厚度相同，与对合金靶材溅射形成的单层合金膜加热形成的功函数层相比，本发明实施例使得形成的基板边缘的功函数层和中心的功函数层中各原子或离子比例相差较小，进而使得基板上中心和边缘区域的功函数值相差较小，使得后续形成晶体管的性能及其均一性得到提高。
附图说明
图1是基板上从中心指向边缘的方向上阈值电压的变化示意图；
图2至图11是本发明晶体管的形成方法第一实施例中各步骤对应的结构示意图；
图12是本发明晶体管的形成方法第二实施例中形成多层膜步骤的结构示意图。
具体实施方式
目前所形成的器件仍有性能不佳的问题。现结合基板上中心与边缘的阈值电压的差异来分析器件性能不佳的原因。
参考图1示出了基板上从中心指向边缘的方向上阈值电压随半径尺寸变化的示意图。
所述基板上有多个晶体管结构，所述晶体管结构的阈值电压通过功函数层来调整，所述功函数层的材料为TiAl，形成TiAl功函数层的步骤包括：所述腔体中配置有TiAl合金靶材，将基板放置于腔体中；对所述TiAl合金靶材进行磁控溅射，TiAl靶材在氩离子的轰击下，TiAl靶材中的Ti离子和Al离子溅射出来；Ti离子和Al离子落在基板上，形成TiAl功函数层。
从TiAl靶材中溅射出来的Ti离子和Al离子的溅射角度不一样，Al的溅射角度大一些，Ti的溅射角度要小一些，Ti离子更易聚集在基板的边缘，而Al离子更易聚集在基板的中心区域，导致最后形成在基板上中心区域的TiAl功函数层的值和边缘区域TiAl功函数层的值相差较大，导致后续形成器件的均一性差，不利于优化后续形成的晶体管的电学性能。
为了解决所述技术问题，本发明实施例提供一种晶体管的形成方法，包括：提供基底；在所述基底上形成栅极结构；其中，所述形成所述栅极结构的步骤包括：在所述基底上形成多层膜，所述多层膜中至少一层为单一元素层；对所述多层膜进行加热形成功函数层。
本发明实施例通常所述晶体管形成在所述基板上，所述晶体管包括基底，在基底上形成栅极结构；形成所述栅极结构的步骤包括：在所述基底上形成多层膜，所述多层膜中至少一层为单一种元素层；对所述多层膜进行加热形成功函数层。本实施例中，所述多层膜通常经过溅射工艺形成，对合金靶材溅射形成单层合金膜加热形成功函数层，因为合金靶材中不同的原子或离子溅射角度不同，基板上中心区域功函数层和边缘区域功函数层的原子或离子的比例相差较大；单一元素层是通过对单一元素靶材溅射形成的，所述单一元素的原子或离子的溅射角度相同，因此基板上中心和边缘区域的厚度相同，与对合金靶材溅射形成的单层合金膜加热形成的功函数层相比，本发明实施例使得形成的基板边缘的功函数层和中心的功函数层中各原子或离子比例相差较小，进而使得基板上中心和边缘区域的功函数值相差较小，使得后续形成晶体管的性能及其均一性得到提高。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图11是本发明晶体管的形成方法第一实施例中各步骤对应的结构示意图。
如图2所示，提供基底(未标示)。基底为后续形成栅极结构提供工艺基础。需要说明的是，所述基底位于所述基板上。
本实施例以形成的晶体管为鳍式场效应晶体管(FinFET)为例，基底包括衬底100以及位于衬底100上的鳍部101。在其他实施例中，形成的晶体管还可以为平面结构，相应的，基底为平面衬底。
本实施例中，衬底100的材料为硅。在其他实施例中，衬底的材料还可以为锗、碳化硅、砷化镓或镓化铟，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。
本实施例中，鳍部101的材料为硅。在其他实施例中，鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
需要说明的是，所述基底还包括隔离层(图中未示出)，位于所述鳍部101露出的衬底100上。
隔离层用于使得各个鳍部101之间实现电隔离。具体的，所述隔离层的材料包括氧化硅、氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，隔离层的材料为氧化硅。
需要说明的是，隔离层的顶面不高于鳍部101的顶壁，为后续形成栅极结构提供空间。
如图3所示，所述晶体管的形成方法包括：在形成基底后，形成伪栅结构102。具体的，所述伪栅结构102横跨所述鳍部101，且所述伪栅结构102覆盖所述鳍部101的部分顶壁和部分侧壁。
伪栅结构102为后续制程中形成金属栅极结构占据空间位置。伪栅结构102包括保形覆盖鳍部101的部分顶面和部分侧壁的伪栅氧化层1021，伪栅结构102还包括位于伪栅氧化层1021上的伪栅层1022。本实施例中，伪栅结构102为叠层结构。其他实施例中，伪栅结构还可以为单层结构，即伪栅结构仅包括伪栅层。
本实施例中，伪栅氧化层1021的材料为氧化硅。其他实施例中，伪栅氧化层的材料还可以为氮氧化硅。本实施例中，伪栅层1022的材料为多晶硅。其他实施例中，伪栅层的材料还可以为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳。
需要说明的是，在所述伪栅结构102的侧壁上还形成有侧墙层103。所述侧墙层103的材料包括氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅和非晶碳中的一种或多种。
继续参考图3，所述晶体管的形成方法包括：在形成伪栅结构102后，在所述伪栅结构102两侧的所述基底中形成源漏掺杂层104。具体的，所述源漏掺杂层104形成在所述伪栅结构102两侧的所述鳍部101中。
所述源漏掺杂层104在半导体结构工作时，对沟道提供应力，提高沟道中载流子的迁移速率。
继续参考图3，在形成源漏掺杂层104后，形成覆盖源漏掺杂层104的层间介质层105，层间介质层105露出伪栅结构102的顶部。
层间介质层105用于实现相邻晶体管之间的电隔离，因此，层间介质层105的材料为绝缘材料。
本实施例中，层间介质层105的材料为氧化硅。其他实施例中，层间介质层的材料还可以为氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
参考图4，去除伪栅结构102(如图3所示)，在伪栅结构102的位置处形成栅极开口106。
所述栅极开口106为后续形成栅极结构提供空间位置。
参考图5至图11，在基底上形成栅极结构(未标示)。具体的，所述栅极结构，横跨多个鳍部101，且所述栅极结构覆盖所述鳍部101的部分侧壁和部分顶壁。
所述栅极结构用于控制沟道区的开启和关断。
形成所述栅极结构的步骤包括：
参考图5，形成保形覆盖所述栅极开口106的栅介质层108。
栅介质层108的材料为高k介质层，高k介质层的材料是指相对介电常数大于氧化硅相对介电常数的介质材料。
本实施例中，采用原子层沉积工艺(Atomic Layer Deposition，ALD)形成栅介质层108。原子层沉积工艺具有较好的保形覆盖能力，有利于保证在形成所述栅介质层108的步骤中，所述栅介质层108能够保形覆盖于所述栅极开口106的底面和侧壁，通过采用原子层沉积工艺，还有利于提高所述栅介质层108的厚度均一性。其他实施例中，还可以采用化学气相沉积工艺(chemical vapor deposition，CVD)形成栅介质层。
具体的，所述栅介质层108的材料包括HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO和Al2O3中的一种或几种。本实施例中，栅介质层108的材料为HfO2。
继续参考图5，形成保形覆盖所述栅介质层108的第一阻挡层109。
第一阻挡层109使得后续形成在其上的功函数层的材料不易向栅介质层108内的扩散，使得栅介质层108保持良好的性能，进一步还能使得功函数层的材料不易扩散到沟道区中，提高半导体器件性能。
本实施例中，采用物理气相沉积工艺形成所述第一阻挡层109。物理气相沉积工艺(Physical vapor deposition，PVD)具有沉积温度低(常在550℃以下)、沉积速度快、沉积层的成分和结构可以控制、操作简单、高效率低成本的优点，且物理气相沉积工艺与现有机台和工艺流程的兼容度高。其他实施例中，还可以采用化学气相沉积工艺或者原子层沉积工艺，形成第一阻挡层。
具体的，所述第一阻挡层109的材料包括：TaN、Ta、Ti、TiN、ZrN和ZrTiN中的一种或多种。本实施例中，所述第一阻挡层109的材料为TaN。
需要说明的是，所述第一阻挡层109不宜过厚也不宜过薄。若所述第一阻挡层109过厚，会导致后续形成的功函数层距离沟道区过远，导致所述功函数层不能很好的调节晶体管的阈值电压；若第一阻挡层109较薄，第一阻挡层109不易阻挡后续形成在所述第一阻挡层109上的功函数层中的材料扩散至沟道中，导致沟道两端的源漏掺杂层104穿通。本实施例中，所述第一阻挡层109的厚度为10埃米至40埃米。
继续参考图6至图9，形成栅极结构的步骤还包括：在所述基底上形成多层膜110(如图8所示)，所述多层膜110中至少一层为单一元素层。
所述晶体管形成在所述基板上，所述晶体管包括基底，栅极结构形成在所述基底上。所述多层膜110通常经过溅射工艺形成，当对合金靶材溅射形成的单层合金膜加热形成功函数层时，因为合金靶材中不同的原子或离子溅射角度不同，会导致基板上中心区域功函数层和边缘区域功函数层的原子或离子的比例相差较大；本发明实施例至少一层为单一元素层，单一元素层是通过对单一元素靶材溅射形成的，所述单一元素的原子或离子的溅射角度相同，因此基板上中心和边缘区域的厚度相同，与对合金靶材溅射形成的单层合金膜加热形成的功函数层相比，本实施例使得形成的基板边缘的功函数层和中心的功函数层中各原子或离子比例相差较小，进而使得基板上中心区域和边缘区域的功函数值相差较小，使得后续形成晶体管的性能及其均一性得到提高。
本实施例中，所述多层膜110为三层，通过先后形成层膜结构能够很好的调整最终形成的多层膜110中各元素的原子或离子的比例，使得后续形成的功函数层的能够更好的调整晶体管的阈值电压。
所述多层膜110为三层膜结构(Sandwich)，第二层的材料与第一层和第三层的材料不同，相邻两层的材料不同时，在后续进行加热处理过程中，有利于使得不同元素的原子或离子扩散融合得更加充分，使得后续功函数层的形成质量更好。
本实施例中，形成所述多层膜110的步骤包括：
如图6所示，形成保形覆盖所述第一阻挡层109的第一层1101，所述第一层1101为第一元素层。
本实施例中，所述第一元素为Ti。Ti为扩散能力较弱的材料，后续形成多层膜110后，在对多层膜110加热处理形成功函数层的过程中，Ti不易扩散至沟道区中，使得沟道区两端的源漏掺杂层104不易穿通。
形成第一层1101的步骤包括：将用于形成晶体管的基板提供至第一制程室中，所述第一制程室中配置有第一靶材，所述第一靶材为第一元素靶材；对所述第一元素靶材采用溅射工艺，在所述基板上形成第一层1101。溅射工艺具有沉积温度低(常在550℃以下)、沉积速度快、沉积层的成分和结构可以控制、操作简单、高效率低成本的优点，且与现有机台和工艺流程的兼容度高。
因为所述第一层1101通过对单一元素靶材采用溅射工艺形成，因此形成第一层1101的过程中，所述第一元素原子的溅射角度相同，所述基板上中心区域的第一层1101和边缘区域的第一层1101的厚度相同。
其他实施例中，还可以采用原子层沉积工艺形成第一层。原子层沉积工艺具有较好的保形覆盖能力，有利于保证在形成所述第一层的步骤中，所述第一层能够保形覆盖于所述第一阻挡层上，而且通过采用原子层沉积工艺，还有利于提高所述第一层的厚度均一性。
需要说明的是，所述第一层1101不宜过厚也不宜过薄，若所述第一层1101过厚，易导致后续形成的功函数层中第一元素的原子或离子占比过高，易导致后续形成的功函数层不能达到准确调节晶体管阈值电压的作用。若所述第一层1101过薄，易导致后续形成的功函数层中第一元素的原子或离子的占比过低，易导致功函数层不能达到准确调节晶体管阈值电压的作用，且第一层1101过薄还会导致第一阻挡层109上各处的第一层1101均匀性差，进而导致后续对多膜层110进行加热处理后形成在基板上各处的功函数层中第一元素的原子或离子的占比一致性差，导致形成的器件的均一性较差。本实施例中，所述第一层1101的厚度为
至
如图7所示，在所述第一层1101上形成第二层1102，所述第二层1102为第二元素层。
本实施例中，所述第二元素为Al。Al为易扩散材料，所述第一层1101的材料为Ti，Al形成在Ti上，后续对多层膜110进行加热处理的过程中，Al不易穿过Ti和第一阻挡层109扩散至沟道区中，使得沟道区两端的源漏掺杂层104不易穿通。
形成第二层1102的步骤包括：在形成第一层1101后，将所述基板提供至第二制程室中，所述第二制程室中配置有第二元素靶材，对所述第二元素靶材采用溅射工艺，在所述基板上形成第二层1102。溅射工艺的优点参照前续表述，在此不再赘述。
所述第二层1102通过对单一元素靶材采用溅射工艺形成，在形成第二层1102的过程中，所述第二元素的原子或离子的溅射角度相同，因此所述基板上中心区域的第二层1102和边缘区域的第二层1102的厚度相同。
其他实施例中，还可以采用原子层沉积工艺形成第二层。原子层沉积工艺的优点参照前续的表述，在此不再赘述。
需要说明的是，所述第二层1102不宜过厚也不宜过薄。若所述第二层1102过厚，易导致后续形成的功函数层中第二元素的原子或离子的占比过高，易导致功函数层不能达到准确调节晶体管阈值电压的作用。若所述第二层1102过薄，会导致后续形成的功函数层中第二元素的原子或离子的占比过低，导致功函数层不能达到准确调节晶体管阈值电压的作用，且第二层1102过薄还会导致第一层1101上各处的第二层1102均匀性差，进而导致对多层膜110进行加热处理后形成在基板上各处的功函数层中第二元素的原子或离子的占比一致性差，导致形成的器件的均一性较差。本实施例中，所述第二层1102的厚度为
至
如图8所示，在所述第二层1102上形成第三层1103，所述第三层1103为第一元素层。
本实施例中，所述第一元素为Ti。
形成第三层1103的步骤包括：将用于形成晶体管的基板提供至第三制程室中，所述第三制程室中配置有第三靶材，所述第三靶材为第一元素靶材；对所述第一元素靶材采用溅射工艺，在所述基板上形成第三层1103。溅射工艺的优点参照前续表述，在此不再赘述。
因为所述第三层1103通过对单一元素靶材采用溅射工艺形成，在形成第三层1103的过程中，所述第一元素的原子或离子的溅射角度相同，所述基板上中心区域和边缘区域的第三层1103的厚度相同。
其他实施例中，还可以采用原子层沉积工艺形成第三层。原子层沉积工艺的优点参照前续表述，在此不再赘述。
需要说明的是，所述第三层1103不宜过厚也不宜过薄，若所述第三层1103过厚，会导致后续形成的功函数层中第一元素的原子或离子占比过高，易导致功函数层不能达到准确调节晶体管阈值电压的作用。若所述第三层1103过薄，会导致后续形成的功函数层中第一元素的原子或离子的占比过低，易导致功函数层不能达到准确调节晶体管阈值电压的作用，且第三层1103过薄还会导致第二层1102上各处的第三层1103均匀性差，进而导致后续对多膜层110进行加热处理后形成在基板上各处的功函数层中第一元素的原子或离子的占比一致性差，导致形成的器件的均一性较差。本实施例中，所述第三层1103的厚度为
至
需要说明的是，其他实施例中，所述第三层还可以为第一元素和第二元素构成的膜层。
相应地，采用合金靶材通过溅射工艺形成第三层。
其中，在采用合金靶材通过溅射工艺形成第三层的过程中，第一元素的原子或离子与第二元素的原子或离子的溅射角度不同，第一元素的原子或离子和第二元素的原子或离子分别聚集在基板的中心区域或边缘区域，因为第一层和第二层均为单一元素层，因此后续对多层膜加热后形成的功函数层，与对溅射形成的单层合金膜加热形成功函数层的情况相比，使得形成的基板边缘的功函数层和中心的功函数层中各原子或离子比例相差小，使得基板上中心和边缘区域的功函数值相差小，使得后续形成晶体管的性能及其均一性得到提高。
且所述第三层为合金膜层，合金膜层在溅射形成的过程中均匀性好，有利于提高后续形成的功函数层的形成质量。
在该实施例中，所述第三层的材料为TiAl。
相应地，形成第三层的步骤包括：在形成第二层后，将所述基板提供至第三制程室中，所述第三制程室中配置有包括第一元素和第二元素的合金靶材，对所述合金靶材采用溅射工艺，在所述基板上形成第三层。另一些实施例中，还可以采用原子层沉积工艺形成第三层。
需要说明的是，所述第三层不宜过厚也不宜过薄。所述第三层为对合金靶材采用溅射工艺形成，中心区域和边缘区域上聚集不同元素的原子或离子。若所述第三层过厚，会导致后续形成的功函数层过厚，导致基板上中心区域的功函数层和边缘区域的功函数层中第一元素的原子或离子和第二元素的原子或离子的差别过大，导致功函数层不能达到准确调节晶体管阈值电压的作用。若所述第三层过薄，使得功函数层不能达到准确调节晶体管阈值电压的作用，且第三层过薄还会导致第二层上各处的第三层均匀性差，进而导致后续对多层膜进行加热处理后形成在基板上各处的功函数层中各元素的原子或离子的占比一致性差，导致形成的器件的均一性较差。该实施例中，所述第三层的厚度为
至
还需要说明的是，其他实施例中，所述第一元素还可以为Al，所述第二元素为Ti。
参考图9，对多层膜110(如图8所示)进行加热处理，形成功函数层111。
所述功函数层111用于调整后续形成的晶体管的阈值电压。
采用加热处理可以使得多层膜110中的第一元素的原子或离子和第二元素的原子或离子更好的进行相互扩散，提高功函数层111的形成质量。
本实施例中，采用回流工艺对所述多层膜110进行所述加热处理。
具体的，所述回流工艺的反应室为回流炉，回流炉内的温度在300摄氏度至500摄氏度之间，时间1min至5min，使用的气体为Ar或He，腔室压强为10mTorr至40mTorr。
需要说明的是，在所述回流工艺的过程中，功函数层111为熔融状态，位于所述功函数层111内的Al离子向外扩散，被所述第一阻挡层109阻挡，使得Al离子不易向栅介质层108中扩散，使得栅介质层108保持良好的性能，进一步还使得Al离子不易扩散到沟道区中，优化半导体器件性能。
参考图10和图11，形成栅极结构的步骤还包括：在所述功函数层111上形成电极层107(如图11所示)。
形成电极层107的步骤包括：形成保形覆盖所述功函数层111的湿润金属层1071；形成湿润金属层1071后，形成填充所述栅极开口106的导电层1072。
所述湿润金属层1071可以提高导电层1072的粘附性，获得更好的填充效果。
具体的，所述湿润金属层1071的材料为Al、W、Ti和Co中的一种或多种。本实施例中，所述湿润金属层1071的材料为Ti。
本实施例中，采用原子层沉积工艺形成湿润金属层1071。原子层沉积工艺具有较好的保形覆盖能力，有利于保证在形成所述湿润金属层1071的步骤中，所述湿润金属层1071能够保形覆盖于所述功函数层111，通过采用原子层沉积工艺，还有利于提高所述湿润金属层1071的厚度均一性。其他实施例中，还可以采用化学气相沉积工艺形成湿润金属层。
本实施例中，所述导电层1072的材料为Al。其他实施例中，所述导电层的材料还可以为Cu或W。
本实施例中，采用化学气相沉积工艺形成所述导电层1072。其他实施例中，还可以采用物理气相沉积工艺或原子层沉积工艺形成所述导电层。
结合参考图10，所述半导体结构的形成方法还包括：在形成功函数层111后，形成电极层107之前，在所述功函数层111上形成第二阻挡层112。
所述第二阻挡层112用于阻挡电极层107中易扩散的离子扩散至功函数层111中，导致功函数层111中的功函数发生改变，进而导致功函数层111不能很好的调整晶体管结构的阈值电压。
具体的，所述第二阻挡层112的材料包括：TaN、Ta、Ti、TiN、ZrN和ZrTiN中的一种或多种。本实施例中，所述第二阻挡层112的材料为TiN。
本实施例中，采用原子层沉积工艺形成第二阻挡层112。原子层沉积工艺具有较好的保形覆盖能力，有利于保证在形成所述第二阻挡层112的步骤中，所述第二阻挡层112能够保形覆盖于所述功函数层111的底面和侧壁，通过采用原子层沉积工艺，还有利于提高所述第二阻挡层112的厚度均一性。其他实施例中，还可以采用化学气相沉积工艺形成第二阻挡层。
本发明多层膜为三层，根据各层材料变化组成还提出了两种组合，具体如下：
第一种组合与第一实施例中多层膜的不同之处在于：所述多层膜中所述第二层为第一元素和第二元素构成的膜层；所述第三层为第二元素层或者第一元素层。
第一种组合中，所述第二层为第一元素和第二元素构成的膜层，第一层和第三层均为单一元素层，所述第二层处于第一层和第三层之间，后续在对多层膜进行加热处理形成功函数层时，第一元素的原子和离子与第二元素的原子和离子能够更好的扩散，有利于提高后续形成的功函数层的质量。
第一种组合中，第一层的表述对应参考第一实施例中有关第一层的表述，在此不再赘述。
第一种组合中，第二层的表述对应参考第一实施例中有关第三层为第一元素和第二元素构成的膜层的表述，在此不再赘述。
第一种组合中，第三层的表述对应参考第一实施例中有关第三层为第一元素层的表述，在此不再赘述。
第二种组合与第一实施例的相同之处，在此不再赘述。第二种组合与第一实施例的不同之处在于：所述多层膜中所述第一层为第一元素和第二元素构成的膜层；所述第二层为第一元素层；所述第三层为第二元素层。
第二种组合，第一层为第一元素和第二元素构成的膜层，第一层在溅射形成的过程中均匀性好，有利于提高后续形成的第二层的粘粘性，且第二层和第三层为单一元素层，因此在对半导体结构进行加热处理的过程中有利于提高第一元素和第二元素的扩散速率，提高后续形成的功函数层的形成质量。
第二种组合中，第一层的表述对应参考第一实施例中有关第三层为第一元素和第二元素构成的膜层的表述，在此不再赘述。
第二种组合中，第二层的表述对应参考第一实施例中有关第一层的表述，在此不再赘述。
第二种组合中，第三层的表述对应参考第一实施例中有关第三层为第一元素层的表述，在此不再赘述。
图12是本发明半导体结构的形成方法第二实施例中对应的结构示意图。
本实施例与第一实施例的相同之处，在此不再赘述。本实施例与第一实施例的不同之处在于：所述多层膜210为两层结构。所述多层膜210包括第一层2101和位于所述第一层2101上的第二层2102。
本实施例中，所述多层膜210为两层膜结构，具有较高的工艺形成效率。且所述多层膜210中至少一层为单一元素层，单一元素层是通过对单一元素靶材溅射形成的，所述单一元素的原子或离子的溅射角度相同，因此基板上中心和边缘区域的厚度相同，与对合金靶材溅射形成的单层合金膜加热形成的功函数层相比，本实施例使得形成的基板边缘的功函数层和中心的功函数层中各原子或离子比例相差较小，进而使得基板上中心区域和边缘区域的功函数值相差较小，使得后续形成晶体管的性能及其均一性得到提高。
本实施例中，形成所述多层膜210的步骤包括：
参考图12，形成保形覆盖所述第一阻挡层209的第一层2101，所述第一层2101为第一元素层。
本实施例中，所述第一元素为Ti。Ti为扩散能力较弱的材料，后续形成多层膜210后，在对多层膜210加热处理形成功函数层的过程中，Ti不易扩散至沟道区中，使得沟道区两端的源漏掺杂层204不易穿通。
形成第一层2101的步骤包括：将用于形成晶体管的基板提供至第一制程室中，所述第一制程室中配置有第一靶材，所述第一靶材为第一元素靶材；对所述第一元素靶材采用溅射工艺，在所述基板上形成第一层2101。
因为所述第一层2101通过对单一元素靶材采用溅射工艺形成，因此形成第一层2101的过程中，所述第一元素原子的溅射角度相同，所述基板上中心区域的第一层2101和边缘区域的第一层2101的厚度相同。
其他实施例中，还可以采用原子层沉积工艺形成第一层。
需要说明的是，所述第一层2101不宜过厚也不宜过薄，若所述第一层2101过厚，易导致后续形成的功函数层中第一元素的原子或离子占比过高，易导致功函数层不能达到准确调节晶体管阈值电压的作用。若所述第一层2101过薄，易导致后续形成的功函数层中第一元素的原子或离子的占比过低，易导致功函数层不能达到准确调节晶体管阈值电压的作用，且第一层2101过薄还会导致第一阻挡层209上各处的第一层2101均匀性差，进而导致后续对多膜层210进行加热处理后形成在基板上各处的功函数层中第一元素的原子或离子的占比一致性差，导致形成的器件的均一性较差。本实施例中，所述第一层2101的厚度为
至
继续参考图12，在所述第一层2101上形成第二层2102，所述第二层2102为第二元素层。
本实施例中，所述第二元素为Al。Al为易扩散材料，所述第一层的材料为Ti，Al形成在Ti上，后续对多层膜210进行加热处理的过程中，Al不易穿过Ti和第一阻挡层209扩散至沟道区中，使得沟道区两端的源漏掺杂层204不易穿通。
形成第二层2102的步骤包括：在形成第一层2101后，将所述基板提供至第二制程室中，所述第二制程室中配置有第二元素靶材，对所述第二元素靶材采用溅射工艺，在所述基板上形成第二层2102。
所述第二层2102通过对单一元素靶材采用溅射工艺形成，在形成第二层2102的过程中，所述第二元素的原子或离子的溅射角度相同，因此所述基板上中心区域的第二层2102和边缘区域的第二层2102的厚度相同。
其他实施例中，还可以采用原子层沉积工艺形成第二层。
需要说明的是，所述第二层2102不宜过厚也不宜过薄。若所述第二层2102过厚，易导致后续形成的功函数层中第二元素的原子或离子的占比过高，易导致功函数层不能达到准确调节晶体管阈值电压的作用。若所述第二层2102过薄，会导致后续形成的功函数层中第二元素的原子或离子的占比过低，导致功函数层不能达到准确调节晶体管阈值电压的作用，且第二层2102过薄还会导致第一层2101上各处的第二层2102均匀性差，进而导致对多层膜210进行加热处理后形成在基板上各处的功函数层中第二元素的原子或离子的占比一致性差，导致形成的器件的均一性较差。本实施例中，所述第二层2102的厚度为
至
其他实施例中，第二层还可以为第一元素和第二元素构成的膜层。相应地，采用合金靶材通过溅射工艺形成第二层。
在采用合金靶材通过溅射工艺形成第二层的过程中，第一元素的原子或离子与第二元素的原子或离子的溅射角度不同，第一元素的原子或离子和第二元素的原子或离子分别聚集在基板的中心区域或边缘区域，因为第一层为单一元素层，因此后续对多层膜加热后形成的功函数层，与对溅射形成的单层合金膜加热形成功函数层的情况相比，使得形成的基板边缘的功函数层和中心的功函数层中各原子或离子比例相差小，使得基板上中心和边缘区域的功函数值相差小，使得后续形成晶体管的性能及其均一性得到提高。
且所述第二层为合金膜层，合金膜层在溅射形成的过程中均匀性好，有利于提高后续形成的功函数层的形成质量。
在该实施例中，所述第二层的材料为TiAl。
相应地，形成第二层的步骤包括：在形成第一层后，将所述基板提供至第二制程室中，所述第二制程室中配置有包括第一元素和第二元素的合金靶材，对所述合金靶材采用溅射工艺，在所述基板上形成第二层。
另一些实施例中，还可以采用原子层沉积工艺形成第二层。
需要说明的是，所述第二层不宜过厚也不宜过薄。所述第二层为对合金靶材采用溅射工艺形成，中心区域和边缘区域上聚集不同元素的原子或离子。若所述第二层过厚，会导致后续形成的功函数层过厚，导致基板上中心区域的功函数层和边缘区域的功函数层中第一元素的原子或离子和第二元素的原子或离子的差别过大，导致功函数层不能达到准确调节晶体管阈值电压的作用。若所述第二层过薄，使得功函数层不能达到准确调节晶体管阈值电压的作用，且第二层过薄还会导致第一层上各处的第二层均匀性差，进而导致后续对多层膜进行加热处理后形成在基板上各处的功函数层中各元素的原子或离子的占比一致性差，导致形成的器件的均一性较差。该实施例中，所述第二层的厚度为
至
还需要说明的是，其他实施例中，还可以所述第一元素为Al，所述第二元素为Ti。
本发明针对多层膜为两层时，根据各层材料变化组成还提出了一种组合，具体如下：
本组合与第二实施例中多层膜的相同之处，在此不再赘述。本组合与第二实施例中多层膜的不同之处在于：所述多层膜中所述第一层为第一元素和第二元素构成的膜层；所述第二层为第一元素层或第二元素层。
本组合中，第一层为第一元素和第二元素构成的膜层，第一层在溅射形成的过程中均匀性好，有利于提高后续形成的第二层的粘粘性，因此在对半导体结构进行加热处理的过程中有利于提高第一元素和第二元素的扩散速率，提高后续形成的功函数层的形成质量。
本组合中，第一层的表述对应参考第二实施例中有关第二层为第一元素和第二元素构成的膜层的表述，在此不再赘述。
本组合中，第二层的表述对应参考第二实施例中有关第一层的表述，在此不再赘述。
相应的，本发明实施例还提供一种晶体管。参考图8，示出了本发明晶体管第一实施例的结构示意图。
所述晶体管包括：基底；多层膜110，位于所述基底上；所述多层膜110中至少一层为单一元素层，所述多层膜110用于加热形成功函数层。
所述晶体管位于所述基板上，所述晶体管包括基底，所述多层膜110通常经过溅射工艺形成，当对合金靶材溅射形成的单层合金膜加热形成功函数层时，因为合金靶材中不同的原子或离子溅射角度不同，会导致基板上中心区域功函数层和边缘区域功函数层的原子或离子的比例相差较大；本发明实施例至少一层为单一元素层，单一元素层是通过对单一元素靶材溅射形成的，所述单一元素的原子或离子的溅射角度相同，因此基板上中心区域和边缘区域的厚度相同，与对合金靶材溅射形成的单层合金膜加热形成的功函数层相比，使得位于基板边缘的功函数层和中心的功函数层中各原子或离子比例相差较小，进而使得基板上中心区域和边缘区域的功函数值相差较小，使得后续形成晶体管的性能及其均一性得到提高。
本实施例以形成的晶体管为鳍式场效应晶体管(FinFET)为例，基底包括衬底100以及位于衬底100上的鳍部101。在其他实施例中，形成的晶体管还可以为平面结构，相应的，基底为平面衬底。
本实施例中，衬底100的材料为硅。在其他实施例中，衬底的材料还可以为锗、碳化硅、砷化镓或镓化铟，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。衬底100表面还能够形成有界面层，界面层的材料为氧化硅、氮化硅或氮氧化硅等。
本实施例中，鳍部101的材料为硅。在其他实施例中，鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
需要说明的是，所述基底还包括隔离层(图中未示出)，位于所述鳍部101露出的衬底100上。
隔离层用于使得各个鳍部101之间实现电隔离。
具体的，所述隔离层的材料包括氧化硅、氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，隔离层的材料为氧化硅。
需要说明的是，隔离层的顶面不高于鳍部101的顶壁，为形成栅极结构提供空间。
所述晶体管还包括：两个分立的侧墙层103，横跨多个所述鳍部101，且覆盖所述鳍部101的部分侧壁和顶壁。所述侧墙层103和鳍部101围成栅极开口(图中未标示)，所述栅极开口为形成栅极结构提供空间。
所述侧墙层103的材料包括氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅和非晶碳中的一种或多种。
所述晶体管还包括：源漏掺杂层104，位于侧墙层103远离栅极开口一侧的底部的鳍部101中。
所述源漏掺杂层104在晶体管工作时，对沟道提供应力，提高沟道中载流子的迁移速率。
所述晶体管还包括：栅介质层108，保形覆盖于所述栅极开口底部和侧壁。
栅介质层108的材料为高k介质层，高k介质层的材料是指相对介电常数大于氧化硅相对介电常数的介质材料。
具体的，所述栅介质层108的材料包括HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO和Al2O3中的一种或几种。本实施例中，栅介质层108的材料为HfO2。
所述晶体管还包括：第一阻挡层109，保形覆盖于所述栅介质层108上。
第一阻挡层109防止后续对多层膜110中的材料向栅介质层108内的扩散，使得栅介质层108保持良好的性能，进一步还能避免由于功函数层的材料扩散到沟道区中所导致半导体器件性能不佳的问题。
具体的，所述第一阻挡层109的材料包括：TaN、Ta、Ti、TiN、ZrN和ZrTiN中的一种或多种。本实施例中，所述第一阻挡层109的材料为TaN。
需要说明的是，所述第一阻挡层109不宜过厚也不宜过薄。若所述第一阻挡层109过厚，会导致后续形成的功函数层距离沟道区过远，导致所述功函数层不能很好的调节晶体管的阈值电压；若第一阻挡层109较薄，第一阻挡层109不易阻挡后续形成在所述第一阻挡层109上的功函数层中的材料扩散至沟道中，导致沟道两端的源漏穿通。本实施例中，所述第一阻挡层109的厚度为10埃米至40埃米。
本实施例中，所述多层膜110用于形成功函数层，所述多层膜110为三层膜结构，即所述多层膜110分三次形成，通过先后形成层膜结构能够调节多层膜110中各元素的原子或离子的比例，使得后续形成的功函数层111的能够更好的调整晶体管的阈值电压。
所述多层膜110为三层膜结构(Sandwich)，第二层的材料与第一层和第三层的材料不同，相邻两层的材料不同时，在后续进行加热处理过程中，有利于使得不同元素的原子或离子扩散融合得更加充分，使得后续功函数层的形成质量更好。
具体地，所述多层膜110保形覆盖于第一阻挡层109上。
所述多层膜110包括第一层1101、位于所述第一层1101上的第二层1102以及位于所述第二层1102上的第三层1103。
本实施例中，所述第一层1101为第一元素层，所述第一元素为Ti。Ti为扩散能力较弱的材料，后续对多层膜110加热处理形成功函数层的过程中，Ti不易扩散至沟道区中，使得沟道区两端的源漏掺杂层104不易穿通。
因为所述第一层1101通常通过对单一元素靶材采用溅射工艺形成，因此形成第一层1101的过程中，所述第一元素原子的溅射角度相同，所述基板上中心区域的第一层1101和边缘区域的第一层1101的厚度相同。
需要说明的是，所述第一层1101不宜过厚也不宜过薄，若所述第一层1101过厚，易导致后续形成的功函数层中第一元素的原子或离子占比过高，易导致功函数层不能达到准确调节晶体管阈值电压的作用。若所述第一层1101过薄，易导致后续形成的功函数层中第一元素的原子或离子的占比过低，易导致功函数层不能达到准确调节晶体管阈值电压的作用，且第一层1101过薄还会导致第一阻挡层109上各处的第一层1101均匀性差，进而导致后续对多膜层110进行加热处理后形成在基板上各处的功函数层中第一元素的原子或离子的占比一致性差，导致形成的器件的均一性较差。本实施例中，所述第一层1101的厚度为
至
本实施例中，所述第二层1102为第二元素层，所述第二元素为Al。Al为易扩散材料，所述第一层1101的材料为Ti，Al形成在Ti上，后续对多层膜110进行加热处理的过程中，Al不易穿过Ti和第一阻挡层109扩散至沟道区中，使得沟道区两端的源漏掺杂层104不易穿通。
所述第二层1102通常通过对单一元素靶材采用溅射工艺形成，在形成第二层1102的过程中，所述第二元素的原子或离子的溅射角度相同，因此所述基板上中心区域的第二层1102和边缘区域的第二层1102的厚度相同。
需要说明的是，所述第二层1102不宜过厚也不宜过薄。若所述第二层1102过厚，易导致后续形成的功函数层中第二元素的原子或离子的占比过高，易导致功函数层不能达到准确调节晶体管阈值电压的作用。若所述第二层1102过薄，会导致后续形成的功函数层中第二元素的原子或离子的占比过低，导致功函数层不能达到准确调节晶体管阈值电压的作用，且第二层1102过薄还会导致第一层1101上各处的第二层1102均匀性差，进而导致对多层膜110进行加热处理后形成在基板上各处的功函数层中第二元素的原子或离子的占比一致性差，导致形成的器件的均一性较差。本实施例中，所述第二层1102的厚度为
至
本实施例中，所述第三层1103为第一元素层。具体的，所述第一元素为Ti。
因为所述第三层1103通过对单一元素靶材采用溅射工艺形成，在形成第三层1103的过程中，所述第一元素的原子或离子的溅射角度相同，所述基板上中心区域和边缘区域的第三层1103的厚度相同。
需要说明的是，所述第三层1103不宜过厚也不宜过薄，若所述第三层1103过厚，会导致后续形成的功函数层中第一元素的原子或离子占比过高，易导致功函数层不能达到准确调节晶体管阈值电压的作用。若所述第三层1103过薄，会导致后续形成的功函数层中第一元素的原子或离子的占比过低，易导致功函数层不能达到准确调节晶体管阈值电压的作用，且第三层1103过薄还会导致第二层1102上各处的第三层1103均匀性差，进而导致后续对多膜层110进行加热处理后形成在基板上各处的功函数层中第一元素的原子或离子的占比一致性差，导致形成的器件的均一性较差。本实施例中，所述第三层1103的厚度为
至
需要说明的是，其他实施例中，所述第三层还可以为第一元素和第二元素构成的膜层。
该实施例中，在采用合金靶材通过溅射工艺形成第三层的过程中，第一元素的原子或离子与第二元素的原子或离子的溅射角度不同，第一元素的原子或离子和第二元素的原子或离子分别聚集在基板的中心区域或边缘区域，因为第一层和第二层均为单一元素层，因此后续对多层膜加热后形成的功函数层，与对溅射形成的单层合金膜加热形成功函数层的情况相比，使得形成的基板边缘的功函数层和中心的功函数层中各原子或离子比例相差小，使得基板上中心和边缘区域的功函数值相差小，使得后续形成晶体管的性能及其均一性得到提高。
且所述第三层为合金膜层，合金膜层在溅射形成的过程中均匀性好，有利于提高后续形成的功函数层的形成质量。
该实施例中，所述第三层的材料为TiAl。
需要说明的是，所述第三层不宜过厚也不宜过薄。所述第三层为对合金靶材采用溅射工艺形成，中心区域和边缘区域上聚集不同元素的原子或离子。若所述第三层过厚，会导致后续形成的功函数层过厚，导致基板上中心区域的功函数层和边缘区域的功函数层中第一元素的原子或离子和第二元素的原子或离子的差别过大，导致功函数层不能达到准确调节晶体管阈值电压的作用。若所述第三层过薄，使得功函数层不能达到准确调节晶体管阈值电压的作用，且第三层过薄还会导致第二层上各处的第三层均匀性差，进而导致后续对多层膜进行加热处理后形成在基板上各处的功函数层中各元素的原子或离子的占比一致性差，导致形成的器件的均一性较差。为此，在该实施例中，所述第三层的厚度为
至
还需要说明的是，另一些实施例中，还可以所述第一元素为Al，所述第二元素为Ti。
本发明针对多层膜各层的材料组成还提出了两种组合，具体如下：
第一种组合与第一实施例中多层膜的不同之处在于：所述多层膜中所述第二层为第一元素和第二元素构成的膜层；所述第三层为第二元素层或者第一元素层。
第一种组合中，所述第二层为第一元素和第二元素构成的膜层，第一层和第三层均为单一元素层，所述第二层处于第一层和第三层之间，后续在对多层膜进行加热处理形成功函数层时，第一元素的原子和离子与第二元素的原子和离子能够更好的扩散，有利于提高后续形成的功函数层的质量。
第一种组合中，第一层的表述对应参考第一实施例中有关第一层的表述，在此不再赘述。
第一种组合中，第二层的表述对应参考第一实施例中有关第三层为第一元素和第二元素构成的膜层的表述，在此不再赘述。
第一种组合中，第三层的表述对应参考第一实施例中有关第三层为第一元素层的表述，在此不再赘述。
第二种组合与第一实施例的相同之处，在此不再赘述。第二种组合与第一实施例的不同之处在于：所述多层膜中所述第一层为第一元素和第二元素构成的膜层；所述第二层为第一元素层；所述第三层为第二元素层。
第二种组合，第一层为第一元素和第二元素构成的膜层，第一层在溅射形成的过程中均匀性好，有利于提高后续形成的第二层的粘粘性，且第二层和第三层为单一元素层，因此在对半导体结构进行加热处理的过程中有利于提高第一元素和第二元素的扩散速率，提高后续形成的功函数层的形成质量。
第二种组合中，第一层的表述对应参考第一实施例中有关第三层为第一元素和第二元素构成的膜层的表述，在此不再赘述。
第二种组合中，第二层的表述对应参考第一实施例中有关第一层的表述，在此不再赘述。
第二种组合中，第三层的表述对应参考第一实施例中有关第三层为第一元素层的表述，在此不再赘述。
参考图12是本发明半导体结构第二实施例中对应的结构示意图。
本实施例与第一实施例的相同之处，在此不再赘述。本实施例与第一实施例的不同之处在于：所述多层膜210为两层结构。所述多层膜210包括第一层2101和位于所述第一层2101上的第二层2102。
本实施例中，所述多层膜210为两层膜结构，具有较高的工艺形成效率。且所述多层膜210中至少一层为单一元素层，单一元素层是通过对单一元素靶材溅射形成的，所述单一元素的原子或离子的溅射角度相同，因此基板上中心和边缘区域的厚度相同，与对合金靶材溅射形成的单层合金膜加热形成的功函数层相比，使得形成的基板边缘的功函数层和中心的功函数层中各原子或离子比例相差较小，进而使得基板上中心区域和边缘区域的功函数值相差较小，使得后续形成晶体管的性能及其均一性得到提高。
第一层2101位于第一阻挡层209上。
本实施例中，所述第一层2101为第一元素层，所述第一元素为Ti。Ti为扩散能力较弱的材料，后续对多层膜210加热处理形成功函数层的过程中，Ti不易扩散至沟道区中，使得沟道区两端的源漏掺杂层204不易穿通。
因为所述第一层2101通常通过对单一元素靶材采用溅射工艺形成，因此形成第一层2101的过程中，所述第一元素原子的溅射角度相同，所述基板上中心区域的第一层2101和边缘区域的第一层2101的厚度相同。
需要说明的是，所述第一层2101不宜过厚也不宜过薄，若所述第一层2101过厚，易导致后续形成的功函数层中第一元素的原子或离子占比过高，易导致功函数层不能达到准确调节晶体管阈值电压的作用。若所述第一层2101过薄，易导致后续形成的功函数层中第一元素的原子或离子的占比过低，易导致功函数层不能达到准确调节晶体管阈值电压的作用，且第一层2101过薄还会导致第一阻挡层209上各处的第一层2101均匀性差，进而导致后续对多膜层210进行加热处理后形成在基板上各处的功函数层中第一元素的原子或离子的占比一致性差，导致形成的器件的均一性较差。本实施例中，所述第一层2101的厚度为
至
本实施例中，所述第二层2102为第二元素层。
本实施例中，所述第二元素为Al。Al为易扩散材料，所述第一层2101的材料为Ti，Al形成在Ti上，后续对多层膜210进行加热处理的过程中，Al不易穿过Ti和第一阻挡层209扩散至沟道区中，使得沟道区两端的源漏掺杂层204不易穿通。
所述第二层2102通常通过对单一元素靶材采用溅射工艺形成，在形成第二层2102的过程中，所述第二元素的原子或离子的溅射角度相同，因此所述基板上中心区域的第二层2102和边缘区域的第二层2102的厚度相同。
需要说明的是，所述第二层2102不宜过厚也不宜过薄。若所述第二层2102过厚，易导致后续形成的功函数层中第二元素的原子或离子的占比过高，易导致功函数层不能达到准确调节晶体管阈值电压的作用。若所述第二层2102过薄，会导致后续形成的功函数层中第二元素的原子或离子的占比过低，导致功函数层不能达到准确调节晶体管阈值电压的作用，且第二层2102过薄还会导致第一层2101上各处的第二层2102均匀性差，进而导致对多层膜210进行加热处理后形成在基板上各处的功函数层中第二元素的原子或离子的占比一致性差，导致形成的器件的均一性较差。本实施例中，所述第二层2102的厚度为
至
其他实施例中，第二层还可以为第一元素和第二元素构成的膜层。
在该实施例中，在采用合金靶材通过溅射工艺形成第二层的过程中，第一元素的原子或离子与第二元素的原子或离子的溅射角度不同，第一元素的原子或离子和第二元素的原子或离子分别聚集在基板的中心区域或边缘区域，因为第一层为单一元素层，因此后续对多层膜加热后形成的功函数层，与对溅射形成的单层合金膜加热形成功函数层的情况相比，使得形成的基板边缘的功函数层和中心的功函数层中各原子或离子比例相差小，使得基板上中心和边缘区域的功函数值相差小，使得后续形成晶体管的性能及其均一性得到提高。
且所述第二层为合金膜层，合金膜层在溅射形成的过程中均匀性好，有利于提高后续形成的功函数层的形成质量。
该实施例中，所述第二层的材料为TiAl。
需要说明的是，所述第二层不宜过厚也不宜过薄，所述第二层为对合金靶材采用溅射工艺形成，中心区域和边缘区域上聚集不同元素的原子或离子。若所述第二层过厚，会导致后续形成的功函数层过厚，导致基板上中心区域的功函数层和边缘区域的功函数层中第一元素的原子或离子和第二元素的原子或离子的差别过大，导致功函数层不能达到准确调节晶体管阈值电压的作用。若所述第二层过薄，使得功函数层不能达到准确调节晶体管阈值电压的作用，且第二层过薄还会导致第一层上各处的第二层均匀性差，进而导致后续对多层膜进行加热处理后形成在基板上各处的功函数层中各元素的原子或离子的占比一致性差，导致形成的器件的均一性较差。为此，在该实施例中，所述第二层的厚度为
至
还需要说明的是，另一些实施例中，还可以所述第一元素为Al，所述第二元素为Ti。
本发明针对多层膜为两层时，根据各层材料变化组成还提出了一种组合，具体如下：
本组合与第二实施例中多层膜的相同之处，在此不再赘述。本组合与第二实施例中多层膜的不同之处在于：所述多层膜中所述第一层为第一元素和第二元素构成的膜层；所述第二层为第一元素层或第二元素层。
本组合中，第一层为第一元素和第二元素构成的膜层，第一层在溅射形成的过程中均匀性好，有利于提高后续形成的第二层的粘粘性，因此在对半导体结构进行加热处理的过程中有利于提高第一元素和第二元素的扩散速率，提高后续形成的功函数层的形成质量。
本组合中，第一层的表述对应参考第二实施例中有关第二层为第一元素和第二元素构成的膜层的表述，在此不再赘述。
本组合中，第二层的表述对应参考第二实施例中有关第一层的表述，在此不再赘述。
本实施例所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种晶体管的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成栅极结构；
其中，所述形成所述栅极结构的步骤包括：
在所述基底上形成多层膜，所述多层膜中至少一层为单一元素层；
对所述多层膜进行加热形成功函数层。
2.如权利要求1所述的晶体管的形成方法，其特征在于，采用溅射工艺形成所述多层膜。
3.如权利要求1所述的晶体管的形成方法，其特征在于，采用回流工艺对所述多层膜进行所述加热。
4.如权利要求1所述的晶体管的形成方法，其特征在于，形成多层膜的步骤包括：在所述基底上形成第一层，所述第一层为第一元素层或者第一元素和第二元素构成的膜层；
在所述第一层上形成第二层，所述第二层包括第二元素且与所述第一层的材料不相同。
5.如权利要求4所述的晶体管的形成方法，其特征在于，所述第一层为第一元素层；所述第二层为第二元素层；形成所述多层膜的步骤还包括：
在所述第二层上形成第三层，所述第三层为第一元素层或者第一元素和第二元素构成的膜层。
6.如权利要求5所述的晶体管的形成方法，其特征在于，所述第一层的厚度为
至
所述第二层的厚度为
至
所述第三层为第一元素层，厚度为
至
或者，所述第三层为第一元素和第二元素构成的膜层，厚度为
至
7.如权利要求4所述的晶体管的形成方法，其特征在于，所述第一层为第一元素层；所述第二层为第一元素和第二元素构成的膜层；形成所述多层膜的步骤还包括：
在所述第二层上形成第三层，所述第三层为第二元素层或者第一元素层。
8.如权利要求7所述的晶体管的形成方法，其特征在于，所述第一层的厚度为
至
所述第二层的厚度为
至
所述第三层的厚度为
至
9.如权利要求4所述的晶体管的形成方法，其特征在于，所述第一层为第一元素和第二元素构成的膜层；所述第二层为第二元素层；形成所述多层膜的步骤还包括：
在所述第二层上形成第三层，所述第三层为第一元素层。
10.如权利要求9所述的晶体管的形成方法，其特征在于，所述第一层的厚度为
至
所述第二层的厚度为
至
所述第三层的厚度为
至
11.如权利要求4、5、7、或9所述的晶体管的形成方法，其特征在于，所述第一元素为Al，所述第二元素为Ti；
或者，所述第一元素为Ti，所述第二元素为Al。
12.一种晶体管，其特征在于，包括：
基底；
多层膜，位于所述基底上；
所述多层膜中至少一层为单一元素层，所述多层膜用于加热形成功函数层。
13.如权利要求12所述的晶体管，其特征在于，所述多层膜包括第一层、位于所述第一层上的第二层以及位于所述第二层上的第三层。
14.如权利要求13所述的晶体管，其特征在于，所述第一层为第一元素层；
所述第二层为第二元素层；所述第三层为第一元素层或者第一元素和第二元素构成的膜层。
15.如权利要求14所述的晶体管，其特征在于，所述第一层的厚度为
至
所述第二层的厚度为
至
所述第三层为第一元素层，厚度为
至
或者，所述第三层为第一元素和第二元素构成的膜层，厚度为
至
16.如权利要求13所述的晶体管，其特征在于，所述第一层为第一元素层；
所述第二层为第一元素和第二元素构成的膜层；所述第三层为第二元素层或者第一元素层。
17.如权利要求16所述的晶体管，其特征在于，所述第一层的厚度为
至
所述第二层的厚度为
至
所述第三层的厚度为
至
18.如权利要求13所述的晶体管，其特征在于，所述第一层为第一元素和第二元素构成的膜层；所述第二层为第二元素层；所述第三层为第一元素层。
19.如权利要求18所述的晶体管，其特征在于，所述第一层的厚度为
至
述第二层的厚度为
至
所述第三层的厚度为
至
20.如权利要求14或16或18所述的晶体管，其特征在于，所述第一元素为Al，所述第二元素为Ti；
或者，所述第一元素为Ti，所述第二元素为Al。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910152037.9A CN111627817B (zh) | 2019-02-28 | 2019-02-28 | 晶体管结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910152037.9A CN111627817B (zh) | 2019-02-28 | 2019-02-28 | 晶体管结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111627817A true CN111627817A (zh) | 2020-09-04 |
| CN111627817B CN111627817B (zh) | 2023-10-13 |
Family
ID=72271665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910152037.9A Active CN111627817B (zh) | 2019-02-28 | 2019-02-28 | 晶体管结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111627817B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102087967A (zh) * | 2009-12-04 | 2011-06-08 | 复旦大学 | 一种有效调制TiNx金属栅功函数的方法 |
| CN102956455A (zh) * | 2011-08-19 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN103094114A (zh) * | 2011-10-31 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的制造方法 |
| CN103531538A (zh) * | 2012-07-02 | 2014-01-22 | 中芯国际集成电路制造(上海)有限公司 | 互补型金属氧化物半导体管的形成方法 |
| JP2015060867A (ja) * | 2013-09-17 | 2015-03-30 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US20150279680A1 (en) * | 2014-04-01 | 2015-10-01 | Globalfoundries Inc. | Deposition of titanium-aluminum layers |
| CN107492498A (zh) * | 2016-06-13 | 2017-12-19 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
-
2019
- 2019-02-28 CN CN201910152037.9A patent/CN111627817B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102087967A (zh) * | 2009-12-04 | 2011-06-08 | 复旦大学 | 一种有效调制TiNx金属栅功函数的方法 |
| CN102956455A (zh) * | 2011-08-19 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN103094114A (zh) * | 2011-10-31 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的制造方法 |
| CN103531538A (zh) * | 2012-07-02 | 2014-01-22 | 中芯国际集成电路制造(上海)有限公司 | 互补型金属氧化物半导体管的形成方法 |
| JP2015060867A (ja) * | 2013-09-17 | 2015-03-30 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US20150279680A1 (en) * | 2014-04-01 | 2015-10-01 | Globalfoundries Inc. | Deposition of titanium-aluminum layers |
| CN107492498A (zh) * | 2016-06-13 | 2017-12-19 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111627817B (zh) | 2023-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11824057B2 (en) | Semiconductor device with fin-type field effect transistor | |
| CN103311247B (zh) | 半导体器件及其制造方法 | |
| CN103311281B (zh) | 半导体器件及其制造方法 | |
| US10020230B2 (en) | FinFETs with multiple threshold voltages | |
| US8513107B2 (en) | Replacement gate FinFET devices and methods for forming the same | |
| US9905670B2 (en) | Bi-layer metal deposition in silicide formation | |
| US9698241B1 (en) | Integrated circuits with replacement metal gates and methods for fabricating the same | |
| CN102034865A (zh) | 半导体器件及其制造方法 | |
| US8766371B2 (en) | Semiconductor structure and method for manufacturing the same | |
| US11908749B2 (en) | Method of metal gate formation and structures formed by the same | |
| US20160351675A1 (en) | Integrated circuits and methods for fabricating integrated circuits having replacement metal gate electrodes | |
| US9418853B1 (en) | Method for forming a stacked layer structure | |
| WO2012100463A1 (zh) | 一种形成半导体结构的方法 | |
| CN102376766A (zh) | 半导体设备及其制造方法 | |
| US20120238088A1 (en) | Fabrication method of metal gates for gate-last process | |
| US9159798B2 (en) | Replacement gate process and device manufactured using the same | |
| US11776911B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN103811343B (zh) | FinFET及其制造方法 | |
| CN103579314B (zh) | 半导体器件及其制造方法 | |
| US20180197993A1 (en) | Semiconductor device and a method of manufacturing the same | |
| CN108630548B (zh) | 鳍式场效应管及其形成方法 | |
| US8829587B2 (en) | Flash memory device and manufacturing method of the same | |
| CN111627817B (zh) | 晶体管结构及其形成方法 | |
| CN108321121A (zh) | 后栅型半导体器件的制造方法 | |
| CN114121658A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |