JP2015060867A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2015060867A JP2015060867A JP2013191978A JP2013191978A JP2015060867A JP 2015060867 A JP2015060867 A JP 2015060867A JP 2013191978 A JP2013191978 A JP 2013191978A JP 2013191978 A JP2013191978 A JP 2013191978A JP 2015060867 A JP2015060867 A JP 2015060867A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- gate electrode
- gate
- insulating film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解されるものである。
図1〜図7は、本実施形態に係る半導体装置の形成工程を示す断面図、図8〜図11はその平面図である。
図12は、本実施形態により形成される半導体装置の基本構造を示す斜視図、図13〜図17、図18(a)は、本実施形態に係る半導体装置の形成工程を示す断面図、図19〜図21、図18(b)はその平面図である。
なお、上記の第1、第2実施形態において、ゲート電極16a、16b、36a、36bの積層金属は3層より多くてもよく、この場合の一層目の金属層から仕事関数金属を含む金属層までの各層の厚さの分布は均一に形成されてもよい。
(付記1)半導体基板のうち第1領域の上に第1ダミーゲート、第2領域の上に第2ダミーゲートを形成する工程と、前記半導体基板の前記第1領域内の前記第1ダミーゲートの両側方に第1の一対のソース/ドレイン領域を形成する工程と、前記半導体基板の前記第2領域内の前記第2ダミーゲートの両側方に第2の一対のソース/ドレイン領域を形成する工程と、前記第1ダミーゲートと前記第2ダミーゲートのそれぞれの周囲に第1絶縁膜を形成する工程と、前記第1ダミーゲートと前記第2ダミーゲートを除去して第1凹部、第2凹部を前記第1絶縁膜に形成する工程と、前記第1凹部の内面、前記第2凹部内面及び前記第1絶縁膜の上に、ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に第1金属層を形成する工程と、前記第1金属層の上に、仕事関数金属を含み、前記第1金属層と異なる第2金属層を形成する工程と、前記第2金属膜層の上に、前記第2金属層と異なる第3金属層を形成する工程と、前記第1金属層、前記第2金属層及び前記第3金属層を前記第1絶縁膜上から除去するとともに前記第1凹部内と前記第2凹部内に残してそれぞれ第1ゲート電極、第2ゲート電極とする工程と、前記第2凹部内の前記第3金属層を選択的に薄くする工程と、厚さの異なる前記3金属層を有する前記第1ゲート電極と前記第2ゲート電極をランプアニールし、前記第2ゲート電極内で前記第2金属層から前記第1金属層に前記仕事関数金属を拡散させる工程と、を有することを特徴とする半導体装置の製造方法。
(付記2)前記第2凹部内の前記第3金属層を薄くした後に、前記ランプアニールの光を透過する第2絶縁膜を前記第2凹部内の前記第3金属層上に形成する工程を有することを特徴とする付記1に記載の半導体装置の製造方法。
(付記3)前記仕事関数金属はアルミニウムであることを特徴とする付記1又は付記2に記載の半導体装置の製造方法。
(付記4)前記第1金属層は窒化チタン層、前記第2金属層は窒化アルミニウム層、前記第3金蔵層はタングステン層であることを特徴とする付記1乃至付記3のいずれか1つに記載の半導体装置の製造方法。
(付記5)前記第1ゲート電極内と前記第2ゲート電極内のそれぞれの前記第2金属層は同じ厚さに形成されることを特徴とする付記1乃至付記4のいずれか1つに記載の半導体装置の製造方法。
(付記6)前記第2金属層の前記仕事関数金属の濃度は、前記第1金属層から遠くなるほど高くなることを特徴とする付記1乃至付記6のいずれか1つに記載の半導体装置の製造方法。
(付記7)前記半導体基板のうち前記第1領域と前記第2領域はフィン形状を有し、前記第1領域の上面と前面と後面の上に第1ダミーゲートが形成され、第2領域の上面と前面と後面の上に第2ダミーゲートが形成されることを特徴とする付記1乃至付記6のいずれか1つに記載の半導体装置の製造方法。
(付記8)前記半導体基板のうち前記第1領域と前記第2領域の周囲に素子分離絶縁膜を形成する工程を有することを特徴とする付記1乃至付記7のいずれか1つに記載の半導体装置の製造方法。
(付記9)前記ランプアニールは、ラピッドサーマルアニール、フラッシュランプアニールのいずれかであることを特徴とする付記1乃至付記8のいずれか1つに記載の半導体装置の製造方法。
(付記10)前記第2ゲート電極内の前記第3金属層は、前記第1ゲート電極内の前記第3金属層の厚さの少なくとも半分に薄くされることを特徴とする付記1乃至付記9のいずれか1つに記載の半導体装置の製造方法。
(付記11)半導体基板のうち第1領域の上にゲート絶縁膜を介して形成される第1金属層と、仕事関数金属を含む第2金属層と、第3金属層を有する第1積層構造の第1ゲート電極と、前記半導体基板のうち第2領域の上にゲート絶縁膜を介して形成される前記第1金属層、前記第2金属層、前記第3金属層を有する積層構造の第2ゲート電極と、を有し、前記第2ゲート電極内の前記第3金属層は前記第1ゲート電極内の前記第3金属層よりも薄く、前記第2ゲート電極内の前記第1金属層内の前記仕事関数金属の濃度は、前記第1ゲート電極内の前記第1金属層内の前記仕事関数金属の濃度より高い、ことを特徴とする半導体装置。
(付記12)前記半導体基板のうち前記第1領域と前記第2領域はフィン形状を有し、前記第1領域の上面と前面と後面の上に前記第1ゲート電極が形成され、第2領域の上面と前面と後面の上に第2ゲート電極が形成されることを特徴とする付記11に記載の半導体装置。
4、24 素子分離絶縁膜
5a、5b、25a、25b ウエル
6a、6b、16a、16b ダミーゲート
7a、7b、17a、17b サイドウォール
9a、9b、9c、9d ソース/ドレイン領域
10a、10b、30a、30b 凹部
11、31 層間絶縁膜
12、32 ゲート絶縁膜
13、33 第1金属層
14,34 第2金属層
15、35 第3金属層
16a、16b、36a、36b ゲート電極
17、18 酸化シリコン膜
20a〜20f、40a〜40f 導電性プラグ
Claims (5)
- 半導体基板のうち第1領域の上に第1ダミーゲート、第2領域の上に第2ダミーゲートを形成する工程と、
前記半導体基板の前記第1領域内の前記第1ダミーゲートの両側方に第1の一対のソース/ドレイン領域を形成する工程と、
前記半導体基板の前記第2領域内の前記第2ダミーゲートの両側方に第2の一対のソース/ドレイン領域を形成する工程と、
前記第1ダミーゲートと前記第2ダミーゲートのそれぞれの周囲に第1絶縁膜を形成する工程と、
前記第1ダミーゲートと前記第2ダミーゲートを除去して第1凹部、第2凹部を前記第1絶縁膜に形成する工程と、
前記第1凹部内面、前記第2凹部の内面及び前記第1絶縁膜の上に、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に第1金属層を形成する工程と、
前記第1金属層の上に、仕事関数金属を含み、前記第1金属層と異なる第2金属層を形成する工程と、
前記第2金属膜層の上に、前記第2金属層と異なる第3金属層を形成する工程と、
前記第1金属層、前記第2金属層及び前記第3金属層を前記第1絶縁膜上から除去するとともに前記第1凹部内と前記第2凹部内に残してそれぞれ第1ゲート電極、第2ゲート電極とする工程と、
前記第2凹部内の前記第3金属層を選択的に薄くする工程と、
厚さの異なる前記3金属層を有する前記第1ゲート電極と前記第2ゲート電極をランプアニールし、前記第2ゲート電極内で前記第2金属層から前記第1金属層に前記仕事関数金属を拡散させる工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第2凹部内の前記第3金属層を薄くした後に、前記ランプアニールの光を透過する第2絶縁膜を前記第2凹部内の前記第3金属層上に形成する工程を有することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第1ゲート電極内と前記第2ゲート電極内のそれぞれの前記第2金属層は同じ厚さに形成されることを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
- 前記半導体基板のうち前記第1領域と前記第2領域はフィン形状を有し、前記第1領域の上面と前面と後面の上に第1ダミーゲートが形成され、第2領域の上面と前面と後面の上に第2ダミーゲートが形成されることを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体装置の製造方法。
- 半導体基板のうち第1領域の上にゲート絶縁膜を介して形成される第1金属層と、仕事関数金属を含む第2金属層と、第3金属層を有する第1積層構造の第1ゲート電極と、
前記半導体基板のうち第2領域の上にゲート絶縁膜を介して形成される前記第1金属層、前記第2金属層、前記第3金属層を有する積層構造の第2ゲート電極と、を有し、
前記第2ゲート電極内の前記第3金属層は前記第1ゲート電極内の前記第3金属層よりも薄く、
前記第2ゲート電極内の前記第1金属層内の前記仕事関数金属の濃度は、前記第1ゲート電極内の前記第1金属層内の前記仕事関数金属の濃度より高い、
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013191978A JP6149634B2 (ja) | 2013-09-17 | 2013-09-17 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013191978A JP6149634B2 (ja) | 2013-09-17 | 2013-09-17 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015060867A true JP2015060867A (ja) | 2015-03-30 |
JP6149634B2 JP6149634B2 (ja) | 2017-06-21 |
Family
ID=52818184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013191978A Expired - Fee Related JP6149634B2 (ja) | 2013-09-17 | 2013-09-17 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6149634B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10153169B2 (en) | 2016-02-02 | 2018-12-11 | Tokyo Electron Limited | Method of controlling threshold of transistor and method of manufacturing semiconductor device |
US10177042B2 (en) | 2015-10-21 | 2019-01-08 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
CN109285835A (zh) * | 2017-07-21 | 2019-01-29 | 三星电子株式会社 | 半导体存储器件及其制造方法 |
US10559687B2 (en) | 2017-09-22 | 2020-02-11 | Samsung Electronics Co., Ltd. | Semiconductor device |
CN111627817A (zh) * | 2019-02-28 | 2020-09-04 | 中芯国际集成电路制造(上海)有限公司 | 晶体管结构及其形成方法 |
CN113053753A (zh) * | 2020-04-01 | 2021-06-29 | 台湾积体电路制造股份有限公司 | 半导体器件和制造半导体器件的方法 |
WO2023201801A1 (zh) * | 2022-04-20 | 2023-10-26 | 广州华星光电半导体显示技术有限公司 | 显示面板和显示装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102571567B1 (ko) | 2018-11-02 | 2023-08-29 | 삼성전자주식회사 | 반도체 소자 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006295123A (ja) * | 2005-03-18 | 2006-10-26 | Fujitsu Ltd | Mos電界効果半導体装置の製造方法及びmos電界効果半導体装置 |
JP2008066394A (ja) * | 2006-09-05 | 2008-03-21 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
JP2008218544A (ja) * | 2007-03-01 | 2008-09-18 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2009117557A (ja) * | 2007-11-05 | 2009-05-28 | Toshiba Corp | 相補型半導体装置及びその製造方法 |
JP2009278083A (ja) * | 2008-04-22 | 2009-11-26 | Imec | 二重仕事関数半導体デバイスの製造方法及びそのデバイス |
JP2012253352A (ja) * | 2011-06-01 | 2012-12-20 | Asm Ip Holding B V | 高有効仕事関数で電極を堆積する方法 |
-
2013
- 2013-09-17 JP JP2013191978A patent/JP6149634B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006295123A (ja) * | 2005-03-18 | 2006-10-26 | Fujitsu Ltd | Mos電界効果半導体装置の製造方法及びmos電界効果半導体装置 |
JP2008066394A (ja) * | 2006-09-05 | 2008-03-21 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
JP2008218544A (ja) * | 2007-03-01 | 2008-09-18 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2009117557A (ja) * | 2007-11-05 | 2009-05-28 | Toshiba Corp | 相補型半導体装置及びその製造方法 |
JP2009278083A (ja) * | 2008-04-22 | 2009-11-26 | Imec | 二重仕事関数半導体デバイスの製造方法及びそのデバイス |
JP2012253352A (ja) * | 2011-06-01 | 2012-12-20 | Asm Ip Holding B V | 高有効仕事関数で電極を堆積する方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10177042B2 (en) | 2015-10-21 | 2019-01-08 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
US10153169B2 (en) | 2016-02-02 | 2018-12-11 | Tokyo Electron Limited | Method of controlling threshold of transistor and method of manufacturing semiconductor device |
CN109285835A (zh) * | 2017-07-21 | 2019-01-29 | 三星电子株式会社 | 半导体存储器件及其制造方法 |
CN109285835B (zh) * | 2017-07-21 | 2023-08-18 | 三星电子株式会社 | 半导体存储器件及其制造方法 |
US10559687B2 (en) | 2017-09-22 | 2020-02-11 | Samsung Electronics Co., Ltd. | Semiconductor device |
CN111627817A (zh) * | 2019-02-28 | 2020-09-04 | 中芯国际集成电路制造(上海)有限公司 | 晶体管结构及其形成方法 |
CN111627817B (zh) * | 2019-02-28 | 2023-10-13 | 中芯国际集成电路制造(上海)有限公司 | 晶体管结构及其形成方法 |
CN113053753A (zh) * | 2020-04-01 | 2021-06-29 | 台湾积体电路制造股份有限公司 | 半导体器件和制造半导体器件的方法 |
CN113053753B (zh) * | 2020-04-01 | 2024-02-06 | 台湾积体电路制造股份有限公司 | 半导体器件和制造半导体器件的方法 |
WO2023201801A1 (zh) * | 2022-04-20 | 2023-10-26 | 广州华星光电半导体显示技术有限公司 | 显示面板和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6149634B2 (ja) | 2017-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6149634B2 (ja) | 半導体装置及びその製造方法 | |
US10186511B2 (en) | Metal gate isolation structure and method forming same | |
TWI617034B (zh) | 半導體裝置及其製造方法 | |
TWI619178B (zh) | 半導體裝置及其製造方法 | |
TWI584478B (zh) | 半導體裝置及其製造方法 | |
TWI745375B (zh) | 接觸結構的製造方法與半導體裝置 | |
CN105470302B (zh) | 伪栅极结构及其方法 | |
KR101112046B1 (ko) | 자기 정렬된 다마신 게이트 | |
TWI711076B (zh) | 鰭片型場效應電晶體及用於製造其的方法 | |
KR100642754B1 (ko) | 식각 저항성 l형 스페이서를 구비하는 반도체 소자 및이의 제조 방법 | |
TW201729264A (zh) | 鰭片型場效應電晶體 | |
TWI714583B (zh) | 半導體裝置及其形成方法 | |
TWI323942B (en) | Five channel fin transistor and method for fabricating the same | |
CN106531794B (zh) | 高压金属氧化物半导体晶体管元件及其制造方法 | |
TW201633390A (zh) | 半導體裝置的製造方法 | |
TW202234526A (zh) | 半導體裝置及其形成方法 | |
US9620369B2 (en) | Method for fabricating semiconductor device to integrate transistor with passive device | |
TWI710135B (zh) | 半導體晶片及其製造方法 | |
CN103578946B (zh) | 一种半导体器件的形成方法 | |
US8895403B2 (en) | Transistor, method for fabricating the transistor, and semiconductor device comprising the transistor | |
KR100574358B1 (ko) | 반도체 장치 및 그 제조방법 | |
KR20100088350A (ko) | 반도체 장치의 제조 방법 | |
TWI767417B (zh) | 半導體裝置及其製造方法 | |
JP6085803B2 (ja) | 半導体装置の製造方法 | |
CN108666272B (zh) | 半导体结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170508 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6149634 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |