CN102034865A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN102034865A CN102034865A CN2009102353399A CN200910235339A CN102034865A CN 102034865 A CN102034865 A CN 102034865A CN 2009102353399 A CN2009102353399 A CN 2009102353399A CN 200910235339 A CN200910235339 A CN 200910235339A CN 102034865 A CN102034865 A CN 102034865A
- Authority
- CN
- China
- Prior art keywords
- fin
- region
- layer
- semiconductor device
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 107
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000004020 conductor Substances 0.000 claims abstract description 24
- 239000012212 insulator Substances 0.000 claims abstract description 12
- 238000003475 lamination Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 16
- 150000002500 ions Chemical class 0.000 claims description 11
- 238000010276 construction Methods 0.000 claims description 10
- 239000002019 doping agent Substances 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 125000001475 halogen functional group Chemical group 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910004129 HfSiO Inorganic materials 0.000 claims description 2
- 229910015617 MoNx Inorganic materials 0.000 claims description 2
- 229910003217 Ni3Si Inorganic materials 0.000 claims description 2
- 229910019897 RuOx Inorganic materials 0.000 claims description 2
- 229910002367 SrTiO Inorganic materials 0.000 claims description 2
- 229910004200 TaSiN Inorganic materials 0.000 claims description 2
- 229910010037 TiAlN Inorganic materials 0.000 claims description 2
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 2
- 229910008482 TiSiN Inorganic materials 0.000 claims description 2
- YQNQNVDNTFHQSW-UHFFFAOYSA-N acetic acid [2-[[(5-nitro-2-thiazolyl)amino]-oxomethyl]phenyl] ester Chemical compound CC(=O)OC1=CC=CC=C1C(=O)NC1=NC=C([N+]([O-])=O)S1 YQNQNVDNTFHQSW-UHFFFAOYSA-N 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- -1 HfRu Inorganic materials 0.000 claims 1
- 238000006396 nitration reaction Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 12
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 230000007423 decrease Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 134
- 238000005530 etching Methods 0.000 description 21
- 239000011248 coating agent Substances 0.000 description 20
- 238000000576 coating method Methods 0.000 description 20
- 238000001020 plasma etching Methods 0.000 description 20
- 238000001312 dry etching Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000010884 ion-beam technique Methods 0.000 description 8
- 238000000608 laser ablation Methods 0.000 description 8
- 238000003801 milling Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 150000004645 aluminates Chemical class 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000002648 laminated material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011195 cermet Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种半导体器件及其制造方法，该半导体器件形成在SOI衬底上，所述SOI衬底包括掩埋绝缘层和在掩埋绝缘层上形成的半导体层，在所述半导体层中形成了半导体材料的鳍片，所述鳍片包括垂直于SOI衬底表面的两个相对侧面，所述半导体器件包括：设置在鳍片两端的源区和漏区；设置在鳍片的中间部分的沟道区；以及设置在鳍片的一个侧面上的栅极电介质和栅极导体的叠层，所述栅极导体与所述沟道区之间由所述栅极电介质隔离，其中所述栅极导体沿着平行于所述SOI衬底表面的方向背离所述鳍片的所述一个侧面延伸。所述半导体器件减小了短沟道效应，并且减小了寄生电容和寄生电阻，从而有利于晶体管尺寸缩小和提高晶体管性能。
Description
技术领域
本发明涉及一种半导体器件及其制造方法，更具体地，涉及在绝缘体上半导体(SOI)衬底上形成的改进的FinFET。
背景技术
集成电路技术的一个重要发展方向是金属氧化物半导体场效应晶体管(MOSFET)的尺寸按比例缩小，以提高集成度和降低制造成本。然而，众所周知的是随着MOSFET的尺寸减小会产生短沟道效应。在MOSFET的尺寸按比例缩小时，栅极的有效长度减小，使得实际上由栅极电压控制的耗尽层电荷的比例减少，从而阈值电压随沟道长度减小而下降。
常规的平面MOSFET包括由栅电极、栅绝缘层和半导体层构成的三明治结构，在半导体层中包括位于栅电极下方的沟道区和位于沟道区两侧的源/漏区。在源/漏区上可以形成硅化物层，利用通孔将硅化物层与源/漏电极相连，从而减小了器件的寄生电阻和寄生电容。平面MOSFET受到短沟道效应的不利影响，导致器件的阈值电压随沟道长度的变化而波动。
为了抑制短沟道效果，在美国专利US6，413，802中公开了在SOI上形成的FinFET，包括在半导体材料的鳍片(fin)的中间形成的沟道区，以及在鳍片两端形成的源/漏区。栅电极在沟道区的两个侧面包围沟道区(即双栅结构)，从而反型层形成在沟道各侧上。鳍片中的沟道区厚度很薄，使得整个沟道区都能受到栅极的控制，因此能够起到抑制短沟道效应的作用。
然而，在常规的FinFET中，由于在源/漏区之间存在着与源/漏区平行延伸的栅极，并且源/漏区与栅极之间的距离很近，因此在源/漏区和栅极之间存在着电容耦合，导致了寄生电阻和寄生电容较大的问题。
源/漏区和栅极之间的电容耦合限制了器件设计的自由度。如果希望减小寄生电阻，则需要增加源/漏区的厚度。然而，源/漏区厚度的增加将导致源/漏区与栅极之间的耦合面积增加，从而导致寄生电容的增加，反之亦然。因此，本领域的技术人员还不能利用常规的FinFET结构实现寄生电阻和寄生电容的同时减小。
结果，在常规的FinFET中，由于时间常数RC的值较大而导致延迟增加，进而降低了器件的开关速度。
发明内容
本发明的目的是提供一种能够抑制短沟道效应，并且减小寄生电阻和寄生电容的半导体器件。
本发明的另一目的是进一步提供利用应力提高器件性能的半导体器件。
根据本发明的一方面，提供一种半导体器件，形成在SOI衬底上，所述SOI衬底包括掩埋绝缘层和在掩埋绝缘层上形成的半导体层，在所述半导体层中形成了半导体材料的鳍片，所述鳍片包括垂直于SOI衬底表面的两个相对侧面，所述半导体器件包括：设置在鳍片两端的源区和漏区；设置在鳍片的中间部分的沟道区；以及设置在鳍片的一个侧面上的栅极电介质和栅极导体的叠层，所述栅极导体与所述沟道区之间由所述栅极电介质隔离，其中所述栅极导体沿着平行于所述SOI衬底表面的方向背离所述鳍片的所述一个侧面延伸。
根据本发明的另一方面，提供一种制造半导体器件的方法，包括以下步骤：a)通过自对准方法在SOI衬底的半导体材料层中形成半导体材料的鳍片，所述鳍片包括垂直于SOI衬底表面的两个相对侧面；b)在鳍片的一个侧面上形成栅极电介质和栅极导体的叠层，所述栅极导体沿着平行于所述SOI衬底表面的方向背离所述鳍片的所述一个侧面延伸；c)向鳍片两端的半导体材料中注入掺杂剂以形成源区和漏区；以及d)在鳍片的中间部分形成沟道区。
应当注意，本发明的半导体器件包含半导体材料的鳍片，但其结构不同于常规的FinFET，因为其栅极仅设置在鳍片的一个侧面上并背离鳍片延伸，而常规的FinFET设置成双栅结构并包围鳍片的中间部分的沟道区。而且，源/漏区设置在鳍片的两端，朝着与栅极的延伸方向相反的方向延伸。
在本发明的半导体器件中没有包括在源/漏区之间与源/漏区平行延伸的栅极，因此不存在源/漏区与栅极之间的电容耦合，从而减小了寄生电容。同时，本发明的半导体器件允许通过使用较厚的源/漏区而减小寄生电阻。
还可以在鳍片邻接沟道区的部分形成延伸区，减小载流子的传导路径长度，从而进一步减小与寄生电容和寄生电阻有关的寄生作用。
另外，还可以在源/漏区形成应力层，用来增加沟道区的应力，从而进一步提高器件的开关速度。
为了有效地控制短沟道效应，自对准沟道区非常薄：约为5-40nm。并且，在优选的工艺中，利用超陡后退阱(SSRW)工艺进一步减小了沟道区的厚度。即使仅在沟道的一侧设置栅极，沟道区仍然可以受到栅极的完全控制，从而减小了短沟道效应的影响。
附图说明
图1A和1B是示意性说明根据本发明的半导体器件的结构的三维透视图和俯视图，线A-A′、1-1’和2-2’表示以下截面图的截取位置。
图2-9是根据本发明的制造半导体器件的方法的各个步骤所形成的半导体结构沿A-A′线的截面图，其中示出了形成鳍片区域和栅极区域的各个步骤。
图10-16是根据本发明的制造半导体器件的方法的随后步骤所形成的半导体结构沿1-1′线的截面图，其中示出了形成源/漏区的各个步骤。
图17-21是根据本发明的制造半导体器件的方法的随后步骤所形成的半导体结构沿A-A′线的截面图，其中示出了形成沟道区的各个步骤。
图22A、22B、23A、23B分别是根据本发明的制造半导体器件的方法的随后步骤所形成的半导体结构沿A-A′线和2-2′线的截面图，其中示出了在源/漏区和栅极上形成硅化物层的各个步骤。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在......上面”或“在......上面并与之邻接”的表述方式。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
除非在下文中特别指出，半导体器件中的各个部分可以由本领域的技术人员公知的材料构成。作为初始结构的SOI衬底例如包括绝缘体上硅、绝缘体上硅锗、以及绝缘体上的半导体材料叠层。该半导体材料叠层例如包括III-V族半导体，如GaAs、InP、GaN、SiC。栅极导体可以是金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅导体。金属层的材料为TaC、TiN、TaTbN、TaErN、TaYbN，TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAlN，TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo，HfRu、RuOx和所述各种金属材料的组合。栅极电介质可以由SiO2或介电常数大于SiO2的材料构成，例如包括氧化物、氮化物、氧氮化物、硅酸盐、铝酸盐、钛酸盐，其中，氧化物例如包括SiO2、HfO2、ZrO2、Al2O3、TiO2、La2O3，氮化物例如包括Si3N4，硅酸盐例如包括HfSiOX，铝酸盐例如包括LaAlO3，钛酸盐例如包括SrTiO3，氧氮化物例如包括SiON。并且，栅极电介质不仅可以由本领域的技术人员公知的材料形成，也可以采用将来开发的用于栅极电介质的材料。
图1A和1B是示意性说明根据本发明的半导体器件的结构的三维透视图和俯视图。图1B中的线A-A′、1-1’、2-2’表示截面图的截取位置，其中线A-A’垂直于沟道长度方向并经过栅极，线1-1’沿着沟道长度方向并经过沟道区，线2-2’沿着沟道长度方向并经过源/漏区之间的绝缘材料填充物。
如图1A和1B所示，在SOI衬底的半导体层中形成了半导体器件100，包括位于半导体材料的鳍片的中间部分的沟道区11、位于其两端的源区12和漏区13、设置成邻接鳍片的一个侧面的栅极电介质14和栅极15的叠层，以及用于填充鳍片的另一个侧面中的开口的绝缘材料填充物18。
位于鳍片的中间部分的沟道区的厚度非常薄，例如在约5-40nm的范围内。该厚度与常规的FinFET中的沟道区的厚度相近，并可以采用类似的自对准工艺形成。
本发明人发现，尽管未采用双栅结构，但如果沟道区的厚度在上述范围，位于鳍片一侧的栅极仍然可以作用在整个沟道区上，从而抑制短沟道效应。
优选地，该半导体器件还包括用于向源区12和漏区13施加应力的应力层(stressor)16和17。应力层16和17分别与源区12和漏区13邻接，并且接触面积尽可能大，使得应力层16和17与源区12和漏区13的接触电阻最小。如图1A和1B所示，在源区12和漏区13中形成了台阶部分，应力层16和17位于台阶部分中，从而应力层16和17的一个侧面及底部与源区12和漏区13接触。
应力层16和17的材料应当能够在沟道区中产生有利于提高晶体管性能的应力。当形成的器件是n型MOSFET时，应力层16和17应当向沟道区施加沿源/漏极方向的拉应力，以提高作为载流子的电子的迁移率。相反，当晶体管是p型MOSFET时，应力层16和17应当向沟道区施加沿源/漏极方向的压应力，以提高作为载流子的空穴的迁移率。
应当注意，在图1A和1B所示的半导体器件结构的实例中，应力层16、17分别位于源区12与源极接触(未示出)、漏区13与漏极接触(未示出)之间的导电路径上，因此应力层16、17还应当是导电性的。对于n型MOSFET，可以采用掺B的SiGe材料，而对于p型MOSFET，可以采用掺杂As或P的Si:C材料。
在图1A和1B中没有示出源区12、漏区13及栅极15上方的附加层和部分，例如栅极的侧壁间隔侧壁、硅化物层、源极接触、漏极接触和栅极接触、层间绝缘层、在层间绝缘层中形成的通孔以及钝化层等。
在下文描述制造该半导体器件的步骤中，将说明与该半导体器件密切相关的一些附加层和部分，但省去了对本领域公知的那些附加层和部分(如源极接触、漏极接触和栅极接触)的详细描述。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
参见图2，本发明的制造半导体器件的方法开始于SOI晶片，SOI晶片是包括底部衬底21、掩埋绝缘层(BOX)22和顶部半导体层23的叠层。
通过已知的沉积工艺，如PVD、CVD、原子层沉积、溅射等，在SOI晶片上依次外延生长Ge含量约为5-15％、厚度约为3-20nm的SiGe层24和厚度约为30-100nm的Si层25。Si层25可以在单独的沉积步骤中形成，也可以在外延生长SiGe层24之后通过使用Si靶或前体原位形成。
然后，通过原子层沉积或磁控溅射，在Si层25上形成厚度约为3-10nm的HfO2层26。
参见图3，通过包括曝光和显影步骤的常规光刻工艺，在HfO2层26上形成了条形的光抗蚀剂图27。
参见图4，利用光抗蚀图案27作为掩模，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，去除HfO2层26、Si层25、SiGe层24的一部分，形成HfO2层26、Si层25、SiGe层24的构图的叠层结构。
如果采用反应离子蚀刻，可以分为两个步骤进行。在第一步骤，选择蚀刻气氛的气体组分，使得去除HfO2层26和Si层25的一部分，并在SiGe层24顶部停止。在第二步骤，通过改变蚀刻气氛的气体组分，使得去除SiGe层24的一部分，并在SOI衬底的顶部半导体层23上停止。本领域的技术人员已知在反应离子蚀刻中，可以通过改变蚀刻气氛的气体组分控制材料的选择性去除SiGe层和Si层中的一种。
然后，通过在溶剂中溶解或灰化去除光抗蚀剂图案27。
在构图的叠层结构和SOI衬底的顶部半导体层23的暴露部分上形成厚度约为2-5nm的共形氧化物层28。
氧化物薄层可通过已知的沉积工艺形成，如PVD、CVD、原子层沉积、溅射等。
然后，首先形成共形氮化物层，然后去除该层的一部分，从而在包括HfO2层26、Si层25、SiGe层24的叠层结构两侧形成厚度约为5-50nm的氮化物间隔侧壁29。
参见图5，通过包括曝光和显影步骤的常规光刻工艺，在图4所示的结构上形成光抗蚀剂层图案30，以遮挡左侧的间隔侧壁以及构图的叠层结构的左侧部分。
参见图6，利用抗蚀剂图案30作为掩模，通过各向同性蚀刻，例如使用蚀刻剂溶液的常规湿法蚀刻，去除右侧的间隔侧壁。
替代地，可以分为三个步骤去除右侧的间隔侧壁。在第一步骤，利用抗蚀剂图案30作为掩模，利用倾角离子注入在右侧的间隔侧壁中注入Ge以造成损伤。在第二步骤，通过在溶剂中溶解或灰化去除光抗蚀剂图案30。在第三步骤，通过湿法蚀刻或干法蚀刻，相对于左侧的间隔侧壁选择性地去除右侧的间隔侧壁。
在去除右侧的间隔侧壁之后，选择蚀刻气氛的气体组分，例如通过反应离子蚀刻选择性地去除氧化物层28在半导体结构的表面上暴露的部分。接着，利用氧化物层28的剩余部分、侧壁间隔侧壁29和包括HfO2层26、Si层25、SiGe层24的叠层结构作为硬掩模，改变蚀刻气氛的气体组分，例如通过反应离子蚀刻选择性去除SOI衬底的顶部半导体层的暴露部分，以自对准的方式形成半导体材料的鳍片23’。
参见图7，例如通过CVD或ALD，在图6所示的半导体结构表面上依次形成厚度约为2-4nm的共形氧化物(如HfO2)薄层26’作为栅极电介质、厚度约为3-10nm的共形金属(如TiN，金属陶瓷)层31作为叠层栅导体的金属层、以及覆盖的多晶硅层32作为叠层栅导体中的多晶硅层。
优选地，可以对多晶硅层32进行原位掺杂以提高导电性。
多晶硅层32覆盖半导体结构的整个顶部。然后，对多晶硅层32进行平面化处理(CMP)。该平面化处理停止在叠层栅导体的金属层的顶部，从而获得了半导体结构的平整表面。
参见图8，通过湿法蚀刻或干法蚀刻，相对于金属层31选择性地去除多晶硅层32的一部分，对多晶硅层32进行回蚀刻。然后，例如通过CVD，在半导体结构的整个表面上形成覆盖的氧化物层33。
对氧化物层33进行平面化处理，该平面化处理停止在叠层栅导体的金属层的顶部，从而获得了半导体结构的平整表面。结果，氧化物层33填充了多晶硅层32的通过回蚀刻去除的部分。
然后，例如通过CVD，在半导体结构的表面上形成氮化物层34。
参见图9，通过包括曝光和显影步骤的常规光刻工艺，形成条形的光抗蚀剂图案35，用于限定器件的栅极区域，叠层的栅导体包括金属层31和多晶硅层32。
然后，利用光抗蚀剂图案35作为掩模，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，依次去除氮化物层34、氧化物层33、多晶硅层32、金属层31、氧化物薄层26’的位于鳍片23’两侧的一部分，该蚀刻在SOI晶片的掩埋绝缘层(BOX)22的顶部停止。
与图9所示的半导体结构沿A-A’线的截面图相对应，在图10中示出了半导体结构沿1-1′线的截面图。利用光抗蚀图案35作为掩模的蚀刻步骤获得了位于Si层25上方的氮化物层34、氧化物层33、多晶硅层32、金属层31、氧化物薄层26’的叠层。
在上述蚀刻步骤之前或之后，通过附加的掩模形成步骤和蚀刻步骤，可以去除鳍片23’、SiGe层24和Si层25的一部分，以限定鳍片的长度。在图10中示出了由此限定的鳍片23′沿水平方向的尺寸。
参见图11，仍然利用光抗蚀剂图案35作为掩模，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，依次去除Si层25和SiGe层24的一部分，该蚀刻在鳍片23’的顶部停止。结果，在鳍片23’上方形成了包括氮化物层34、氧化物层33、多晶硅层32、金属层31、氧化物薄层26’、Si层25、SiGe层24的多层叠层101。
参见图12，通过在溶剂中溶解或灰化去除光抗蚀剂图案35。
然后，例如通过CVD，在半导体结构的整个表面上依次形成厚度约为2-5nm的共形氧化物层35和厚度约为10-20nm的共形氮化物层37。
通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，去除氮化物层37的一部分，该蚀刻在氧化物层36的表面停止，从而在鳍片23’和多层叠层101的两侧分别形成氮化物间隔侧壁37。
参见图13，利用多层叠层101及两侧的氮化物间隔侧壁37作为硬掩模，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，去除氧化物层36的暴露表面及鳍片23’的一部分半导体材料，从而在鳍片23沿长度方向(即图中的水平方向)的两端形成开口38。在开口38的底部保留了厚度约为10nm的半导体材料薄层。
该蚀刻步骤是自对准的，其中开口38的尺寸基本上由氧化物层36和氮化物间隔侧壁37确定。
图14示出了某些实施例中的可选步骤，利用倾角离子注入从开口38向鳍片23′的中间部分进行晕圈注入(halo implantation)。对于n型MOSFET，采用B或BF2作为掺杂剂。对于p型MOSFET，采用As或P作为掺杂剂。
图15示出了某些实施例中的可选步骤，利用倾角离子注入向鳍片23′的中间部分进行延伸注入(extension implantation)。对于n型MOSFET，采用As或P作为掺杂剂。对于p型MOSFET，采用B或BF2作为掺杂剂。
与晕圈注入相比，延伸注入采用的倾角较小而能量较大，从而在延伸注入中，大多数注入的离子穿过开口38底部的半导体材料薄层，使得该半导体材料薄层没有非晶化。
由于开口38提供了离子注入的窗口，并且位于半导体结构的表面上的氮化物层34、氧化物层36、氮化物间隔侧壁37提供了硬掩模，因此上述延伸注入、晕圈注入和源/漏区注入可以在原位进行，从而减少了掩模数量并简化了工艺。
参见图16，对所形成的半导体结构进行退火处理，例如尖峰退火(spike anneal)。退火步骤用来激活通过先前的注入步骤而注入的掺杂剂并消除注入导致的损伤。
经过退火处理之后，在半导体鳍片23’中的掺杂剂分布如图中所示，在开口38的底部分别形成了源区12和漏区13，在与源区12和漏区13相邻的位置分别形成了源延伸区12’和漏延伸区13’，在与源延伸区12’和漏延伸区13’相邻并朝着鳍片23’的中间部分延伸的位置分别形成了源晕圈区12”和漏晕圈区13”。
然后，通过已知的沉积工艺，如PVD、CVD、原子层沉积、溅射等，在开口38中依次外延生长应力层39及其上的外延硅层40。由于外延生长，应力层39仅形成在开口38底部的半导体材料薄层上。对于D型MOSFET，应力层39的材料是Ge含量约为20-50％的SiGe并原位掺B，外延生长后，在沟道区延源漏方向产生压应力，这可以增强p型MOSFET的性能。对于n型MOSFET，应力层39的材料是C含量约为0.5-2％的Si:C并原位掺As或P，外延生长后，在沟道区延源漏方向产生拉应力，这可以增强n型MOSFET的性能。
然后，对所形成的半导体结构进行氧化处理，外延硅层40的顶部发生氧化从而形成厚度约为3-10nm的氧化薄层36′。在应力层39的顶部形成的外延硅层40用于获得良好质量的SiO2。
参见图17，利用在图8所示的步骤中形成的氧化物层33作为硬掩模，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，依次去除金属层31、氮化物薄层26’、Si层25、SiGe层24、鳍片23’的一部分，该蚀刻在SOI衬底的掩埋绝缘层22顶部停止，从而以自对准的方式形成开口41。结果，鳍片23’的厚度减小到大致等于氧化物层28和氮化物间隔侧壁29的厚度之和的数值。如下文所述，该鳍片用于形成沟道区，由于蚀刻所去除的材料，在沟道区中的应力进一步增加，此应力可对进一步增强器件性能。
在开口41的右侧保留着包括氮化物薄层26’、金属层31、多晶硅层32、氧化物层33的一部分的叠层材料。在制造含有相同结构的多个MOSFET的集成电路时，位于开口41右侧的叠层材料可以作为相邻的MOSFET(未示出)的栅极区域，而开口41中的填充材料可以起到浅沟隔离区的作用。
此外，如图17所示，在图12所示步骤中形成的氮化物间隔侧壁37还存在于栅极叠层的侧面上。
参见图18，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，相对于氧化物层33，选择性地去除开口内部残留的氧化物薄层26’和金属层31(图18中的右侧侧壁部分)。
然后，优选地，利用倾角离子注入向半导体材料的鳍片23’注入离子，然后进行退火(例如激光退火)，以激活注入的掺杂剂，从而在鳍片23’靠近开口41的一侧形成SSRW 42。开口41提供了离子注入的窗口。有关SSRW的形成工艺可参见以下文件：
1)G.G.Shahidi，D.A.Antoniadis and H.I.Smith，IEEE TED Vol.36，p.2605，1989
2)C.Fiegna，H.Iwai，T.Wada，M.Saito，E.Sangiorgi and B.Riccò，IEEE TED Vol.41，p.941，1994.
3)J.B.Jacobs and D.A.Antoniadis，IEEE TED Vol.42，p.870，1995.
4)S.E.Thompson，P.A.Packan and M.T.Bohr，VLSI Tech Symp.，p.154，1996.
参见图19和20，分为三个步骤去除左侧的间隔侧壁37。在第一步骤，利用氧化物层33作为掩模，利用倾角离子注入在左侧的间隔侧壁中注入Ge以造成损伤，如图19所示。在第二步骤，通过在溶剂中溶解或灰化去除光抗蚀剂图案30。在第三步骤，通过湿法蚀刻或干法蚀刻，相对于右侧的间隔侧壁选择性地去除左侧的间隔侧壁，如图20所示。
参见图21，例如通过CVD，在半导体结构的整个表面上形成厚度约为2-5nm的共形氧化物薄层33’。然后，例如通过CVD沉积氮化物，其厚度至少能够填充开口41。相对于氧化物层33’，选择性地回蚀刻氮化物，使得完全去除开口周围的氮化物层，仅在开口中留下氮化物填充材料43。
参见图22A和22B，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，相对于氮化物填充材料43选择性地去除氧化物，
该蚀刻完全去除了氧化物层33’在半导体结构表面上暴露的部分，只留下氧化物层33’在已填充的开口侧壁和底部的部分，从而暴露出栅极叠层中的多晶硅层32的上表面和左侧表面，以及源极区域和漏极区域的外延硅层40的上表面。
该蚀刻也去除了SOI衬底的掩埋氧化物层22的一部分。
参见图23A和23B，利用常规的硅化工艺，将栅极叠层中的多晶硅层32的上表面和左侧表面的一部分，以及源极区域和漏极区域的外延硅层40的至少一部分，转化为硅化物层，以减小栅极、源/漏极与相应的金属接触之间的接触电阻。
例如，首先沉积厚度约为5-12nm的Ni层，然后在300-500℃的温度下热处理1-10秒钟，使得多晶硅层32和外延硅层40的至少一部分形成NiSi，最后利用湿法蚀刻去除未反应的Ni。
在完成图2-23所示的步骤之后，按照本领域公知的方法，在所得到的半导体结构上形成层间绝缘层、位于层间绝缘层中的通孔、位于层间绝缘层上表面的布线或电极，从而完成半导体器件的其它部分。
以上描述只是为了示例说明和描述本发明，而非意图穷举和限制本发明。因此，本发明不局限于所描述的实施例。对于本领域的技术人员明显可知的变型或更改，均在本发明的保护范围之内。
Claims (22)
1.一种半导体器件，形成在SOI衬底上，所述SOI衬底包括掩埋绝缘层和在掩埋绝缘层上形成的半导体层，在所述半导体层中形成半导体材料的鳍片，所述鳍片包括垂直于SOI衬底表面的两个相对侧面，所述半导体器件包括：
设置在鳍片两端的源区(12)和漏区(13)；
设置在鳍片的中间部分的沟道区(11)；以及
设置在鳍片的一个侧面上的栅极电介质(14)和栅极导体的叠层，所述栅极导体与所述沟道区(11)之间由所述栅极电介质(14)隔离，
其中所述栅极导体沿着平行于所述SOI衬底表面的方向背离所述鳍片的所述一个侧面延伸。
2.根据权利要求1所述的半导体器件，其中所述源区(12)和漏区(13)包括沿着平行于所述SOI衬底表面的方向背离所述鳍片的另一个侧面延伸的部分。
3.根据权利要求1所述的半导体器件，还包括超陡后退阱(42)，所述超陡后退阱(42)设置在所述鳍片中邻接沟道区并靠近所述鳍片的另一个侧面的位置。
4.根据权利要求1至3中任一项所述的半导体器件，其中所述沟道区(11)的厚度在5-40nm的范围内。
5.根据权利要求1至3所述的半导体器件，其中所述栅极导体为金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅导体。
6.根据权利要求5所述的半导体器件，其中所述金属层由选自由TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、HfRu、RuOx及其组合构成的组中的一种材料形成。
7.根据权利要求1至3中任一项所述的半导体器件，其中所述栅极电介质(14)由选自由SiO2、Si3N4、HfSiOX、HfO2、ZrO2、Al2O3、TiO2、La2O3、SrTiO3、LaAlO3及其组合构成的组中的一种材料形成。
8.根据权利要求1至3中任一项所述的半导体器件，还包括应力层(16，17)，所述应力层(16，17)设置在所述源区(12)和漏区(13)上，并用于向所述源区(12)和漏区(13)施加应力。
9.根据权利要求8所述的半导体器件，其中所述源区(12)和漏区(13)包括凹进的台阶部分，所述应力层(16，17)设置在所述台阶部分中。
10.根据权利要求8所述的半导体器件，其中所述应力层(16，17)由SiGe或Si:C形成。
11.根据权利要求1至3中任一项所述的半导体器件，其中还包括在所述鳍片中与所述源区(12)和漏区(13)邻接并朝着所述沟道区(11)延伸的源延伸区(12’)和漏延伸区(13’)。
12.根据权利要求11所述的半导体器件，其中还包括在所述鳍片中与所述源延伸区(12’)和漏延伸区(13’)邻接并朝着所述沟道区(11)延伸的源晕圈区(12”)和漏晕圈区(13”)。
13.一种制造半导体器件的方法，包括以下步骤：
a)通过自对准方法在SOI衬底的半导体材料层(23)中形成半导体材料的鳍片(23’)，所述鳍片(23’)包括垂直于SOI衬底表面的两个相对侧面；
b)在鳍片(23’)的一个侧面上形成栅极电介质(14)和栅极导体的叠层，所述栅极导体沿着平行于所述SOI衬底表面的方向背离所述鳍片(23’)的所述一个侧面延伸；
c)向鳍片(23’)两端的半导体材料中注入掺杂剂以形成源区(12)和漏区(13)；以及
d)在鳍片(23’)的中间部分形成沟道区(11)。
14.根据权利要求13所述的方法，其中形成半导体材料的鳍片(23’)的步骤a)包括以下步骤：
在所述半导体材料层(23)上形成构图的叠层结构(24，25，26)；
在所述叠层结构(24，25，26)上和所述半导体材料层(23)的整个暴露表面上形成共形氧化物层(28)和共形氮化物层；
选择性去除所述共形氧化物层(28)和所述共形氮化层的一部分，以便在叠层结构(24，25，26)的一个侧壁上留下所述共形氧化物层(28)的一部分和氮化物间隔侧壁(29)；以及
利用所述共形氧化物层(28)的所述一部分、所述氮化物间隔侧壁(29)、以及所述叠层结构(24，25，26)作为硬掩模，选择性去除所述半导体材料层(23)，在鳍片(23’)的中间部分留下第一厚度的半导体材料。
15.根据权利要求14所述的方法，其中形成沟道区的步骤d)包括以下步骤：
利用所述共形氧化物层(28)的所述一部分、以及所述氮化物间隔侧壁(29)作为硬掩模，选择性去除所述叠层结构(24，25，26)及半导体材料的鳍片(23’)的一部分，在鳍片(23’)的中间部分留下第二厚度的半导体材料作为沟道区(11)。
16.根据权利要求13所述的方法，在形成沟道区的步骤d)之后，还包括以下步骤：
在所述鳍片的中间部分，在靠近鳍片的另一个侧面的位置形成与沟道区(11)邻接的超陡后退阱(42)。
17.根据权利要求13所述的方法，其中所述栅极导体为金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅导体。
18.根据权利要求13所述的方法，在形成源区和漏区的步骤c)和形成沟道区的步骤d)之间，还包括在所述源区(12)和漏区(13)上形成应力层(16，17)，用于向所述源区(12)和漏区(13)施加应力。
19.根据权利要求18所述的方法，其中形成应力层的步骤包括以下步骤：
在所述源区(12)和漏区(13)中分别形成凹进的开口(38)；以及
在开口(38)中填充应力层(16、17)的材料。
20.根据权利要求19所述的方法，在形成开口的步骤和填充应力层的材料的步骤之间，还包括以下步骤：
采用倾角离子注入，从开口(38)向鳍片(23′)的中间部分进行延伸注入以形成延伸区(12’，13’)。
21.根据权利要求20所述的方法，在延伸注入步骤之前，还包括以下步骤：
采用倾角离子注入，从开口(38)向鳍片(23′)的中间部分进行晕圈注入以形成晕圈区(12”，13”)。
22.根据权利要求21所述的方法，其中延伸注入步骤中使用的注入倾角小于晕圈注入步骤，而延伸注入步骤中使用的注入能量大于晕圈注入步骤。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102353399A CN102034865B (zh) | 2009-09-30 | 2009-09-30 | 半导体器件及其制造方法 |
| US12/865,220 US8552477B2 (en) | 2009-09-30 | 2010-06-24 | FinFET with improved short channel effect and reduced parasitic capacitance |
| PCT/CN2010/074392 WO2011038598A1 (zh) | 2009-09-30 | 2010-06-24 | 半导体器件及其制造方法 |
| US14/029,157 US8741703B2 (en) | 2009-09-30 | 2013-09-17 | Method for manufacturing FinFET with improved short channel effect and reduced parasitic capacitance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102353399A CN102034865B (zh) | 2009-09-30 | 2009-09-30 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102034865A true CN102034865A (zh) | 2011-04-27 |
| CN102034865B CN102034865B (zh) | 2012-07-04 |
Family
ID=43825524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102353399A Active CN102034865B (zh) | 2009-09-30 | 2009-09-30 | 半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8552477B2 (zh) |
| CN (1) | CN102034865B (zh) |
| WO (1) | WO2011038598A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165425A (zh) * | 2011-12-08 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 一种形成鳍式场效应管栅极侧壁层的方法 |
| CN111737937A (zh) * | 2020-07-16 | 2020-10-02 | 杰华特微电子（杭州）有限公司 | 半导体器件建模方法 |
| WO2023133725A1 (zh) * | 2022-01-12 | 2023-07-20 | 华为技术有限公司 | 一种晶体管、半导体集成电路 |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034865B (zh) | 2009-09-30 | 2012-07-04 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US8273617B2 (en) | 2009-09-30 | 2012-09-25 | Suvolta, Inc. | Electronic devices and systems, and methods for making and using the same |
| US8421162B2 (en) | 2009-09-30 | 2013-04-16 | Suvolta, Inc. | Advanced transistors with punch through suppression |
| US8530286B2 (en) | 2010-04-12 | 2013-09-10 | Suvolta, Inc. | Low power semiconductor transistor structure and method of fabrication thereof |
| US8569128B2 (en) | 2010-06-21 | 2013-10-29 | Suvolta, Inc. | Semiconductor structure and method of fabrication thereof with mixed metal types |
| US8759872B2 (en) | 2010-06-22 | 2014-06-24 | Suvolta, Inc. | Transistor with threshold voltage set notch and method of fabrication thereof |
| CN102315265B (zh) * | 2010-06-30 | 2013-12-04 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US8377783B2 (en) | 2010-09-30 | 2013-02-19 | Suvolta, Inc. | Method for reducing punch-through in a transistor device |
| US8404551B2 (en) | 2010-12-03 | 2013-03-26 | Suvolta, Inc. | Source/drain extension control for advanced transistors |
| US8461875B1 (en) | 2011-02-18 | 2013-06-11 | Suvolta, Inc. | Digital circuits having improved transistors, and methods therefor |
| US8525271B2 (en) | 2011-03-03 | 2013-09-03 | Suvolta, Inc. | Semiconductor structure with improved channel stack and method for fabrication thereof |
| US8400219B2 (en) | 2011-03-24 | 2013-03-19 | Suvolta, Inc. | Analog circuits having improved transistors, and methods therefor |
| US8748270B1 (en) | 2011-03-30 | 2014-06-10 | Suvolta, Inc. | Process for manufacturing an improved analog transistor |
| US8999861B1 (en) | 2011-05-11 | 2015-04-07 | Suvolta, Inc. | Semiconductor structure with substitutional boron and method for fabrication thereof |
| US8796048B1 (en) | 2011-05-11 | 2014-08-05 | Suvolta, Inc. | Monitoring and measurement of thin film layers |
| US8811068B1 (en) | 2011-05-13 | 2014-08-19 | Suvolta, Inc. | Integrated circuit devices and methods |
| US8569156B1 (en) | 2011-05-16 | 2013-10-29 | Suvolta, Inc. | Reducing or eliminating pre-amorphization in transistor manufacture |
| US8735987B1 (en) | 2011-06-06 | 2014-05-27 | Suvolta, Inc. | CMOS gate stack structures and processes |
| US8995204B2 (en) | 2011-06-23 | 2015-03-31 | Suvolta, Inc. | Circuit devices and methods having adjustable transistor body bias |
| US8629016B1 (en) | 2011-07-26 | 2014-01-14 | Suvolta, Inc. | Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer |
| US8748986B1 (en) | 2011-08-05 | 2014-06-10 | Suvolta, Inc. | Electronic device with controlled threshold voltage |
| KR101891373B1 (ko) | 2011-08-05 | 2018-08-24 | 엠아이이 후지쯔 세미컨덕터 리미티드 | 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법 |
| US8645878B1 (en) | 2011-08-23 | 2014-02-04 | Suvolta, Inc. | Porting a circuit design from a first semiconductor process to a second semiconductor process |
| US8614128B1 (en) | 2011-08-23 | 2013-12-24 | Suvolta, Inc. | CMOS structures and processes based on selective thinning |
| US8713511B1 (en) | 2011-09-16 | 2014-04-29 | Suvolta, Inc. | Tools and methods for yield-aware semiconductor manufacturing process target generation |
| US9236466B1 (en) | 2011-10-07 | 2016-01-12 | Mie Fujitsu Semiconductor Limited | Analog circuits having improved insulated gate transistors, and methods therefor |
| US8895327B1 (en) | 2011-12-09 | 2014-11-25 | Suvolta, Inc. | Tipless transistors, short-tip transistors, and methods and circuits therefor |
| US8819603B1 (en) | 2011-12-15 | 2014-08-26 | Suvolta, Inc. | Memory circuits and methods of making and designing the same |
| US8883600B1 (en) | 2011-12-22 | 2014-11-11 | Suvolta, Inc. | Transistor having reduced junction leakage and methods of forming thereof |
| US8599623B1 (en) | 2011-12-23 | 2013-12-03 | Suvolta, Inc. | Circuits and methods for measuring circuit elements in an integrated circuit device |
| US8970289B1 (en) | 2012-01-23 | 2015-03-03 | Suvolta, Inc. | Circuits and devices for generating bi-directional body bias voltages, and methods therefor |
| US8877619B1 (en) | 2012-01-23 | 2014-11-04 | Suvolta, Inc. | Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom |
| US9093550B1 (en) | 2012-01-31 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same |
| US9406567B1 (en) | 2012-02-28 | 2016-08-02 | Mie Fujitsu Semiconductor Limited | Method for fabricating multiple transistor devices on a substrate with varying threshold voltages |
| US8863064B1 (en) | 2012-03-23 | 2014-10-14 | Suvolta, Inc. | SRAM cell layout structure and devices therefrom |
| US9299698B2 (en) | 2012-06-27 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Semiconductor structure with multiple transistors having various threshold voltages |
| US9368628B2 (en) | 2012-07-05 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET with high mobility and strain channel |
| US8637955B1 (en) | 2012-08-31 | 2014-01-28 | Suvolta, Inc. | Semiconductor structure with reduced junction leakage and method of fabrication thereof |
| US9112057B1 (en) | 2012-09-18 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Semiconductor devices with dopant migration suppression and method of fabrication thereof |
| US9041126B2 (en) | 2012-09-21 | 2015-05-26 | Mie Fujitsu Semiconductor Limited | Deeply depleted MOS transistors having a screening layer and methods thereof |
| CN103779222A (zh) * | 2012-10-23 | 2014-05-07 | 中国科学院微电子研究所 | Mosfet的制造方法 |
| CN104854698A (zh) | 2012-10-31 | 2015-08-19 | 三重富士通半导体有限责任公司 | 具有低变化晶体管外围电路的dram型器件以及相关方法 |
| US8802513B2 (en) | 2012-11-01 | 2014-08-12 | International Business Machines Corporation | Fin field effect transistors having a nitride containing spacer to reduce lateral growth of epitaxially deposited semiconductor materials |
| US8816754B1 (en) | 2012-11-02 | 2014-08-26 | Suvolta, Inc. | Body bias circuits and methods |
| US9093997B1 (en) | 2012-11-15 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Slew based process and bias monitors and related methods |
| US9070477B1 (en) | 2012-12-12 | 2015-06-30 | Mie Fujitsu Semiconductor Limited | Bit interleaved low voltage static random access memory (SRAM) and related methods |
| US9112484B1 (en) | 2012-12-20 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit process and bias monitors and related methods |
| US9268885B1 (en) | 2013-02-28 | 2016-02-23 | Mie Fujitsu Semiconductor Limited | Integrated circuit device methods and models with predicted device metric variations |
| US8994415B1 (en) | 2013-03-01 | 2015-03-31 | Suvolta, Inc. | Multiple VDD clock buffer |
| US8988153B1 (en) | 2013-03-09 | 2015-03-24 | Suvolta, Inc. | Ring oscillator with NMOS or PMOS variation insensitivity |
| US9034715B2 (en) * | 2013-03-12 | 2015-05-19 | International Business Machines Corporation | Method and structure for dielectric isolation in a fin field effect transistor |
| US9299801B1 (en) | 2013-03-14 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Method for fabricating a transistor device with a tuned dopant profile |
| US9112495B1 (en) | 2013-03-15 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit device body bias circuits and methods |
| US9449967B1 (en) | 2013-03-15 | 2016-09-20 | Fujitsu Semiconductor Limited | Transistor array structure |
| US9478571B1 (en) | 2013-05-24 | 2016-10-25 | Mie Fujitsu Semiconductor Limited | Buried channel deeply depleted channel transistor |
| US8976575B1 (en) | 2013-08-29 | 2015-03-10 | Suvolta, Inc. | SRAM performance monitor |
| KR102178831B1 (ko) * | 2014-03-13 | 2020-11-13 | 삼성전자 주식회사 | 스트레서를 갖는 반도체 소자 형성 방법 및 관련된 소자 |
| US9312364B2 (en) | 2014-05-27 | 2016-04-12 | International Business Machines Corporation | finFET with dielectric isolation after gate module for improved source and drain region epitaxial growth |
| US9710006B2 (en) | 2014-07-25 | 2017-07-18 | Mie Fujitsu Semiconductor Limited | Power up body bias circuits and methods |
| US9319013B2 (en) | 2014-08-19 | 2016-04-19 | Mie Fujitsu Semiconductor Limited | Operational amplifier input offset correction with transistor threshold voltage adjustment |
| KR102255174B1 (ko) | 2014-10-10 | 2021-05-24 | 삼성전자주식회사 | 활성 영역을 갖는 반도체 소자 및 그 형성 방법 |
| US9397161B1 (en) | 2015-02-26 | 2016-07-19 | International Business Machines Corporation | Reduced current leakage semiconductor device |
| US9425259B1 (en) | 2015-07-17 | 2016-08-23 | Samsung Electronics Co., Ltd. | Semiconductor device having a fin |
| US9583624B1 (en) * | 2015-09-25 | 2017-02-28 | International Business Machines Corporation | Asymmetric finFET memory access transistor |
| KR102323943B1 (ko) | 2015-10-21 | 2021-11-08 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
| US9997606B2 (en) | 2016-09-30 | 2018-06-12 | International Business Machines Corporation | Fully depleted SOI device for reducing parasitic back gate capacitance |
| WO2018125035A1 (en) * | 2016-12-27 | 2018-07-05 | Intel Corporation | Transistors including final source/drain material processed after replacement gate processing |
| US10199503B2 (en) | 2017-04-24 | 2019-02-05 | International Business Machines Corporation | Under-channel gate transistors |
| TWI799233B (zh) * | 2022-01-24 | 2023-04-11 | 南亞科技股份有限公司 | 具有減少突起的記憶胞的記憶體元件 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6413802B1 (en) * | 2000-10-23 | 2002-07-02 | The Regents Of The University Of California | Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture |
| US6458662B1 (en) * | 2001-04-04 | 2002-10-01 | Advanced Micro Devices, Inc. | Method of fabricating a semiconductor device having an asymmetrical dual-gate silicon-germanium (SiGe) channel MOSFET and a device thereby formed |
| US6787402B1 (en) * | 2001-04-27 | 2004-09-07 | Advanced Micro Devices, Inc. | Double-gate vertical MOSFET transistor and fabrication method |
| US7091566B2 (en) * | 2003-11-20 | 2006-08-15 | International Business Machines Corp. | Dual gate FinFet |
| KR100585111B1 (ko) * | 2003-11-24 | 2006-06-01 | 삼성전자주식회사 | 게르마늄 채널 영역을 가지는 비평면 트랜지스터 및 그제조 방법 |
| US7705345B2 (en) * | 2004-01-07 | 2010-04-27 | International Business Machines Corporation | High performance strained silicon FinFETs device and method for forming same |
| JP2006049627A (ja) * | 2004-08-05 | 2006-02-16 | Toshiba Corp | 半導体装置及びその製造方法 |
| US8227316B2 (en) * | 2006-06-29 | 2012-07-24 | International Business Machines Corporation | Method for manufacturing double gate finFET with asymmetric halo |
| JP2008066562A (ja) * | 2006-09-08 | 2008-03-21 | Toshiba Corp | 半導体装置およびその製造方法 |
| US7452758B2 (en) | 2007-03-14 | 2008-11-18 | International Business Machines Corporation | Process for making FinFET device with body contact and buried oxide junction isolation |
| US7855411B2 (en) * | 2007-05-25 | 2010-12-21 | Macronix International Co., Ltd. | Memory cell |
| US7795088B2 (en) * | 2007-05-25 | 2010-09-14 | Macronix International Co., Ltd. | Method for manufacturing memory cell |
| CN102034865B (zh) | 2009-09-30 | 2012-07-04 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
-
2009
- 2009-09-30 CN CN2009102353399A patent/CN102034865B/zh active Active
-
2010
- 2010-06-24 US US12/865,220 patent/US8552477B2/en active Active
- 2010-06-24 WO PCT/CN2010/074392 patent/WO2011038598A1/zh active Application Filing
-
2013
- 2013-09-17 US US14/029,157 patent/US8741703B2/en active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165425A (zh) * | 2011-12-08 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 一种形成鳍式场效应管栅极侧壁层的方法 |
| CN103165425B (zh) * | 2011-12-08 | 2015-07-15 | 中芯国际集成电路制造(上海)有限公司 | 一种形成鳍式场效应管栅极侧壁层的方法 |
| CN111737937A (zh) * | 2020-07-16 | 2020-10-02 | 杰华特微电子（杭州）有限公司 | 半导体器件建模方法 |
| CN111737937B (zh) * | 2020-07-16 | 2023-06-23 | 杰华特微电子股份有限公司 | 半导体器件建模方法 |
| WO2023133725A1 (zh) * | 2022-01-12 | 2023-07-20 | 华为技术有限公司 | 一种晶体管、半导体集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140011330A1 (en) | 2014-01-09 |
| US8552477B2 (en) | 2013-10-08 |
| CN102034865B (zh) | 2012-07-04 |
| US8741703B2 (en) | 2014-06-03 |
| US20110193164A1 (en) | 2011-08-11 |
| WO2011038598A1 (zh) | 2011-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102034865B (zh) | 半导体器件及其制造方法 | |
| CN102117828B (zh) | 半导体器件及其制造方法 | |
| US12021082B2 (en) | Enhanced channel strain to reduce contact resistance in NMOS FET devices | |
| CN105374875B (zh) | 包括嵌入式鳍隔离区的多栅极器件结构及其形成方法 | |
| CN103578954B (zh) | 具有金属栅极的半导体集成电路 | |
| US20170207126A1 (en) | Finfet with source/drain structure and method of fabrication thereof | |
| TWI641135B (zh) | 具有磊晶結構之鰭狀場效電晶體 | |
| US10714471B2 (en) | Semiconductor device and fabrication method thereof | |
| CN102315265B (zh) | 半导体器件及其制造方法 | |
| US20220208986A1 (en) | Finfet fabrication methods | |
| US20120146142A1 (en) | Mos transistor and method for manufacturing the same | |
| WO2012100463A1 (zh) | 一种形成半导体结构的方法 | |
| US20150200275A1 (en) | Finfet and method for manufacturing the same | |
| US20150295070A1 (en) | Finfet and method for manufacturing the same | |
| CN103390637B (zh) | FinFET及其制造方法 | |
| US20150380297A1 (en) | Method for manufacturing mosfet | |
| CN103985754A (zh) | 半导体器件及其制造方法 | |
| CN103985712B (zh) | 半导体器件及其制造方法 | |
| US20230378166A1 (en) | Semiconductor device and method for fabricating the same | |
| US20240113198A1 (en) | Method of modulating multi-gate device channels and structures thereof | |
| CN115084134A (zh) | 半导体结构及其形成方法 | |
| CN103779196A (zh) | 半导体器件及其制造方法 | |
| CN103985756A (zh) | 半导体器件及其制造方法 | |
| CN103811321A (zh) | 半导体器件及其制造方法 | |
| CN103811316A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |