CN103165425B - 一种形成鳍式场效应管栅极侧壁层的方法 - Google Patents
一种形成鳍式场效应管栅极侧壁层的方法 Download PDFInfo
- Publication number
- CN103165425B CN103165425B CN201110407321.XA CN201110407321A CN103165425B CN 103165425 B CN103165425 B CN 103165425B CN 201110407321 A CN201110407321 A CN 201110407321A CN 103165425 B CN103165425 B CN 103165425B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- ion implantation
- grid structure
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种形成鳍式场效应管FinFET栅极侧壁层的方法,该方法包括:提供一半导体衬底,所述半导体衬底上具有基体和栅极结构,所述基体为翅片结构,包括其中间延伸有沟道区域的源极区域和漏极区域,所述栅极结构围绕翅片结构中间的沟道区域表面,该表面包括沟道区域的侧壁和顶部;沉积介电层,所述介电层覆盖所述衬底、基体及栅极结构表面;对栅极结构侧壁的介电层进行离子注入,降低栅极结构侧壁介电层的刻蚀速率;干法刻蚀去除衬底和基体表面及栅极结构顶部的介电层,保留栅极结构侧壁的介电层,形成栅极侧壁层。采用本发明能够确保基体两侧没有侧壁层残留。
Description
技术领域
本发明涉及半导体器件的制作技术,特别涉及一种形成鳍式场效应管(FinFET)栅极侧壁层的方法。
背景技术
随着半导体技术的发展,半导体器件的性能稳步提高。半导体器件的性能提高主要通过不断缩小半导体器件的特征尺寸来实现,半导体器件的特征尺寸已经缩小到纳米级别。半导体器件在这种特征尺寸下,传统平面制作半导体器件的方法,也就是单栅半导体器件的制作方法已经无法适用了,所以出现了多栅半导体器件的制作方法。与单栅半导体器件的制作方法相比较,多栅半导体器件具有更强的短沟道抑制能力、更好的亚阈特性,更高的驱动能力以及能带来更高的电路密度。
目前,鳍式场效应管(FinFET)作为多栅半导体器件的代表被广泛使用,FinFET分为双栅FinFET和三栅FinFET。
现有技术形成FinFET栅极侧壁层的方法包括以下步骤:
步骤11、提供一半导体衬底100,所述半导体衬底上具有基体101和栅极结构102,所述基体101为翅片结构,包括其中间延伸有沟道区域105的源极区域103和漏极区域104,所述栅极结构102围绕翅片结构中间的沟道区域105表面,该表面包括沟道区域的侧壁和顶部;栅极结构102顶部还可以具有硬掩膜层(HM)(图中未示);
步骤12、沉积介电层,所述介电层覆盖所述衬底、基体及栅极结构表面;
步骤13、干法刻蚀介电层,形成栅极侧壁层106。
图1为现有技术形成FinFET栅极侧壁层的立体结构示意图。
如图1所示,FinFET位于衬底100上,包含具有翅片结构的基体101和栅极结构102,其中每个翅片为长方体状,分别为源极区域103和漏极区域104,翅片结构的中间延伸有沟道区域105。干法刻蚀介电层的过程中,需要完全去除基体两侧的介电层,只保留栅极两侧的侧壁层,而介电层在栅极两侧和基体两侧的刻蚀速率是相同的,所以在形成栅极侧壁层106时,基体两侧仍然会有侧壁层残留107。
因此,在形成FinFET栅极侧壁层时,如何确保基体两侧没有侧壁层残留,成为业内尤其关注的一个问题。
发明内容
有鉴于此,本发明提供一种形成FinFET栅极侧壁层的方法,能够确保基体两侧没有侧壁层残留。
本发明的技术方案是这样实现的:
本发明提供了一种形成鳍式场效应管FinFET栅极侧壁层的方法,该方法包括:
提供一半导体衬底,所述半导体衬底上具有基体和栅极结构,所述基体为翅片结构,包括其中间延伸有沟道区域的源极区域和漏极区域,所述栅极结构围绕翅片结构中间的沟道区域表面,该表面包括沟道区域的侧壁和顶部;
沉积介电层,所述介电层覆盖所述衬底、基体及栅极结构表面;
对栅极结构侧壁的介电层进行离子注入,降低栅极结构侧壁介电层的刻蚀速率;
干法刻蚀去除衬底和基体表面及栅极结构顶部的介电层,保留栅极结构侧壁的介电层,形成栅极侧壁层。
所述介电层为氧化硅层或者氮化硅层;
所述介电层为氧化硅层时,离子注入为碳元素或者氮元素;
所述介电层为氮化硅层时,离子注入为氧元素。
所述离子注入剂量为3e14~4e15原子每平方厘米,能量为200电子伏~10千电子伏。
所述对栅极结构侧壁的介电层进行离子注入在竖直方向上的入射角为:与晶圆表面垂直方向夹角为10~60度。
以晶圆表面栅极结构为X方向,所述对栅极结构侧壁的介电层进行离子注入包括:沿X的正负双方向,共进行2次离子轰击。
对栅极结构侧壁的介电层进行离子注入之后,干法刻蚀之前,该方法进一步包括在氮气或者氦气中退火的步骤。
所述退火温度为400~800摄氏度。
形成栅极侧壁层之后,该方法进一步包括湿法刻蚀的步骤;
所述介电层为氧化硅层时,湿法刻蚀采用稀氢氟酸;
所述介电层为氮化硅层时,湿法刻蚀采用磷酸。
所述栅极结构顶部还包括硬掩膜层,所述干法刻蚀还包括去除预定高度硬掩膜层。
从上述方案可以看出,本发明通过对栅极结构侧壁的介电层进行离子注入,降低栅极结构侧壁介电层的刻蚀速率,干法刻蚀去除衬底和基体表面及栅极结构顶部的介电层,保留栅极结构侧壁的介电层,形成栅极侧壁层。由于经过离子注入的栅极结构侧壁介电层的刻蚀速率降低,这样栅极结构侧壁介电层相对于基体两侧介电层刻蚀速率较慢,在形成栅极侧壁层时,基体两侧介电层已经完全消失,从而达到本发明的目的。
附图说明
图1为现有技术形成FinFET栅极侧壁层的立体结构示意图。
图2为本发明实施例形成FinFET栅极侧壁层的方法的流程示意图。
图3a为在实际操作中栅极结构表面的介电层进行离子注入后的剖面结构示意图。
图3b为在实际操作中基体表面的介电层部分有离子注入的剖面结构示意图。
图4为本发明形成FinFET栅极侧壁层的立体结构示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明作进一步详细说明。
本发明实施例形成FinFET栅极侧壁层的方法的流程示意图如图2所示,其包括以下步骤:
步骤21、提供一半导体衬底100,所述半导体衬底上具有基体101和栅极结构102,所述基体101为翅片结构,包括其中间延伸有沟道区域105的源极区域103和漏极区域104,所述栅极结构102围绕翅片结构中间的沟道区域105表面,该表面包括沟道区域的侧壁和顶部;栅极结构102顶部还可以具有硬掩膜层(图中未示)。
其中,基体101的翅片结构经过图案化形成,其形成过程为:
首先,在基体例如单晶硅层上沉积掩膜层,在掩膜层上涂覆光阻胶层后,采用具有翅片结构的光罩曝光涂覆光阻胶层后显影,在光阻胶层上形成翅片结构图案的光阻胶层,然后以具有翅片结构图案的光阻胶层为掩膜,刻蚀掩膜层,得到具有翅片结构图案的掩膜层;
然后,以具有翅片结构图案的掩膜层为遮挡,刻蚀基体,得到具有翅片结构的基体,去除剩余的掩膜层。
其中,具有翅片结构图案的掩膜层优选为硬质掩膜,可以为氮化硅层,也可以采用纳米压印方式形成。
栅极结构102形成过程:
在沟道区域105表面形成栅氧化层,栅氧化层覆盖沟道区域的侧壁和顶部;
在包括基体101的衬底100上沉积多晶硅层,并进行平坦化,然后图案化多晶硅层,形成围绕栅氧化层表面的导电栅极。
其中,所述栅极结构围绕翅片结构中间的沟道区域表面,该表面包括沟道区域的侧壁和顶部。
上述为现有技术,这里进行简单概述。
步骤22、沉积介电层,所述介电层覆盖所述衬底、基体及栅极结构表面;
步骤23、对栅极结构侧壁的介电层进行离子注入,降低栅极结构侧壁介电层的刻蚀速率;
该步骤为本发明的关键,为使栅极结构侧壁介电层和基体两侧介电层刻蚀速率不同,本发明对栅极结构侧壁的介电层进行离子注入,使得经过离子注入的地方刻蚀速率降低,这样栅极结构侧壁介电层相对于基体两侧介电层刻蚀速率较慢,在形成栅极侧壁层时,基体两侧介电层已经完全消失,从而达到本发明的目的。
需要说明的是,所述进行离子注入的离子种类、离子束的能量大小和掺杂浓度、以及离子束入射角均有多种实施方式,本领域技术人员可以在满足下述约束条件的情况下根据实际应用环境进行必要的调整:
1)离子种类;
本发明实施例中,介电层为氧化硅层或者氮化硅层。当介电层为氧化硅层时,离子注入为碳元素或者氮元素;当介电层为氮化硅层时,离子注入为氧元素。
2)离子束能量大小和离子的掺杂浓度;
所述离子注入剂量为3e14~4e15原子每平方厘米,能量为200电子伏~10千电子伏。
3)离子注入方向在竖直方向的倾斜角度;
所述对栅极结构侧壁的介电层进行离子注入在竖直方向上的入射角为:与晶圆表面垂直方向夹角为10~60度。
4)离子注入方向在水平方向的选择;
为了确保栅极结构两侧的介电层都进行离子注入,需要以晶圆表面栅极结构为X方向,沿X的正负双方向,共进行2次离子轰击。
具体地,每次旋转角度180度,可以是离子注入装置改变方向,当然更简便的方法是由晶圆托盘带动晶圆旋转。
由于栅极结构和基体交叉设置,在实际操作中,上述方法的离子注入不可避免地会注入到栅极结构和基体顶部的介电层上,虽然这部分介电层刻蚀速率会降低,但是后续干法刻蚀的刻蚀气体会首先长时间接触栅极结构和基体顶部的介电层,而将所述栅极结构和基体顶部的介电层去掉,因此这并不影响实现本发明的目的。
图3a为在实际操作中栅极结构表面的介电层进行离子注入后的剖面结构示意图。图3b为在实际操作中基体表面的介电层部分有离子注入的剖面结构示意图。从图3a和图3b可以看出,栅极结构102表面的介电层全部有离子注入,将经过离子注入的该层介电层称为11;基体101顶部表面的介电层有离子注入,将该部分经过离子注入的介电层称为12,侧壁上的介电层没有离子注入,将该部分未经离子注入的介电层称为13。为描述清楚起见,忽略栅极结构和基体顶部的介电层的离子注入。
步骤24、干法刻蚀去除衬底和基体表面及栅极结构顶部的介电层,保留栅极结构侧壁的介电层,形成栅极侧壁层106。
经过离子注入的栅极结构侧壁的介电层与其它区域介电层的刻蚀选择比可以达到约1∶2。这里刻蚀气体种类及流量的选择为本领域的常规技术,本领域技术人员可以根据介电层的种类及厚度的不同而进行调整。本质上,本发明进行离子注入的目的就是提高介电层在步骤24中的刻蚀选择比,确保更快地刻蚀掉基体两侧的介电层,而不出现基体侧壁层残留。图4为本发明形成FinFET栅极侧壁层的立体结构示意图。从图4可以看出,在栅极结构102两侧形成有栅极侧壁层106,同时基体侧壁层残留107已经完全消失。
为更好地提高刻蚀选择比,在离子注入之后优选加入退火的步骤,即在步骤23和24之间,进行表面退火,退火在氮气或者氦气中进行,退火温度为400~800摄氏度。
进一步地,本发明实施例还可以在步骤24之后加入湿法刻蚀的步骤,彻底去除基体两侧的侧壁层残留。所述介电层为氧化硅层时,湿法刻蚀采用稀氢氟酸;所述介电层为氮化硅层时,湿法刻蚀采用磷酸。湿法刻蚀也是利用了未注入部分和注入部分的刻蚀选择比很高的原理,以介电层为氮化硅为例,经过离子注入的氮化硅和未经离子注入的氮化硅,在用稀氢氟酸清洗时,显然未经离子注入的氮化硅会很快地被刻蚀掉,所以为确保基体两侧彻底不存在侧壁层残留,可以对晶圆表面进行稍微地清洗,去除基体两侧没有离子注入的介电层。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (8)
1.一种形成鳍式场效应管FinFET栅极侧壁层的方法,该方法包括:
提供一半导体衬底,所述半导体衬底上具有基体和栅极结构,所述基体为翅片结构,包括其中间延伸有沟道区域的源极区域和漏极区域,所述栅极结构围绕翅片结构中间的沟道区域表面,该表面包括沟道区域的侧壁和顶部;
沉积介电层,所述介电层覆盖所述衬底、基体及栅极结构表面;
对栅极结构侧壁的介电层进行离子注入,降低栅极结构侧壁介电层的刻蚀速率;其中,所述对栅极结构侧壁的介电层进行离子注入包括:以晶圆表面栅极结构为X方向,沿X的正负双方向,共进行2次离子轰击;
干法刻蚀去除衬底和基体表面及栅极结构顶部的介电层,保留栅极结构侧壁的介电层,形成栅极侧壁层。
2.如权利要求1所述的方法,其特征在于,所述介电层为氧化硅层或者氮化硅层;
所述介电层为氧化硅层时,离子注入为碳元素或者氮元素;
所述介电层为氮化硅层时,离子注入为氧元素。
3.如权利要求2所述的方法,其特征在于,所述离子注入剂量为3e14~4e15原子每平方厘米,能量为200电子伏~10千电子伏。
4.如权利要求2或3所述的方法,其特征在于,所述对栅极结构侧壁的介电层进行离子注入在竖直方向上的入射角为:与晶圆表面垂直方向夹角为10~60度。
5.如权利要求1所述的方法,其特征在于,对栅极结构侧壁的介电层进行离子注入之后,干法刻蚀之前,该方法进一步包括在氮气或者氦气中退火的步骤。
6.如权利要求5所述的方法,其特征在于,所述退火温度为400~800摄氏度。
7.如权利要求2所述的方法,其特征在于,形成栅极侧壁层之后,该方法进一步包括湿法刻蚀的步骤;
所述介电层为氧化硅层时,湿法刻蚀采用稀氢氟酸;
所述介电层为氮化硅层时,湿法刻蚀采用磷酸。
8.如权利要求1所述的方法,其特征在于,所述栅极结构顶部还包括硬掩膜层,所述干法刻蚀还包括去除预定高度硬掩膜层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110407321.XA CN103165425B (zh) | 2011-12-08 | 2011-12-08 | 一种形成鳍式场效应管栅极侧壁层的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110407321.XA CN103165425B (zh) | 2011-12-08 | 2011-12-08 | 一种形成鳍式场效应管栅极侧壁层的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103165425A CN103165425A (zh) | 2013-06-19 |
CN103165425B true CN103165425B (zh) | 2015-07-15 |
Family
ID=48588412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110407321.XA Active CN103165425B (zh) | 2011-12-08 | 2011-12-08 | 一种形成鳍式场效应管栅极侧壁层的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103165425B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104637797A (zh) * | 2013-11-12 | 2015-05-20 | 中国科学院微电子研究所 | 一种后栅工艺中ild层的处理方法 |
CN104733313B (zh) * | 2013-12-18 | 2018-02-16 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
CN106601680B (zh) * | 2015-10-16 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
CN109817524B (zh) * | 2017-11-22 | 2022-02-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101673687A (zh) * | 2009-09-22 | 2010-03-17 | 上海宏力半导体制造有限公司 | 场效应晶体管制造方法 |
CN101777494A (zh) * | 2009-01-09 | 2010-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
CN102034865A (zh) * | 2009-09-30 | 2011-04-27 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100352930B1 (en) * | 2001-04-03 | 2002-09-16 | Anam Semiconductor Co Ltd | Method for manufacturing semiconductor device |
TW200501317A (en) * | 2003-06-17 | 2005-01-01 | Promos Technologies Inc | Method of forming a contact hole and method of forming a semiconductor device |
KR100948307B1 (ko) * | 2008-05-21 | 2010-03-17 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
-
2011
- 2011-12-08 CN CN201110407321.XA patent/CN103165425B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101777494A (zh) * | 2009-01-09 | 2010-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
CN101673687A (zh) * | 2009-09-22 | 2010-03-17 | 上海宏力半导体制造有限公司 | 场效应晶体管制造方法 |
CN102034865A (zh) * | 2009-09-30 | 2011-04-27 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103165425A (zh) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100487656B1 (ko) | 반도체 기판과 ″l″형 스페이서 사이에 에어 갭을구비하는 반도체 소자 및 그 제조 방법 | |
US8853008B1 (en) | Counter-doped low-power FinFET | |
US8174055B2 (en) | Formation of FinFET gate spacer | |
US11049973B2 (en) | Semiconductor device and fabrication method thereof | |
CN104752214A (zh) | 鳍式场效应管的形成方法 | |
CN103165425B (zh) | 一种形成鳍式场效应管栅极侧壁层的方法 | |
US9356124B2 (en) | Method for fabricating multi-gate structure device with source and drain having quasi-SOI structure | |
CN104733314A (zh) | 半导体结构及其形成方法 | |
CN103594361A (zh) | 半导体结构的形成方法 | |
CN103377928B (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
CN105097525B (zh) | 半导体器件的形成方法 | |
CN104465376B (zh) | 晶体管及其形成方法 | |
CN104538455A (zh) | 一种轻掺杂漏极区的制作方法、薄膜晶体管及阵列基板 | |
CN104183500A (zh) | 在FinFET器件上形成离子注入侧墙保护层的方法 | |
CN103594342B (zh) | 形成鳍部的方法和形成鳍式场效应晶体管的方法 | |
CN103855021A (zh) | 一种FinFET器件的制造方法 | |
CN104064469A (zh) | 半导体器件制造方法 | |
CN103123899B (zh) | FinFET器件制造方法 | |
CN103426757B (zh) | Ω形鳍式场效应晶体管的形成方法 | |
CN111384144A (zh) | 半导体器件及其形成方法 | |
CN106935504B (zh) | 半导体结构及其形成方法 | |
CN105632926A (zh) | 鳍式场效应晶体管的形成方法 | |
CN104347508A (zh) | 半导体结构及其形成方法 | |
CN104347415A (zh) | 鳍式场效应晶体管及其形成方法 | |
CN103383961A (zh) | FinFET结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |