CN102315265B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102315265B
CN102315265B CN2010102234706A CN201010223470A CN102315265B CN 102315265 B CN102315265 B CN 102315265B CN 2010102234706 A CN2010102234706 A CN 2010102234706A CN 201010223470 A CN201010223470 A CN 201010223470A CN 102315265 B CN102315265 B CN 102315265B
Authority
CN
China
Prior art keywords
fin
layer
region
semiconductor device
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010102234706A
Other languages
English (en)
Other versions
CN102315265A (zh
Inventor
朱慧珑
骆志炯
尹海洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2010102234706A priority Critical patent/CN102315265B/zh
Priority to PCT/CN2010/001486 priority patent/WO2012000146A1/zh
Priority to US13/003,873 priority patent/US8598595B2/en
Publication of CN102315265A publication Critical patent/CN102315265A/zh
Application granted granted Critical
Publication of CN102315265B publication Critical patent/CN102315265B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants

Abstract

本申请公开了一种半导体器件及其制造方法，该器件包括：SOI衬底；半导体鳍片，形成于SOI衬底上，鳍片包括立于SOI衬底表面相对的第一侧面和第二侧面，第二侧面相对于第一侧面的中间位置具有凹槽，凹槽背离第一侧面开口；沟道区，形成于鳍片上第一侧面与第二侧面的凹槽之间；源区和漏区，形成于鳍片上沟道区的两侧；栅堆叠，与鳍片的第一侧面邻接形成在SOI衬底上；其中，栅堆叠包括：第一栅介质层，背离第一侧面且与沟道区邻接形成；第一导体层，背离第一侧面且与第一栅介质层邻接形成；第二栅介质层，背离第一侧面且与第一导体层的侧面邻接形成；第二导体层，背离第一侧面与第二栅介质层的侧面邻接形成。本发明的实施例适用于FinFET的制造。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法，更具体地，涉及在SOI(Semiconductor On Insulator，绝缘体上半导体)衬底上形成的用作非挥发性存储单元(NVM)的FinFET(鳍式场效应晶体管)。
背景技术
集成电路技术的一个重要发展方向是金属氧化物半导体场效应晶体管(MOSFET)的尺寸按比例缩小，以提高集成度和降低制造成本。然而，众所周知的是随着MOSFET的尺寸减小会产生短沟道效应。在MOSFET的尺寸按比例缩小时，栅极的有效长度减小，使得实际上由栅极电压控制的耗尽层电荷的比例减少，从而阈值电压随沟道长度减小而下降。
常规的平面MOSFET包括由栅电极、栅介质层和半导体层构成的三明治结构，在半导体层中包括位于栅电极下方的沟道区和位于沟道区两侧的源/漏区。在源/漏区上可以形成硅化物层，利用通孔将硅化物层与源/漏电极相连，从而减小了器件的寄生电阻和寄生电容。平面MOSFET受到短沟道效应的不利影响，导致器件的阈值电压随沟道长度的变化而波动。
为了抑制短沟道效果，在Chenming Hu等人的美国专利US6,413,802中公开了在SOI上形成的FinFET，包括在半导体材料的鳍片(fin)的中间形成的沟道区，以及在鳍片两端形成的源/漏区。栅电极在沟道区的两个侧面包围沟道区(即双栅结构)，从而反型层形成在沟道各个侧面上。鳍片中的沟道区厚度很薄，使得整个沟道区都能受到栅极的控制，因此能够起到抑制短沟道效应的作用。
然而，在常规的FinFET中，由于在源/漏区之间存在着与源/漏区平行延伸的栅极，并且源/漏区与栅极之间的距离很近，因此在源/漏区和栅极之间存在着电容耦合，导致了寄生电阻和寄生电容较大的问题。
源/漏区和栅极之间的电容耦合限制了器件设计的自由度。如果希望减小寄生电阻，则需要增加源/漏区的厚度。然而，源/漏区厚度的增加将导致源/漏区与栅极之间的耦合面积增加，从而导致寄生电容的增加，反之亦然。因此，本领域的技术人员还不能利用常规的FinFET结构实现寄生电阻和寄生电容的同时减小。
结果，在常规的FinFET中，由于时间常数RC的值较大而导致延迟增加，进而降低了器件的开关速度。
本发明人在美国专利US7,087,952提出了使用FinFET的一种NVM，其中每一个FinFET包括位于半导体鳍片一侧上的控制栅极以位于半导体鳍片相对的另一侧上的浮栅。在浮栅型存储器中，电荷从衬底隧穿通过第一栅介质层，到达并储存在浮栅中，在未供电的情况下仍然可以保存。电荷的数量影响FinFET的阈值电压(Vth)，从而可以区分逻辑值1或0。
本发明人在美国专利US7,619,276提出了使用FinFET的另一种NVM，其中每一个FinFET包括位于半导体鳍片一侧上的浮栅，以及位于半导体鳍片两侧上的控制栅极，并且沿着鳍片延伸方向的控制栅极长度大于浮栅长度。
然而，在上述使用FinFET的NVM中，仍然存在着常规的FinFET中的问题。由于在源/漏区和栅极之间存在着电容耦合，使得NVM的存取速度较低。
发明内容
本发明的目的是提供一种能够抑制短沟道效应并提高存取速度的NVM器件。
本发明的另一目的是进一步提供利用应力提高器件性能的NVM器件。
根据本发明的一方面，提供一种半导体器件，包括：SOI衬底；半导体鳍片，形成于SOI衬底上，鳍片包括立于SOI衬底表面相对的第一侧面和第二侧面，第二侧面相对于第一侧面的中间位置具有凹槽，凹槽背离第一侧面开口；沟道区，形成于鳍片上第一侧面与第二侧面的凹槽之间；源区和漏区，形成于鳍片上沟道区的两侧；栅堆叠，与鳍片的第一侧面邻接形成在SOI衬底上；其中，栅堆叠包括：第一栅介质层，背离第一侧面且与沟道区邻接形成；第一导体层，背离第一侧面且与第一栅介质层邻接形成；第二栅介质层，背离第一侧面且与第一导体层的侧面邻接形成；第二导体层，背离第一侧面与第二栅介质层的侧面邻接形成。
根据本发明的另一方面，提供了一种制造半导体器件的方法，包括：提供SOI衬底；在SOI衬底上形成半导体鳍片，鳍片包括立于SOI衬底表面且相对的第一侧面和第二侧面；在SOI衬底上形成栅堆叠，包括：背离第一侧面且与沟道区邻接形成第一栅介质层；背离第一侧面且与第一栅介质层邻接形成第一导体层；背离第一侧面且与第一导体层的侧面邻接形成第二栅介质层；背离第一侧面与第二栅介质层的侧面邻接形成第二导体层；在鳍片两端形成源区和漏区；在鳍片上与第二侧面邻接的位置进行刻蚀使得第二侧面形成凹槽，凹槽相对于第一侧面的中间位置且背离第一侧面开口，则在第一侧面与凹槽之间形成了沟道区。
该半导体器件用作NVM，其中栅堆叠中的第一导体层用作存储电荷的浮栅，第二导体层用作控制栅。
应当注意，本发明的半导体器件包含半导体鳍片，但其结构不同于常规的FinFET，因为其栅极仅设置在鳍片的一个侧面上并背离鳍片延伸，而常规的FinFET设置成双栅结构并包围鳍片的中间部分的沟道区。而且，源/漏区设置在鳍片的两端，朝着与栅极的延伸方向相反的方向延伸。
在本发明的半导体器件中没有包括在源/漏区之间与源/漏区平行延伸的栅极，因此不存在源/漏区与栅极之间的电容耦合，从而减小了寄生电容。进一步地，本发明的半导体器件允许通过使用较厚的源/漏区而减小寄生电阻。
由于源区和漏区的厚度大于沟道区，能够减小载流子的传导路径长度，从而进一步减小与寄生电容和寄生电阻有关的寄生作用。
另外，还可以在源/漏区中形成应力层，用来增加沟道区的应力，能够提高载流子的迁移率，从而进一步提高器件的开关速度。
为了有效地控制短沟道效应，自对准沟道区非常薄：约为5-40nm。并且，在优选的工艺中，利用超陡后退阱(SSRW)工艺进一步减小了沟道区的厚度。即使仅在沟道的一侧设置栅极，沟道区仍然可以受到栅极的完全控制，从而减小了短沟道效应的影响。
在最佳的实施例中，利用鳍片结构的沟道区抑制了沟道效应，利用沿相反方向背离鳍片延伸的栅极、源/漏区减小了寄生电容和寄生电阻，同时利用应力层提高了沟道区中载流子的迁移率。
因而，本发明的半导体器件提高了NVM的存取速度和阈值电压，并且还降低了器件的功耗。
附图说明
图1A和1B是示意性说明根据本发明的半导体器件的结构的三维透视图和俯视图，线A-A′、1-1’和2-2’表示以下截面图的截取位置。
图2-9是根据本发明的制造半导体器件的方法的各个步骤所形成的半导体结构沿A-A′线的截面图，其中示出了形成鳍片区域和栅极区域的各个步骤。
图10-16是根据本发明的制造半导体器件的方法的后续步骤所形成的半导体结构沿1-1′线的截面图，其中示出了形成源/漏区的各个步骤。
图17-18是根据本发明的制造半导体器件的方法的后续步骤所形成的半导体结构沿A-A′线的截面图，其中示出了形成沟道区的各个步骤。
图19A、19B、20A、20B分别是根据本发明的制造半导体器件的方法的后续步骤所形成的半导体结构沿A-A′线和2-2′线的截面图，其中示出了在源/漏区和栅极上形成硅化物层的各个步骤。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在......上面”或“在......上面并与之邻接”的表述方式。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
除非在下文中特别指出，半导体器件中的各个部分可以由本领域的技术人员公知的材料构成。作为初始结构的SOI衬底例如包括绝缘体上硅、绝缘体上硅锗、以及绝缘体上的半导体材料叠层。该半导体材料叠层例如包括III-V族半导体，如GaAs、InP、GaN、SiC。栅极导体层可以是金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅导体。导体层的材料为TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、HfRu、RuOx和所述各种金属材料的组合。栅介质层可以由SiO2或介电常数大于SiO2的高k材料或其他材料构成，例如包括氧化物、氮化物、氧氮化物、硅酸盐、铝酸盐、钛酸盐，其中，氧化物例如包括SiO2、HfO2、ZrO2、Al2O3、TiO2、La2O3，氮化物例如包括Si3N4，硅酸盐例如包括HfSiOx，铝酸盐例如包括LaAlO3，钛酸盐例如包括SrTiO3，氧氮化物例如包括SiON。并且，栅介质层不仅可以由本领域的技术人员公知的材料形成，也可以采用将来开发的用于栅介质层的材料。
图1A和1B是示意性说明根据本发明的半导体器件的结构的三维透视图和俯视图。图1B中的线A-A′、1-1’、2-2’表示截面图的截取位置，其中线A-A’垂直于沟道长度方向并经过栅极，线1-1’沿着沟道长度方向并经过沟道区，线2-2’沿着沟道长度方向并经过源/漏区之间的绝缘材料填充物。
为了说明的方便起见，将图1B中鳍片的左侧侧面称为第一侧面，右侧侧面称为第二侧面。第二侧面与第一侧面中间相对的位置处具有凹槽，凹槽背离第一侧面开口。
如图1A和1B所示，在SOI衬底上形成了半导体器件100，包括位于半导体鳍片的中间部分的沟道区11、位于其两端的源区12和漏区13、设置在鳍片的第一侧面上的栅堆叠，包括第一栅介质层16、第一导体层17、第二栅介质层18和第二导体层19，以及用于填充鳍片的第二侧面中的凹槽的绝缘材料填充物。其中，第一侧面和第二侧面为立于SOI衬底上且相对的两个侧面，这两个侧面的方向可以基本垂直于SOI衬底。
该半导体器件100用作NVM，其中栅堆叠中的第一导体层17用作存储电荷的浮栅，第二导体层19用作控制栅。
栅堆叠包括：第一栅介质层16，背离第一侧面且与沟道区11邻接形成；第一导体层17，背离第一侧面且与第一栅介质层16邻接形成；第二栅介质层18，背离第一侧面且与第一导体层17的侧面邻接形成；第二导体层19，背离第一侧面与第二栅介质层18的侧面邻接形成。
具体地，鳍片由SOI衬底中的SOI层形成。
第二侧面的凹槽内填充有绝缘材料，例如Si3N4。沟道区位于第一侧面与第二侧面的凹槽之间，沟道区厚度很薄，例如在约5-40nm的范围内。该厚度与常规的FinFET中的沟道区的厚度相近，并可以采用类似的自对准工艺形成。
本发明人发现，尽管未采用双栅结构，但如果沟道区的厚度在上述范围，位于鳍片第一侧面的栅极仍然可以作用在整个沟道区上，从而抑制短沟道效应。
优选地，该半导体器件还包括用于向源区12和漏区13施加应力的应力层(stressor)14和15。应力层14和15分别与源区12和漏区邻接，并且接触面积尽可能大，使得应力层14和15与源区12和漏区13的接触电阻最小。如图1A和1B所示，源区12和漏区13为台阶形状，应力层14和15位于台阶部分中，从而应力层14和15的一个侧面及底部与源区12和漏区13接触。
应力层14和15的材料应当能够在沟道区中产生有利于提高晶体管性能的应力。当形成的器件是nMOSFET时，应力层14和15应当向沟道区施加沿源/漏极方向的拉应力，以提高作为载流子的电子的迁移率。相反，当晶体管是pMOSFET时，应力层14和15应当向沟道区施加沿源/漏极方向的压应力，以提高作为载流子的空穴的迁移率。
应当注意，在图1A和1B所示的半导体器件结构的实例中，应力层14、15分别位于源区12与源极接触(未示出)、漏区13与漏极接触(未示出)之间的导电路径上，因此应力层14、15还应当是导电性的。对于n型MOSFET，可以采用掺As或P的Si:C材料，而对于p型MOSFET，可以采用掺杂B或In的SiGe材料。
在图1A和1B中没有示出源区12、漏区13及栅极导体19上方的附加层和部分，例如栅极的侧墙、硅化物层、源极接触、漏极接触和栅极接触、层间绝缘层、在层间绝缘层中形成的通孔以及钝化层等。
在下文描述制造该半导体器件的步骤中，将说明与该半导体器件密切相关的一些附加层和部分，但省去了对本领域公知的那些附加层和部分(如源极接触、漏极接触和栅极接触)的详细描述。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
参见图2，本发明的制造半导体器件的方法开始于SOI衬底，SOI衬底是包括底部衬底21、BOX(Buried Oxide，埋氧层)22和顶部半导体层23的叠层。
通过已知的淀积工艺，如PVD、CVD、原子层淀积、溅射等，在SOI晶片上依次外延生长Ge含量约为5-15％、厚度约为3-20nm的SiGe层24和厚度约为30-100nm的Si层25。Si层25可以在单独的淀积步骤中形成，也可以在外延生长SiGe层24之后通过使用Si靶或前体原位形成。
然后，通过原子层淀积、磁控溅射或其他方法，在Si层25上形成厚度约为3-10nm的HfO2层26。
参见图3，通过包括曝光和显影步骤的常规光刻工艺，在HfO2层26上形成了条形的光抗蚀剂图案27。
参见图4，利用光抗蚀图案27作为掩模，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀或其他方法，去除HfO2层26、Si层25、SiGe层24的一部分，形成HfO2层26、Si层25、SiGe层24的构图的叠层结构。
如果采用反应离子蚀刻，可以分为两个步骤进行。在第一步骤，选择蚀刻气氛的气体组分，使得去除HfO2层26和Si层25的一部分，并在SiGe层24顶部停止。在第二步骤，通过改变蚀刻气氛的气体组分，使得去除SiGe层24的一部分，并在SOI衬底的顶部半导体层23上停止。本领域的技术人员已知在反应离子蚀刻中，可以通过改变蚀刻气氛的气体组分控制材料的选择性去除SiGe层和Si层中的一种。
然后，通过在溶剂中溶解或灰化去除光抗蚀剂图案27。
在构图的叠层结构和SOI衬底的顶部半导体层23的暴露部分上形成厚度约为2-5nm的共形氧化物层28。
氧化物薄层可通过已知的淀积工艺形成，如PVD、CVD、原子层淀积、溅射等。
然后，首先形成共形氮化物层，然后去除该层的一部分，从而在包括HfO2层26、Si层25、SiGe层24的叠层结构两侧形成厚度约为5-50nm的氮化物侧墙29。
参见图5，通过包括曝光和显影步骤的常规光刻工艺，在图4所示的结构上形成光抗蚀剂层图案30，以遮挡左侧的侧墙以及构图的叠层结构的左侧部分。
利用抗蚀剂图案30作为掩模，通过各向同性蚀刻，例如使用蚀刻剂溶液的常规湿法蚀刻，去除右侧的侧墙。
替代地，可以分为三个步骤去除右侧的侧墙。在第一步骤，利用抗蚀剂图案30作为掩模，利用倾角离子注入在右侧的侧墙中注入Ge以造成缺陷。在第二步骤，通过在溶剂中溶解或灰化去除光抗蚀剂图案30。在第三步骤，通过湿法蚀刻或干法蚀刻，相对于左侧的侧墙选择性地去除右侧的侧墙。
参见图6，在去除右侧的侧墙之后，选择蚀刻气氛的气体组分，例如通过反应离子蚀刻选择性地去除氧化物层28在半导体结构的表面上暴露的部分。接着，利用氧化物层28的剩余部分、侧墙29和包括HfO2层26、Si层25、SiGe层24的叠层结构作为硬掩模，改变蚀刻气氛的气体组分，例如通过反应离子蚀刻选择性去除SOI衬底的顶部半导体层，即SOI层的暴露部分，以自对准的方式形成半导体鳍片23’。
参见图7，例如通过CVD(化学气相淀积)或ALD(原子层淀积)，在图6所示的半导体结构表面上依次形成厚度约为2-4nm的共形氧化物(如HfO2)薄层26’、厚度约为3-10nm的共形金属(如TiN，金属陶瓷)层31、厚度约为5-15nm的共形氮化物层32、以及覆盖的多晶硅层33。在随后的步骤中，氧化物薄层26′、金属层31、氮化物层32和多晶硅层33将分别形成第一栅介质层16、第一导体层17、第二栅介质层18和第二导体层19。第一栅介质层16、第一导体层17、第二栅介质层18和第二导体层19可以参照前述的栅介质层和栅极导体的材料选择。
优选地，可以对多晶硅层33进行原位掺杂以提高导电性。
多晶硅层33覆盖半导体结构的整个顶部。然后，对多晶硅层33进行平面化处理(CMP)。该平面化处理停止在氮化物层32的顶部，从而获得了半导体结构的平整表面。
参见图8，通过湿法蚀刻或干法蚀刻，相对于氮化物层32选择性地去除多晶硅层33的一部分，对多晶硅层33进行回蚀刻。然后，例如通过CVD，在半导体结构的整个表面上形成覆盖的氧化物层34。
对氧化物层34进行平面化处理，该平面化处理去除氮化物层32的位于鳍片23’上方的一部分，并且停止在金属层31的顶部，从而获得了半导体结构的平整表面。结果，氧化物层34填充了多晶硅层33的通过回蚀刻去除的部分。
然后，例如通过CVD，在半导体结构的表面上形成氮化物层35。
参见图9，通过包括曝光和显影步骤的常规光刻工艺，形成条形的光抗蚀剂图案36，用于限定器件的栅极区域。
然后，利用光抗蚀剂图案36作为掩模，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，依次去除氮化物层35、氧化物层34、多晶硅层33、氮化物层32、金属层31、氧化物薄层26’的位于鳍片23’两侧的一部分，该蚀刻在SOI衬底中的BOX 22的顶部停止。
与图9所示的半导体结构沿A-A’线的截面图相对应，在图10中示出了半导体结构沿1-1′线的截面图。利用光抗蚀图案36作为掩模的蚀刻步骤获得了位于Si层25上方的氮化物层35、金属层31、氧化物薄层26’的叠层。
在上述蚀刻步骤之前或之后，通过附加的掩模形成步骤和蚀刻步骤，可以去除鳍片23’、SiGe层24和Si层25的一部分，以限定鳍片的长度。在图10中示出了由此限定的鳍片23′沿水平方向的尺寸L。
参见图11，仍然利用光抗蚀剂图案36作为掩模，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，依次去除Si层25和SiGe层24的一部分，该蚀刻在鳍片23’的顶部停止。结果，在鳍片23’上方形成了包括氮化物层35、金属层31、氧化物薄层26’、Si层25、SiGe层24的多层叠层101。
参见图12，通过在溶剂中溶解或灰化去除光抗蚀剂图案36。
然后，例如通过CVD，在半导体结构的整个表面上依次形成厚度约为2-5nm的共形氧化物层37和厚度约为10-20nm的共形氮化物层38。
通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，去除氮化物层38的一部分，该蚀刻在氧化物层37的表面停止，从而在鳍片23’和多层叠层101的两侧分别形成氮化物侧墙38。
参见图13，利用多层叠层101及两侧的氮化物侧墙38作为硬掩模，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，去除氧化物层37的暴露表面及鳍片23’的一部分半导体材料，从而在鳍片23沿长度方向(即图中的水平方向)的两端形成开口39。在开口39的底部保留了厚度约为10nm的半导体材料薄层，这一半导体材料薄层即为SOI衬底中的SOI层的一部分。
该蚀刻步骤是自对准的，其中开口39的尺寸基本上由氧化物层37和氮化物侧墙38确定。
图14示出了某些实施例中的可选步骤，利用倾角离子注入从开口39向鳍片23′的中间部分进行晕环注入(halo implantation)。对于nMOSFET，采用B或BF2作为掺杂剂。对于pMOSFET，采用As或P作为掺杂剂。
图15示出了某些实施例中的可选步骤，利用倾角离子注入向鳍片23′的中间部分进行延伸注入(extension implantation)。对于n型MOSFET，采用As或P作为掺杂剂。对于p型MOSFET，采用B或BF2作为掺杂剂。
与晕环注入相比，延伸注入采用的倾角较小而能量较大，从而在延伸注入中，大多数注入的离子穿过开口39底部的半导体材料薄层，使得该半导体材料薄层没有非晶化。
可选地，可以进行适量的源/漏区离子注入。
由于开口39提供了离子注入的窗口，并且位于半导体结构的表面上的氮化物层35、氧化物层37、氮化物侧墙38提供了硬掩模，因此上述延伸注入、晕环注入和源/漏区注入可以在原位进行，从而减少了掩模数量并简化了工艺。
参见图16，对所形成的半导体结构进行退火处理，例如尖峰退火(spike anneal)。退火步骤用来激活通过先前的注入步骤而注入的掺杂剂并消除注入导致的损伤。
经过退火处理之后，在半导体鳍片23’中的掺杂剂分布如图16中所示，在开口39的底部分别形成了源区12和漏区13，在与源区12和漏区13相邻的位置分别形成了源延伸区12’和漏延伸区13’，在与源延伸区12’和漏延伸区13’相邻并朝着鳍片23’的中间部分延伸的位置分别形成了源晕环区12”和漏晕环区13”。
然后，通过已知的淀积工艺，如PVD、CVD、原子层淀积、溅射等，在开口39中依次外延生长应力层40及其上的外延硅层41。由于外延生长，应力层40仅形成在开口39底部的半导体材料薄层上，从而不需要使用额外的掩模。对于pMOSFET，应力层40的材料是Ge含量约为20-50％的SiGe并原位掺B，外延生长后，在沟道区延源漏方向产生压应力，这可以增强pMOSFET的性能。对于nMOSFET，应力层40的材料是C含量约为0.5-2％的Si:C并原位掺As或P，外延生长后，在沟道区延源漏方向产生拉应力，这可以增强nMOSFET的性能。
然后，对所形成的半导体结构进行氧化处理，外延硅层41的顶部发生氧化从而形成厚度约为3-10nm的氧化薄层37′。在应力层40的顶部形成的外延硅层41用于获得良好质量的SiO2。
参见图17，利用在图8所示的步骤中形成的氧化物层34作为硬掩模，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，依次去除金属层31、氮化物薄层26’、Si层25、SiGe层24、鳍片23’的一部分，该蚀刻在SOI衬底的BOX 22顶部停止，从而以自对准的方式形成开口42。在步骤中，氧化物层28和氮化物侧墙29作为限定鳍片23’的中间位置厚度的硬掩模，也即，鳍片23’的中间位置的厚度减小到大致等于氧化物层28和氮化物侧墙29的厚度之和的数值。即在本步骤中将鳍片的中部形成凹槽，并如下文所述，该鳍片的中间位置将用于形成沟道区11。由于蚀刻所去除的材料(即包括Si/SiGe/Si的叠层)，在沟道区中的应力进一步增加，此应力可进一步增强器件性能。
在开口42的右侧保留着包括氮化物薄层26’、金属层31、氮化物层32、多晶硅层33、氧化物层34的一部分的叠层材料。在制造含有相同结构的多个MOSFET的集成电路时，位于开口42右侧的叠层材料可以作为相邻的MOSFET(未示出)的栅极区域，而开口42中的填充材料可以起到浅沟隔离区的作用。
此外，在图12所示步骤中形成的氮化物侧墙38还存在于栅堆叠的侧面上。
在优选的工艺中，还可以利用超陡后退阱(SSRW)工艺进一步减小鳍片23’的厚度。该SSRW设置在鳍片23’中邻接沟道区并靠近鳍片的与邻接氮化物薄层26’的第一侧面相对的第二侧面的位置。有关SSRW的形成工艺可参见以下文件：
1)G.G.Shahidi，D.A.Antoniadis and H.I.Smith，IEEE TED Vol.36，p.2605，1989
2)C.Fiegna，H.Iwai，T.Wada，M.Saito，E.Sangiorgi and B.Riccò，IEEE TED Vol.41，p.941，1994.
3)J.B.Jacobs and D.A.Antoniadis，IEEE TED Vol.42，p.870，1995.
4)S.E.Thompson，P.A.Packan and M.T.Bohr，VLSI Tech Symp.，p.154，1996.
然后，执行如下两个步骤去除左侧的侧墙38。在第一步骤，利用氧化物层34作为掩模，利用倾角离子注入在左侧的侧墙中注入Ge以造成损伤。在第二步骤，通过湿法蚀刻或干法蚀刻，相对于右侧的侧墙选择性地去除左侧的侧墙。
参见图18，例如通过CVD，在半导体结构的整个表面上形成厚度约为2-5nm的共形氧化物薄层34’。然后，例如通过CVD淀积氮化物，其厚度至少能够填充开口42。相对于氧化物层34’，选择性地回蚀刻氮化物，使得完全去除开口周围的氮化物层，仅在开口中留下氮化物填充材料43。
参见图19A和19B，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，相对于氮化物填充材料43选择性地去除氧化物层34’的暴露部分。
该蚀刻只留下氧化物层34’在已填充的开口侧壁和底部的部分，从而暴露出栅堆叠中的多晶硅层33的上表面和左侧表面，以及源极区域和漏极区域的外延硅层41的上表面。
该蚀刻也去除了SOI衬底的掩埋氧化物层22的一部分。
参见图20A和20B，利用常规的硅化工艺，将栅堆叠中的多晶硅层33的上表面和左侧表面的一部分，以及源极区域和漏极区域的外延硅层41的至少一部分，转化为硅化物层44，以减小栅极、源/漏极与相应的金属接触之间的接触电阻。
例如，首先淀积厚度约为5-12nm的Ni层，然后在300-500℃的温度下热处理1-10秒钟，使得多晶硅层33和外延硅层41的至少一部分形成NiSi，最后利用湿法蚀刻去除未反应的Ni。
在完成图2-20所示的步骤之后，按照本领域公知的方法，在所得到的半导体结构上形成层间绝缘层、位于层间绝缘层中的通孔、位于层间绝缘层上表面的布线或电极，从而完成半导体器件的其它部分。
以上描述只是为了示例说明和描述本发明，而非意图穷举和限制本发明。因此，本发明不局限于所描述的实施例。对于本领域的技术人员明显可知的变型或更改，均在本发明的保护范围之内。

Claims (22)

1.一种半导体器件，包括：
SOI衬底；
半导体鳍片，形成于所述SOI衬底上，所述鳍片包括立于所述SOI衬底表面相对的第一侧面和第二侧面，所述第二侧面相对于第一侧面的中间位置具有凹槽，所述凹槽背离所述第一侧面开口；
沟道区，形成于所述鳍片上第一侧面与第二侧面的凹槽之间；
源区和漏区，形成于所述鳍片上所述沟道区的两侧；
仅在所述鳍片的第一侧面上设置的栅堆叠，与所述鳍片的第一侧面邻接形成在所述SOI衬底上；
其中，所述栅堆叠包括：第一栅介质层，背离所述第一侧面且与所述沟道区邻接形成；第一导体层，背离所述第一侧面且与所述第一栅介质层邻接形成；第二栅介质层，背离所述第一侧面且与所述第一导体层的侧面邻接形成；第二导体层，背离所述第一侧面与所述第二栅介质层的侧面邻接形成，并且
所述源区和漏区朝着与栅堆叠的延伸方向相反的方向延伸。
2.根据权利要求1所述的半导体器件，其中所述源区和漏区延伸到所述半导体鳍片上所述凹槽的两侧。
3.根据权利要求1所述的半导体器件，其中所述鳍片上的第二侧面的凹槽内填充有介质材料。
4.根据权利要求1所述的半导体器件，其中所述沟道区的厚度为5-40nm。
5.根据权利要求1所述的半导体器件，进一步包括超陡后退阱，形成于所述沟道区与所述第二侧面的凹槽之间。
6.根据权利要求1所述的半导体器件，其中所述第一导体层或第二导体层由TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax、MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、HfRu、RuOx中的一种或多种的组合形成。
7.根据权利要求1至6中任一项所述的半导体器件，还包括应力层，所述应力层设置在所述源区和漏区上，并用于向所述源区和漏区施加应力。
8.根据权利要求7所述的半导体器件，其中所述源区和漏区的形状为凹进的台阶，所述应力层设置在所述台阶部分中。
9.根据权利要求7所述的半导体器件，其中所述应力层由SiGe或Si:C形成。
10.根据权利要求1至6中任一项所述的半导体器件，其中所述源区和漏区进一步包括：与所述源区和漏区邻接并朝着所述沟道区延伸的源延伸区和漏延伸区。
11.根据权利要求1至6中任一项所述的半导体器件，其中所述源区和漏区进一步包括：与所述源区和漏区邻接并朝着所述沟道区延伸的源晕环区和漏晕环区。
12.根据权利要求1至6中任一项所述的半导体器件，其中所述半导体鳍片由所述SOI衬底上的SOI层形成。
13.根据权利要求12所述的半导体器件，其中所述半导体鳍片形成在BOX层上。
14.一种制造半导体器件的方法，包括：
提供SOI衬底；
在所述SOI衬底上形成半导体鳍片，所述鳍片包括立于所述SOI衬底表面且相对的第一侧面和第二侧面；
在所述SOI衬底上仅在所述鳍片的第一侧面上形成栅堆叠，包括：背离所述第一侧面形成第一栅介质层；背离所述第一侧面且与所述第一栅介质层邻接形成第一导体层；背离所述第一侧面且与所述第一导体层的侧面邻接形成第二栅介质层；背离所述第一侧面与所述第二栅介质层的侧面邻接形成第二导体层；
在所述鳍片两端形成源区和漏区；
在所述鳍片上与所述第二侧面邻接的位置进行刻蚀使得所述第二侧面形成凹槽，所述凹槽相对于所述第一侧面的中间位置且背离所述第一侧面开口，则在所述第一侧面与所述凹槽之间形成了沟道区，其中所述第一栅介质层与所述沟道区邻接，并且
所述源区和漏区朝着与栅堆叠的延伸方向相反的方向延伸。
15.根据权利要求14所述的方法，其中形成半导体鳍片包括：
在所述SOI衬底上构图形成叠层结构，所述叠层结构包括SiGe层、Si层和绝缘层；
在所述叠层结构的第一侧壁上形成阻挡层和氮化物侧墙；以及
以所述阻挡层、氮化物侧墙、以及叠层结构为硬掩模，选择性刻蚀所述SOI衬底上的SOI层，以形成半导体鳍片。
16.根据权利要求15所述的方法，其中，在所述鳍片上与所述第二侧面邻接的位置进行刻蚀使得所述第二侧面形成凹槽，包括：
以所述阻挡层、氮化物侧墙作为硬掩膜，对所述叠层结构和半导体鳍片进行刻蚀。
17.根据权利要求14所述的方法，在形成沟道区之后，进一步包括：
在所述第二侧面与所述凹槽之间形成超陡后退阱。
18.根据权利要求14所述的方法，在所述鳍片两端形成源区和漏区包括：
在所述半导体鳍片的两端形成开口，所述开口的底部保留预定厚度的SOI层，以形成源区和漏区。
19.根据权利要求18所述的方法，进一步包括在所述开口中外延生长SiGe或Si:C，从而形成应力层。
20.根据权利要求19所述的方法，在外延生长SiGe或Si:C之前，该方法还包括：
采用倾角离子注入，从开口向鳍片的中间部分进行延伸注入以形成延伸区。
21.根据权利要求19所述的方法，在外延生长SiGe或Si:C之前，该方法还包括：
采用倾角离子注入，从开口向鳍片的中间部分进行晕环注入以形成晕环区。
22.根据权利要求14至21任一项所述的方法，进一步包括：在所述凹槽中填充介质材料。
CN2010102234706A 2010-06-30 2010-06-30 半导体器件及其制造方法 Active CN102315265B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010102234706A CN102315265B (zh) 2010-06-30 2010-06-30 半导体器件及其制造方法
PCT/CN2010/001486 WO2012000146A1 (zh) 2010-06-30 2010-09-26 半导体器件及其制造方法
US13/003,873 US8598595B2 (en) 2010-06-30 2010-09-26 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102234706A CN102315265B (zh) 2010-06-30 2010-06-30 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102315265A CN102315265A (zh) 2012-01-11
CN102315265B true CN102315265B (zh) 2013-12-04

Family

ID=45401292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102234706A Active CN102315265B (zh) 2010-06-30 2010-06-30 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US8598595B2 (zh)
CN (1) CN102315265B (zh)
WO (1) WO2012000146A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315265B (zh) * 2010-06-30 2013-12-04 中国科学院微电子研究所 半导体器件及其制造方法
KR102255174B1 (ko) 2014-10-10 2021-05-24 삼성전자주식회사 활성 영역을 갖는 반도체 소자 및 그 형성 방법
CN104730111A (zh) * 2015-03-27 2015-06-24 中国科学院上海微系统与信息技术研究所 基于Si/SiGe/Si量子阱MOSFET的生物传感器及其制备方法
KR102326316B1 (ko) * 2015-04-10 2021-11-16 삼성전자주식회사 반도체 소자의 제조 방법
US10903210B2 (en) * 2015-05-05 2021-01-26 International Business Machines Corporation Sub-fin doped bulk fin field effect transistor (FinFET), Integrated Circuit (IC) and method of manufacture
WO2018111223A1 (en) * 2016-12-12 2018-06-21 Intel Corporation Hybrid finfet structure with bulk source/drain regions
CN108447914A (zh) * 2018-02-05 2018-08-24 华东师范大学 一种基于vo2的柔性薄膜晶体管及其应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458662B1 (en) * 2001-04-04 2002-10-01 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having an asymmetrical dual-gate silicon-germanium (SiGe) channel MOSFET and a device thereby formed
CN1695227A (zh) * 2002-11-25 2005-11-09 国际商业机器公司 应变鳍型场效应晶体管互补金属氧化物半导体器件结构
CN1728402A (zh) * 2004-07-30 2006-02-01 国际商业机器公司 超薄型本体超陡后退阱（ssrw）场效应晶体管器件
CN101438393A (zh) * 2006-02-16 2009-05-20 飞思卡尔半导体公司 具有嵌入式非易失性存储器的集成电路的制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
KR100577562B1 (ko) * 2004-02-05 2006-05-08 삼성전자주식회사 핀 트랜지스터 형성방법 및 그에 따른 구조
JP2006049627A (ja) 2004-08-05 2006-02-16 Toshiba Corp 半導体装置及びその製造方法
US7087952B2 (en) * 2004-11-01 2006-08-08 International Business Machines Corporation Dual function FinFET, finmemory and method of manufacture
US7589387B2 (en) * 2005-10-05 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. SONOS type two-bit FinFET flash memory cell
JP4960007B2 (ja) * 2006-04-26 2012-06-27 株式会社東芝 半導体装置及び半導体装置の製造方法
US7691690B2 (en) * 2007-01-12 2010-04-06 International Business Machines Corporation Methods for forming dual fully silicided gates over fins of FinFet devices
US7619276B2 (en) * 2007-07-30 2009-11-17 International Business Machines Corporation FinFET flash memory device with an extended floating back gate
US7898021B2 (en) * 2007-10-26 2011-03-01 International Business Machines Corporation Semiconductor fin based nonvolatile memory device and method for fabrication thereof
US7898857B2 (en) * 2008-03-20 2011-03-01 Micron Technology, Inc. Memory structure having volatile and non-volatile memory portions
CN102034865B (zh) * 2009-09-30 2012-07-04 中国科学院微电子研究所 半导体器件及其制造方法
CN102117828B (zh) * 2009-12-30 2013-02-06 中国科学院微电子研究所 半导体器件及其制造方法
EP2400498B1 (en) * 2010-06-25 2014-10-15 IMEC vzw Methods for operating a semiconductor device
CN102315265B (zh) * 2010-06-30 2013-12-04 中国科学院微电子研究所 半导体器件及其制造方法
CN102315224B (zh) * 2010-07-07 2014-01-15 中国科学院微电子研究所 使用FinFET的非易失性存储器件及其制造方法
US8247278B2 (en) * 2010-12-31 2012-08-21 Institute of Microelectronics, Chinese Academy of Sciences Method for manufacturing semiconductor device
US8962400B2 (en) * 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8486770B1 (en) * 2011-12-30 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming CMOS FinFET device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458662B1 (en) * 2001-04-04 2002-10-01 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having an asymmetrical dual-gate silicon-germanium (SiGe) channel MOSFET and a device thereby formed
CN1695227A (zh) * 2002-11-25 2005-11-09 国际商业机器公司 应变鳍型场效应晶体管互补金属氧化物半导体器件结构
CN1728402A (zh) * 2004-07-30 2006-02-01 国际商业机器公司 超薄型本体超陡后退阱（ssrw）场效应晶体管器件
CN101438393A (zh) * 2006-02-16 2009-05-20 飞思卡尔半导体公司 具有嵌入式非易失性存储器的集成电路的制作方法

Also Published As

Publication number Publication date
US20130161642A1 (en) 2013-06-27
CN102315265A (zh) 2012-01-11
WO2012000146A1 (zh) 2012-01-05
US8598595B2 (en) 2013-12-03

Similar Documents

Publication Publication Date Title
CN102034865B (zh) 半导体器件及其制造方法
CN102117828B (zh) 半导体器件及其制造方法
CN103578954B (zh) 具有金属栅极的半导体集成电路
US9679847B2 (en) Self-aligned bottom up gate contact and top down source-drain contact structure in the premetallization dielectric or interlevel dielectric layer of an integrated circuit
CN102315265B (zh) 半导体器件及其制造方法
CN103311247A (zh) 半导体器件及其制造方法
CN105097556A (zh) FinFET及其制造方法
EP1927128A2 (en) Multiple low and high k gate oxides on single gate for lower miller capacitance and improved drive current
US10490663B2 (en) N-type fin field-effect transistor
US20120146142A1 (en) Mos transistor and method for manufacturing the same
CN102315224A (zh) 使用FinFET的非易失性存储器件及其制造方法
CN103811343B (zh) FinFET及其制造方法
CN111863711B (zh) 半导体结构及其形成方法
US11810903B2 (en) Semiconductor structure and forming method thereof
CN103824775A (zh) FinFET及其制造方法
CN103579314A (zh) 半导体器件及其制造方法
US9812558B2 (en) Three-dimensional transistor and methods of manufacturing thereof
US11605726B2 (en) Semiconductor structure and method for forming the same
CN103985712B (zh) 半导体器件及其制造方法
CN103367128A (zh) 超陡倒掺杂沟道的形成方法、半导体器件及其制造方法
US20240113164A1 (en) Film modification for gate cut process
CN115692413A (zh) 半导体结构及其形成方法
CN103985756A (zh) 半导体器件及其制造方法
CN103811321A (zh) 半导体器件及其制造方法
CN105355558A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant