CN114121658A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114121658A
CN114121658A CN202010886718.0A CN202010886718A CN114121658A CN 114121658 A CN114121658 A CN 114121658A CN 202010886718 A CN202010886718 A CN 202010886718A CN 114121658 A CN114121658 A CN 114121658A
Authority
CN
China
Prior art keywords
layer
forming
layer film
annealing
work function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010886718.0A
Other languages
English (en)
Inventor
赵琼洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010886718.0A priority Critical patent/CN114121658A/zh
Publication of CN114121658A publication Critical patent/CN114121658A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底；在所述基底上形成功函数层，形成所述功函数层的步骤包括一个或多个沉积退火处理，所述沉积退火处理包括：在所述基底上形成单层膜；对所述单层膜进行退火处理。本申请实施例对所述单层膜进行退火处理能够提供能量，断开所述单层膜中杂质元素与其他元素的化学键，排出杂质元素，降低所述单层膜中杂质元素的含量，提高单层膜的纯度，相应的功函数层的纯度更高，在半导体结构工作时，功函数层能够更准确的调节半导体结构的阈值电压。

Description

半导体结构及其形成方法
技术领域
本申请实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(short-channel effects，SCE)更容易发生。
因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；栅极结构也从原来的多晶硅栅极结构向金属栅极结构转变，在金属栅极结构中的功函数层能够调整半导体结构的阈值电压。
阈值电压是晶体管的重要参数，对晶体管的性能具有重要影响。不同功能的晶体管往往对阈值电压具有不同的要求，在形成不同晶体管的过程中，需要对不同晶体管的阈值电压进行调节。为了对不同晶体管的阈值电压进行调节，往往在晶体管的栅介质层表面形成功函数层。通过对功函数层的厚度和材料的选择能够使晶体管具有不同的阈值电压。
发明内容
本申请实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。
为解决上述问题，本申请实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成功函数层，形成所述功函数层的步骤包括一个或多个沉积退火处理，所述沉积退火处理包括：在所述基底上形成单层膜；对所述单层膜进行退火处理。
可选的，对所述单层膜进行退火处理的步骤中，通入提纯气体。
可选的，对所述单层膜进行退火处理的步骤中，通入NH3。
可选的，采用原子层沉积工艺在所述基底上形成所述单层膜。
可选的，在所述基底上形成单层膜的步骤中，所述单层膜的厚度为
Figure BDA0002655793710000021
至
Figure BDA0002655793710000022
可选的，所述单层膜的材料包括TiAl、TiN、TaN、TiC、TiSiN或TaC。
可选的，采用尖峰退火工艺或激光退火工艺对所述单层膜进行退火处理。
可选的，对所述单层膜进行退火处理的步骤中，工艺温度为450摄氏度至550摄氏度。
可选的，对所述单层膜进行退火处理的步骤中，腔室压强小于10Torr。
可选的，对所述单层膜进行退火处理的步骤中，工艺时间为5秒至90秒。
可选的，在真空环境中进行所述沉积退火处理。
可选的，对所述单层膜进行退火处理的步骤中，所述单层膜中的Cl元素的原子百分比低于0.5％。
可选的，所述半导体结构的形成方法还包括：形成所述功函数层后，在所述功函数层上形成阻挡层。
可选的，所述阻挡层的材料包括：TaN、Ta、Ti、TiN、ZrN和ZrTiN中的一种或多种。
可选的，提供基底的步骤包括：提供衬底和位于所述衬底上的鳍部；形成横跨所述鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分顶壁和部分侧壁；在所述伪栅结构两侧的所述鳍部中形成源漏掺杂层；形成覆盖所述源漏掺杂层和所述伪栅结构侧壁的层间介质层，所述层间介质层露出所述伪栅结构的顶部；形成所述层间介质层后，去除所述伪栅结构，形成栅极开口；在所述基底上形成功函数层的步骤中，所述功函数层形成在所述栅极开口的侧壁和底面。
与现有技术相比，本申请实施例的技术方案具有以下优点：
本申请实施例所提供的半导体结构的形成方法中，在所述基底上形成功函数层，形成所述功函数层的步骤包括一个或多个沉积退火处理，所述沉积退火处理包括：在所述基底上形成单层膜，对所述单层膜进行退火处理。对所述单层膜进行退火处理能够提供能量，断开所述单层膜中杂质元素与其他元素的化学键，排出杂质元素，降低所述单层膜中杂质元素的含量，提高单层膜的纯度，相应的功函数层的纯度更高，在半导体结构工作时，功函数层能够更准确的调节半导体结构的阈值电压。
可选方案中，对所述单层膜进行退火处理的步骤中，通入提纯气体，所述提纯气体与单层膜中的杂质元素反应，形成易排除的反应物气体，有利于降低所述单层膜中的杂质元素的含量，提高所述单层膜的纯度，相应的功函数层的纯度更高，在半导体结构工作时，功函数层能够更准确的调节半导体结构的阈值电压。
附图说明
图1至图4，示出了一种半导体结构的形成方法的结构示意图；
图5至图13是本发明一实施例半导体结构的形成方法中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。
参考图1至图4，示出了一种半导体结构的形成方法的结构示意图。
如图1所示，所述半导体结构包括：衬底1、位于所述衬底1上的鳍部2、横跨所述鳍部2的伪栅结构3、位于所述伪栅结构3两侧的所述鳍部2中的源漏掺杂层4，位于所述伪栅结构3侧部的层间介质层5，所述伪栅结构3覆盖所述鳍部2的部分顶部和部分侧壁。
如图2所示，去除所述伪栅结构3，形成栅极开口6。
如图3所示，在所述栅极开口6的侧壁和底部形成功函数层7。
如图4所示，形成功函数层7后，在所述栅极开口6中形成金属栅极层8。
随着半导体工艺的发展，半导体结构的集成度越来越高，半导体结构中各膜层的厚度越来越小，相应的功函数层7的厚度也相应减小，功函数层7中杂质元素对功函数层7调节阈值电压的影响已经不能忽略不计，功函数层7中杂质元素的含量过高，易导致功函数层7不能很好的调节半导体结构的阈值电压。
为了解决所述技术问题，本申请实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成功函数层，形成所述功函数层的步骤包括一个或多个沉积退火处理，所述沉积退火处理包括：在所述基底上形成单层膜；对所述单层膜进行退火处理。
本申请实施例所提供的半导体结构的形成方法中，在所述基底上形成功函数层，形成所述功函数层的步骤包括一个或多个沉积退火处理，所述沉积退火处理包括：在所述基底上形成单层膜，对所述单层膜进行退火处理。对所述单层膜进行退火处理能够提供能量，断开所述单层膜中杂质元素与其他元素的化学键，排出杂质元素，降低所述单层膜中杂质元素的含量，提高单层膜的纯度，相应的功函数层的纯度更高，在半导体结构工作时，功函数层能够更准确的调节半导体结构的阈值电压。
为使本申请实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本申请实施例的具体实施例做详细的说明。
图5至图13是本申请实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图5至图8所示，提供基底。
基底为后续形成功函数层提供工艺基础。
本实施例以形成的晶体管为鳍式场效应晶体管(FinFET)为例，基底包括衬底100以及位于衬底100上的鳍部101。在其他实施例中，形成的晶体管还可以为金属-氧化物半导体场效应晶体管(MOSFET)，相应的，基底为平面衬底。在另一些实施例中，形成的晶体管为环绕栅极晶体管(Gate-all-around，GAA)。
具体的，形成所述基底的步骤包括：
如图5所示，提供衬底100和位于所述衬底100上的鳍部101。
本实施例中，衬底100的材料为硅。在其他实施例中，衬底的材料还可以为锗、碳化硅、砷化镓或镓化铟，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。
本实施例中，鳍部101的材料为硅。在其他实施例中，鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
需要说明的是，所述半导体结构还包括：隔离层(图中未示出)，位于所述鳍部101露出的衬底100上。
隔离层用于使得各个鳍部101之间实现电隔离，隔离层还用于将后续形成的栅极结构和衬底100实现电隔离。
具体的，所述隔离层的材料包括氧化硅、氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，隔离层的材料为氧化硅。
需要说明的是，隔离层的顶面不高于鳍部101的顶壁，为后续形成伪栅结构做准备。
继续参考图5，形成横跨所述鳍部101的伪栅结构102，所述伪栅结构102覆盖所述鳍部101的部分顶壁和部分侧壁。
伪栅结构102为后续制程中形成栅极结构占据空间位置。
本实施例中，伪栅结构102为叠层结构。伪栅结构102包括保形覆盖鳍部101的部分顶面和部分侧壁的伪栅氧化层1021，伪栅结构102还包括位于伪栅氧化层1021上的伪栅层1022。其他实施例中，伪栅结构还可以为单层结构，即伪栅结构仅包括伪栅层。
本实施例中，伪栅氧化层1021的材料为氧化硅。其他实施例中，伪栅氧化层的材料还可以为氮氧化硅。
本实施例中，伪栅层1022的材料为多晶硅。其他实施例中，伪栅层的材料还可以为非晶碳。
需要说明的是，在所述伪栅结构102的侧壁上还形成有侧墙层103。
所述侧墙层103用于保护所述伪栅结构102的侧壁不易受损伤。
所述侧墙层103的材料包括氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅和非晶碳中的一种或多种。
如图6所示，所述半导体结构的形成方法包括：在形成伪栅结构102后，在所述伪栅结构102两侧的所述鳍部101中形成源漏掺杂层104。
在半导体结构工作时，所述源漏掺杂层104对沟道提供应力，提高沟道中载流子的迁移速率。
本实施例中，半导体结构用于形成NMOS(Negative channel Metal OxideSemiconductor)，源漏掺杂层104为掺杂N型离子的碳化硅或磷化硅。本实施例通过在碳化硅或磷化硅中掺杂N型离子，使N型离子取代晶格中硅原子的位置，掺入的N型离子越多，多子的浓度就越高，导电性能也就越强。本实施例中，N型离子包括：磷、砷或锑。
其他实施例中，半导体结构用于形成PMOS(Positive Channel Metal OxideSemiconductor)。源漏掺杂层掺杂P型离子的锗化硅。本实施例通过在锗化硅中掺杂P型离子，使P型离子取代晶格中硅原子的位置，掺入的P型离子越多，多子的浓度就越高，导电性能也就越强。本实施例中，P型离子包括：硼、镓或铟。
如图7所示，在形成源漏掺杂层104后，形成覆盖源漏掺杂层104和所述伪栅结构102侧壁的层间介质层105，所述层间介质层105露出伪栅结构102的顶部。
层间介质层105用于实现相邻晶体管之间的电隔离。
层间介质层105的材料为绝缘材料。
本实施例中，层间介质层105的材料为氧化硅。其他实施例中，层间介质层的材料还可以为氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
如图8所示，形成所述层间介质层105后，去除伪栅结构102，形成栅极开口106。
所述栅极开口106为后续形成功函数层提供空间位置。
本实施例中，采用湿法刻蚀工艺去除所述伪栅结构102。湿法刻蚀工艺为各向同性刻蚀，湿法刻蚀工艺具有较高的刻蚀速率，且操作简单，工艺成本低。
参考图9至图11，在所述基底上形成功函数层111，形成所述功函数层111的步骤包括一个或多个沉积退火处理，所述沉积退火处理包括：在所述基底上形成单层膜108；对所述单层膜108进行退火处理。
本申请实施例，对所述单层膜108进行退火处理能够提供能量，断开所述单层膜108中杂质元素与其他元素的化学键，排出杂质元素，降低所述单层膜108中杂质元素的含量，提高单层膜108的纯度，相应的功函数层111的纯度更高，在半导体结构工作时，功函数层111能够更准确的调节半导体结构的阈值电压。
如图9所示，在所述基底上形成单层膜108。
本实施例中，所述半导体结构用于形成NMOS，相应的，所述单层膜108的材料包括TiAl。其他实施例中，所述单层膜的材料还可以包括TiN、TiSiN、TaN、TiC或TaC。在另一些实施例中，所述半导体结构用于形成PMOS，所述单层膜的材料还可以包括TiN、TaN、TiSiN、TiC或TaC。
本实施例中，采用原子层沉积工艺(Atomic layer deposition，ALD)在所述基底上形成所述单层膜108。原子层沉积工艺的间隙填充性能和阶梯覆盖性好，相应提高了所述单层膜108的保形覆盖能力，原子层沉积工艺包括进行多次的原子层沉积循环，形成的单层膜108的厚度均一性较高，使单层膜108的能够保形覆盖在所述栅极开口106的侧壁和底面。
需要说明的是，本实施例中，形成所述单层膜108的过程中，采用的反应物包括TiCl4和Al的前驱体，形成的单层膜108中残留的杂质元素为Cl元素。
需要说明的是，在所述基底上形成单层膜108的步骤中，所述单层膜108不宜过厚也不宜过薄。若所述单层膜108过厚，后续对所述单层膜108进行退火处理的过程中，退火处理提供的能量不易将所述单层膜108中部和底部的杂质元素与其他元素的化学键断开，导致单层膜108中部和底部的杂质元素在退火过程中不易被排除，从而单层膜108中部和底部的杂质元素的含量较高，相应的后续形成的功函数层中的杂质元素的含量较高，在半导体结构工作时，功函数层不能很好的调节晶体管的阈值电压，导致半导体结构的电学性能不佳。若所述单层膜108过薄，需经过过多次数的沉积退火处理才能达到预设厚度的功函数层111，导致功函数层111的形成效率不高。本实施例中，在所述基底上形成单层膜108的步骤中，所述单层膜的厚度为
Figure BDA0002655793710000071
至
Figure BDA0002655793710000072
需要说明的是，形成所述单层膜108的过程中，所述单层膜108形成在所述栅极开口106的底面和侧壁。
如图10所示，对所述单层膜108进行退火处理109。
对所述单层膜108进行退火处理109能够提供能量，断开所述单层膜108中杂质元素与其他元素的化学键，排出杂质元素，降低所述单层膜108中杂质元素的含量，提高单层膜108的纯度，相应的功函数层111的纯度更高，在半导体结构工作时，功函数层111能够更好的调节半导体结构的阈值电压。
本实施例中，采用尖峰退火工艺(spike anneal)或激光退火工艺(Laser anneal)对所述单层膜108进行退火处理。
尖峰退火工艺或激光退火工艺的退火时间短，在将杂质元素与其他元素的的化学键快速断开的同时，使得源漏掺杂层104中的掺杂离子不易扩散至源漏掺杂层104之间的鳍部101中，使得半导体结构工作时，不易产生短沟道效应。
需要说明的是，对所述单层膜108进行退火处理109的步骤中，工艺温度不宜过高也不宜过低。对所述单层膜108进行退火处理109的步骤中，工艺温度过高，会增加热预算，且还易导致源漏掺杂层104中的掺杂离子扩散至源漏掺杂层104之间的鳍部101中，在半导体结构工作时，易导致短沟道效应。对所述单层膜108进行退火处理109的步骤中，工艺温度过低，退火处理109提供的能量不易将所述单层膜108中部和底部的杂质元素与其他元素的化学键断开，导致单层膜108中部和底部的杂质元素在退火过程中不易被排除，从而单层膜108中部和底部的杂质元素的含量较高，相应的后续形成的功函数层中的杂质元素的含量较高，在半导体结构工作时，功函数层不能准确的调节晶体管的阈值电压。本实施例中，对所述单层膜108进行退火处理109的步骤中，工艺温度为450摄氏度至550摄氏度。
需要说明的是，对所述单层膜108进行退火处理109的过程中，工艺时间不宜过大也不宜过小。若对所述单层膜108进行退火处理109的过程中，工艺时间过大，会增加热预算，且还易导致源漏掺杂层104中的掺杂离子扩散至源漏掺杂层104之间的鳍部101中，在半导体结构工作时，易导致短沟道效应。对所述单层膜进行退火处理109的步骤中，工艺时间过小，退火处理109提供的能量较小，不易将所述单层膜108中部和底部的杂质元素与其他元素的化学键断开，导致单层膜108中部和底部的杂质元素在退火过程中不易被排除，从而单层膜108中部和底部的杂质元素的含量较高，相应的后续形成的功函数层中的杂质元素的含量较高，在半导体结构工作时，功函数层不能准确的调节晶体管的阈值电压，导致半导体结构的电学性能不佳。本实施例中，对所述单层膜108进行退火处理109的步骤中，工艺时间为5秒至90秒。
需要说明的是，对所述单层膜108进行退火处理109的步骤中，通入提纯气体。
所述提纯气体与单层膜108中的杂质元素反应，形成易排除的反应物气体，有利于降低所述单层膜108中的杂质元素的含量，提高所述单层膜108的纯度，相应的功函数层108的纯度更高，在半导体结构工作时，功函数层108能够更准确的调节半导体结构的阈值电压。
具体的，对所述单层膜108进行退火处理109的步骤中，通入NH3。
NH3与单层膜108中的杂质元素反应形成气体，有利于降低所述单层膜108中的杂质元素的含量，提高所述单层膜108的纯度，相应的功函数层的纯度更高，在半导体结构工作时，功函数层能够更准确的调节半导体结构的阈值电压。
具体的，NH3与单层膜108中的Cl元素结合形成HCl，能够降低单层膜108中的Cl元素的含量，提高单层膜108的纯度，相应的提高后续形成的功函数层111的纯度，在半导体结构工作时，功函数层111能够更好的调节半导体结构的阈值电压。
需要说明的是，对所述单层膜108进行退火处理109的步骤中，腔室压强不宜过大。若所述腔室压强过大，腔室中NH3与单层膜108中的Cl元素结合形成HCl不易快速被排出腔室，单层膜108中Cl元素的去除速率较慢，导致单层膜108的纯度较低，相应的所述功函数层111的纯度较低，在半导体结构工作时，功函数层不能准确的调节晶体管的阈值电压，导致半导体结构的电学性能不佳。本实施例中，对所述单层膜108进行退火处理109的步骤中，腔室压强小于10Torr。
需要说明的是，对所述单层膜108进行退火处理109的步骤中，所述单层膜108中Cl元素的含量不宜过高。若所述单层膜108中Cl元素的含量过高，所述单层膜108的纯度较低，相应的后续形成的功函数层111的纯度较低，在半导体结构工作时，功函数层111不能很好的调节半导体结构的阈值电压。本实施例中，对所述单层膜108进行退火处理109的步骤中，所述单层膜108中的Cl元素的原子百分比低于0.5％。
需要说明的是，对所述单层膜108进行退火处理的步骤中，载气包括Ar。
如图11所示，经过一个或多个沉积退火处理后，形成功函数层111。图11中示出了经过两个沉积退火处理后形成的功函数层111，其他实施例中，还可以经过一个沉积退火处理形成功函数层。
需要说明的是，在真空环境中进行所述沉积退火处理109。在真空环境中进行所述沉积退火处理109，能够避免单层膜108与空气接触，使得单层膜108不易被氧化，使得单层膜108的纯度较高，有利于提高所述功函数层111的形成质量，在半导体结构工作时，功函数层111能够更好的调节晶体管的阈值电压。
所述半导体结构的形成方法还包括：提供基底后，形成所述功函数层111前，在所述栅极开口106中形成栅介质层112。
形成保形覆盖所述栅极开口106的栅介质层112。
栅介质层112的材料为高k介质层，高k介质层的材料是指相对介电常数大于氧化硅相对介电常数的介质材料。
本实施例中，采用原子层沉积工艺(Atomic Layer Deposition，ALD)形成栅介质层112。原子层沉积工艺具有较好的保形覆盖能力，有利于保证在形成所述栅介质层112的步骤中，所述栅介质层112能够保形覆盖于所述栅极开口106的底面和侧壁，通过采用原子层沉积工艺，还有利于提高所述栅介质层112的厚度均一性。其他实施例中，还可以采用化学气相沉积工艺(chemical vapor deposition，CVD)形成栅介质层。
具体的，所述栅介质层112的材料包括HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO和Al2O3中的一种或几种。本实施例中，栅介质层112的材料为HfO2。
参考图12，所述半导体结构的形成方法还包括：形成所述功函数层111后，在所述功函数层111上形成阻挡层110。
阻挡层110使得后续形成在其上的栅极层的材料不易向功函数层111内的扩散，使得功函数层111能够准确的调节半导体结构的阈值电压，提高半导体器件性能。
本实施例中，采用原子层沉积工艺形成所述阻挡层110。
具体的，所述阻挡层110的材料包括：TaN、Ta、Ti、TiN、ZrN和ZrTiN中的一种或多种。本实施例中，所述阻挡层110的材料为TaN。
参考图13，所述半导体结构的形成方法还包括：形成所述阻挡层110后，在所述栅极开口106中形成栅极层113。
所述栅极层113用于与后续形成的栅极插塞连接。
具体的，栅极层113的材料包括W、Co、Cu和Al中的一种或多种。本实施例中，所述栅极层113的材料为W，W的化学性质稳定，且形成工艺成熟，有利于控制半导体结构的形成质量，提高半导体结构的形成速率。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本申请实施例披露如上，但本申请实施例并非限定于此。任何本领域技术人员，在不脱离本申请实施例的精神和范围内，均可作各种更动与修改，因此本申请实施例的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成功函数层，形成所述功函数层的步骤包括一个或多个沉积退火处理，所述沉积退火处理包括：
在所述基底上形成单层膜；
对所述单层膜进行退火处理。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述单层膜进行退火处理的步骤中，通入提纯气体。
3.如权利要求1或2所述的半导体结构的形成方法，其特征在于，对所述单层膜进行退火处理的步骤中，通入NH3。
4.如权利要求1或2所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺在所述基底上形成所述单层膜。
5.如权利要求1或2所述的半导体结构的形成方法，其特征在于，在所述基底上形成单层膜的步骤中，所述单层膜的厚度为
Figure FDA0002655793700000011
至
Figure FDA0002655793700000012
6.如权利要求1或2所述的半导体结构的形成方法，其特征在于，所述单层膜的材料包括TiAl、TiN、TaN、TiC、TiSiN或TaC。
7.如权利要求1或2所述的半导体结构的形成方法，其特征在于，采用尖峰退火工艺或激光退火工艺对所述单层膜进行退火处理。
8.如权利要求1或2所述的半导体结构的形成方法，其特征在于，对所述单层膜进行退火处理的步骤中，工艺温度为450摄氏度至550摄氏度。
9.如权利要求1或2所述的半导体结构的形成方法，其特征在于，对所述单层膜进行退火处理的步骤中，腔室压强小于10Torr。
10.如权利要求1或2所述的半导体结构的形成方法，其特征在于，对所述单层膜进行退火处理的步骤中，工艺时间为5秒至90秒。
11.如权利要求1或2所述的半导体结构的形成方法，其特征在于，在真空环境中进行所述沉积退火处理。
12.如权利要求1或2所述的半导体结构的形成方法，其特征在于，对所述单层膜进行退火处理的步骤中，所述单层膜中的Cl元素的原子百分比低于0.5％。
13.如权利要求1或2所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：形成所述功函数层后，在所述功函数层上形成阻挡层。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料包括：TaN、Ta、Ti、TiN、ZrN和ZrTiN中的一种或多种。
15.如权利要求1或2所述的半导体结构的形成方法，其特征在于，提供基底的步骤包括：
提供衬底和位于所述衬底上的鳍部；
形成横跨所述鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分顶壁和部分侧壁；
在所述伪栅结构两侧的所述鳍部中形成源漏掺杂层；
形成覆盖所述源漏掺杂层和所述伪栅结构侧壁的层间介质层，所述层间介质层露出所述伪栅结构的顶部；
形成所述层间介质层后，去除所述伪栅结构，形成栅极开口；
在所述基底上形成功函数层的步骤中，所述功函数层形成在所述栅极开口的侧壁和底面。
CN202010886718.0A 2020-08-28 2020-08-28 半导体结构及其形成方法 Pending CN114121658A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010886718.0A CN114121658A (zh) 2020-08-28 2020-08-28 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010886718.0A CN114121658A (zh) 2020-08-28 2020-08-28 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114121658A true CN114121658A (zh) 2022-03-01

Family

ID=80375068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010886718.0A Pending CN114121658A (zh) 2020-08-28 2020-08-28 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114121658A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080050898A1 (en) * 2006-08-23 2008-02-28 Hongfa Luan Semiconductor devices and methods of manufacture thereof
CN103426767A (zh) * 2012-05-24 2013-12-04 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的形成方法
CN107591366A (zh) * 2016-07-06 2018-01-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080050898A1 (en) * 2006-08-23 2008-02-28 Hongfa Luan Semiconductor devices and methods of manufacture thereof
CN103426767A (zh) * 2012-05-24 2013-12-04 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的形成方法
CN107591366A (zh) * 2016-07-06 2018-01-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
US10141427B2 (en) Methods of manufacturing semiconductor devices including gate pattern, multi-channel active pattern and diffusion layer
CN103311281B (zh) 半导体器件及其制造方法
CN103311247B (zh) 半导体器件及其制造方法
US8237197B2 (en) Asymmetric channel MOSFET
US7507632B2 (en) Semiconductor device and manufacturing method thereof
US11387149B2 (en) Semiconductor device and method for forming gate structure thereof
US20120045876A1 (en) Method for manufacturing a semiconductor device
CN103681337A (zh) 鳍式场效应晶体管及其形成方法
CN103066122B (zh) Mosfet及其制造方法
CN110364483B (zh) 半导体结构及其形成方法
US20090294877A1 (en) Semiconductor device and manufacturing method thereof
US7883944B2 (en) Ultra-thin semiconductor on insulator metal gate complementary field effect transistor with metal gate and method of forming thereof
CN110957220B (zh) 半导体结构及其形成方法
US8440511B1 (en) Method for manufacturing multi-gate transistor device
CN111106009A (zh) 半导体结构及其形成方法
CN108122760B (zh) 半导体结构及其形成方法
CN107481932B (zh) 半导体结构的制造方法
CN111755513B (zh) 半导体结构及其形成方法
CN108122761B (zh) 半导体结构及其形成方法
CN111341661A (zh) 晶体管及其形成方法
US9653550B2 (en) MOSFET structure and manufacturing method thereof
CN114121658A (zh) 半导体结构及其形成方法
CN113053751B (zh) 半导体结构及其形成方法
CN108573868B (zh) 半导体结构及其形成方法
US20220077303A1 (en) Semiconductor structure and method for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination