CN103094114A - 晶体管的制造方法 - Google Patents
晶体管的制造方法 Download PDFInfo
- Publication number
- CN103094114A CN103094114A CN2011103388848A CN201110338884A CN103094114A CN 103094114 A CN103094114 A CN 103094114A CN 2011103388848 A CN2011103388848 A CN 2011103388848A CN 201110338884 A CN201110338884 A CN 201110338884A CN 103094114 A CN103094114 A CN 103094114A
- Authority
- CN
- China
- Prior art keywords
- layer
- manufacture method
- transistorized manufacture
- metal
- forms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
一种晶体管的制造方法,包括:提供衬底;在衬底上形成高K介质层;在高K介质层上形成具有第一功函数的帽层;在帽层上形成具有第二功函数的金属材料;通过热退火使所述金属材料向所述帽层扩散,形成功函数金属层;在功函数金属层上形成金属电极层。本发明通过热退火使所述金属材料向所述帽层扩散,形成功函数金属层,可以通过调节金属材料和帽层的厚度,或者通过调节热退火的工艺条件,获得功函数可调节的功函数金属层。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种功函数可调的晶体管的制造方法。
背景技术
构成集成电路尤其超大规模集成电路的主要器件之一是金属-氧化物-半导体晶体管(MOS晶体管)。自MOS晶体管发明以来,其几何尺寸按照摩尔定律一直在不断缩小,目前其特征尺寸发展已进入深亚微米以下。在此尺度下,器件的特征尺寸按比例缩小变得越来越困难。另外,在MOS晶体管器件及其电路制造领域,最具挑战性的是传统CMOS工艺在器件按比例缩小过程中,由于多晶硅或者二氧化硅栅介质层高度减小所带来的从栅极向衬底的漏电流问题。
为解决上述漏电问题,目前MOS晶体管工艺中,采用高K介质层代替传统的二氧化硅介质层,并使用金属作为栅电极,两者配合构成MOS管的栅极结构。在这样的栅极结构中,采用厚度较小的高K介质层就可以达到减小漏电流的作用。在公开号为US 2011210402A1的美国专利申请中公开了一种具有金属栅的MOS晶体管的结构。
参考图1,示出了现有技晶体管一实施例的示意图。
所述晶体管包括:衬底,所述衬底中形成有隔离结构13,所述隔离结构13用于将衬底分为NMOS区域11和PMOS区域12,所述NMOS区域11上依次形成有中间层17、高K介质层14、第一帽层151、金属层18,所述PMOS区域12上依次形成有中间层17、高K介质层14、第二帽层152、金属层18。所述第一帽层151和第二帽层152的材料不同,可以分别向NMOS、PMOS提供不同的金属功函数。
对于NMOS,其金属功函数需在3.9ev~4.1ev的范围内,而对于PMOS而言,其金属功函数需在4.9ev~5.2ev的范围内,如何调节NMOS、PMOS的金属功函数成为本领域技术人员亟待解决的问题之一。
发明内容
本发明解决的技术问题是提供一种功函数可调的晶体管的制造方法。
为了解决上述问题,本发明提供一种晶体管的制造方法,包括:提供衬底;在衬底上形成高K介质层;在高K介质层上形成具有第一功函数的帽层;在帽层上形成具有第二功函数的金属材料;通过热退火使所述金属材料向所述帽层扩散,形成功函数金属层;在功函数金属层上形成金属电极层。
可选地,所述衬底包括NMOS区域,在NMOS区域上形成的所述帽层的材料为氮化钛,所述金属材料为铝;所述功函数金属层为氮铝化钛。
可选地,通过原子层沉积或者物理气相沉积的方法形成所述帽层。
可选地,通过化学气相沉积或者物理气相沉积的方法形成所述金属材料。
可选地,所述热退火的工艺条件包括:热退火的温度在400~500℃的范围内,热退火的时间在120~300秒的范围内。
可选地,所述金属电极层的材料为铝。
可选地,通过化学气相沉积或者物理气相沉积的方法形成铝材料的金属电极层。
可选地,还包括在形成金属电极层之前,在功函数金属层上形成阻挡层。
可选地,所述阻挡层的材料为氮化钽或者氮化钛。
可选地,所述阻挡层的材料为氮化钽,通过原子层沉积的方法形成所述阻挡层。
可选地,所述阻挡层的材料为氮化钛,通过物理气相沉积的方法形成所述阻挡层。
可选地,还包括在形成金属电极层之前,在阻挡层上形成金属浸润层。
可选地,所述金属浸润层的材料为钛或者钛铝合金。
可选地,通过物理气相沉积的方法形成所述金属浸润层。
与现有技术相比,本发明具有以下优点:
1.通过热退火使所述金属材料向所述帽层扩散,形成功函数金属层,可以通过调节金属材料和帽层的厚度,或者通过调节热退火的工艺条件,获得功函数可调节的功函数金属层。
2.可选方案中,所述衬底包括NMOS区域,在NMOS区域上形成的所述帽层的材料为氮化钛,所述金属材料为铝;所述功函数金属层为氮铝化钛,通过调节氮化钛、铝的厚度来调节各元素的元素比,或者通过调节热退火的工艺条件,获得NMOS的功函数可调节的功函数金属层。
3.可选方案中,在形成金属电极层之前,在功函数金属层上形成阻挡层,可以防止金属电极层向功函数金属层发生扩散。
4.可选方案中,在形成金属电极层之前,在阻挡层上形成金属浸润层,所述金属浸润层可以使金属电极层向阻挡层扩散,从而防止在金属电极层形成空隙。
附图说明
图1是现有技术晶体管一实施例的示意图;
图2是本发明晶体管的制造方法一实施方式的流程示意图;
图3至图10是本发明栅极结构的制造方法一实施例形成的栅极结构的侧面示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,所述示意图只是实例,其在此不应限制本发明保护的范围。
为了解决现有技术的问题,本发明提供一种晶体管的制造方法,参考图2,示出了本发明晶体管制造方法一实施方式的流程示意图,所述制造方法大致包括以下步骤:
步骤S1,提供衬底;
步骤S2,在衬底上形成高K介质层;
步骤S3,在高K介质层上形成具有第一功函数的帽层;
步骤S4,在帽层上形成具有第二功函数的金属材料;
步骤S5,通过热退火使所述金属材料向所述帽层扩散,形成功函数金属层;
步骤S6,在功函数金属层上形成金属电极层。
下面结合附图和具体实施例对本发明的技术方案做进一步说明。
参考图3至图10,示出了本发明栅极结构的制造方法一实施例形成的栅极结构的侧面示意图。本实施例以形成具有可调功函数的功函数金属层的NMOS管为例,但是本发明并不限制于此。
如图3所示,执行步骤S1,提供衬底,所述衬底可以是硅、锗或者绝缘体上硅(Silicon-On-Insulator,SOI)。
在所述衬底中形成隔离结构103,所述隔离结构103可将衬底分为NMOS区域101和PMOS区域102,后续在NMOS区域101上形成NMOS的栅极结构、在PMOS区域102上形成PMOS的栅极结构。
如图4所示,执行步骤S2,在衬底上形成高K介质层104,所述高K介质层104覆盖所述NMOS区域101、PMOS区域102及隔离结构103。
所述高K介质层104的材料包括氧化铪或氮氧化铪硅,可以通过原子层沉积(Atom Layer Deposition,ALD)、化学气相沉积(Chemical VaporDeposition,CVD)或物理气相沉积(Physical Vapor Deposition,PVD)形成所述高K介质层104。
本实施例中,由于采用了高K介质层104作为栅极结构的介质层,所述高K介质层104可以采用较小的厚度即可达到MOS管的栅极结构所需的介电常数。而如果高K介质层104的厚度过大则容易增大后续氧或氮扩散至衬底表面的难度。因此,较佳地,所述高K介质层104的厚度在的范围内,所述高K介质层104降低了多层堆叠的栅极结构的厚度,提高了半导体器件的集成性。
在高K介质层104上沉积多晶硅层105,之后图形化所述多晶硅层105、高K介质层104,去除所述隔离结构103上方的多晶硅材料和高K介质材料,形成位于NMOS区域101的第一多层结构、位于PMOS区域102上的第二多层结构,所述第一多层结构和所述第二多层结构相隔离。
如图5所示,分别形成包围所述第一多层结构和第二多层结构的侧墙106,所述侧墙106的材料可以是氧化硅或氮化硅。
在第一多层结构、第二多层结构、侧墙106露出的衬底上形成层间介质层107,本实施例中所述层间介质层107的材料为氧化硅。
如图6所示,去除NMOS区域101上方第一多层结构中的多晶硅层105,具体地,可以通过蚀刻的方法去除所述多晶硅层105,在去除多晶硅层105之后,在NMOS区域101的上方,在多晶硅层105原占据的空间形成由侧墙106、高K介质层104围成的凹槽114。
如图7所示,执行步骤S3,向所述凹槽114底部的高K介质层104上沉积帽层材料,形成保型覆盖所述凹槽114的帽层108。
所述帽层108位于NMOS区域101的上方,一方面用于和后续形成的金属材料形成用于NMOS的功函数金属层;另一方面,还用于防止金属材料向高K介质层104的扩散。
本实施例中,所述帽层108的材料为氮化钛。具体地,可以通过原子沉积方法或者物理气相沉积的方法形成所述帽层108。
如果帽层108的厚度过小容易造成后续形成的金属材料向高K介质层104的扩散,如果帽层108的厚度过大,与后续形成的金属材料相配合无法获得符合设计规格的功函数金属层。
如图8所示,执行步骤S4,在帽层108上形成金属材料109,本实施例中,所述金属材料109为铝,可以通过物理气相沉积或化学气相沉积的方法形成所述铝的金属材料109。
本实施例中,所述金属材料109为铝,帽层108的材料为氮化钛。由于铝的功函数小于氮化钛的功函数,通过调节铝和氮化钛的厚度,可以对后续形成的功函数金属层110的功函数进行调节,从而形成功函数可调的功函数金属层110。具体地,在保持氮化钛厚度不变的情况下,增大铝的厚度会降低功函数金属层110的功函数;在保持铝的厚度不变的情况下,增大氮化钛的厚度会增大功函数金属层110的功函数。
本实施例中,为了使金属材料109和帽层108相扩散形成的功函数金属层110符合NMOS功函数的调节范围(3.9ev~4.2ev),所述帽层108的厚度在的范围内,所述金属材料109的厚度在的范围内,但是本发明并不限制于此。
如图9所示,执行步骤S5,通过热退火使所述金属材料109向所述帽层108扩散,形成功函数金属层110。
具体地,所述热退火可以是快速热氧化(Rapid Thermal Oxidation,RTO)的方法进行。
为了使金属材料109有效地向帽层108扩散,同时又能避免金属材料109扩散至高K介质层104,需要调节热退火的工艺条件。
本实施例中,所述金属材料109和帽层108的功函数不相同,通过调节热退火的工艺条件,可使金属材料109向帽层108产生不同程度的扩散,从而对后续形成的功函数金属层110的功函数进行调节,进而形成功函数可调的功函数金属层110。
热退火的温度越大、时间越长,金属材料109向帽层108会发生较大程度的扩散,从而越会降低功函数金属层110的功函数。
较佳地,所述热退火的温度在400~500℃的范围内,热退火的时间在120~300秒的范围内,但是本发明并不限制于此。
本实施例中,所述金属材料109为铝,而所述帽层108的材料为氮化钛(TiN),在热退火之后形成的功函数金属层110的材料为氮铝化钛。
具体地,通过调节帽层108和金属材料109的厚度、调节热退火的工艺条件(例如温度、时间),来调节所形成的氮铝化钛中各元素的元素比,从而使氮铝化钛中各元素的元素比满足以下关系:Ti1-yAlyNx,其中,0<y<1,0≤x<1,进而使NMOS的功函数金属层110的功函数在3.9ev~4.1ev的范围内。
如图10所示,执行步骤S6,在功函数金属层110上形成金属电极层113之前,还包括在功函数金属层110上依次形成保型覆盖的阻挡层111、金属浸润层112。其中,
阻挡层111,用于防止金属电极层113向功函数金属层110的扩散,本实施例中,所述金属电极层113的材料为铝,所述阻挡层111的材料可以是氮化钛(TiN)、氮化钽(TaN)中的一种或多种。
具体地,可以通过原子层沉积的方法形成所述氮化钽,或者,通过物理气相沉积的方法形成所述氮化钛。
金属浸润层112,用于通过浸润效应,使金属电极层113向阻挡层111扩散。本实施例中,所述阻挡层111、金属浸润层112保型覆盖于所述功函数金属层110,形成由金属浸润层112围成的凹槽,所述金属电极层113通过向所述凹槽中填充金属材料而形成,由于阻挡层111与金属材料的粘附性不好,在填充金属材料时容易在凹槽中形成空隙,通过在阻挡层111上形成金属浸润层112,通过浸润效应可以促进金属材料向阻挡层111的扩散,从而防止在金属电极层113中形成空隙。
本实施例中,所述金属电极层113的材料为铝,所述金属浸润层112的材料为钛或者钛铝合金。
在形成金属浸润层112之后,通过化学气相沉积或者物理气相沉积的方法向所述金属浸润层112围成的凹槽中填充铝材料,之后通过化学机械抛光去除多余的功函数金属层110、阻挡层111、金属浸润层112和金属电极层113。
最终形成用作栅电极的铝的金属电极层113。
在形成NMOS之后,在PMOS区域102形成PMOS。所述形成PMOS的步骤与形成NMOS的步骤类似,在PMOS区域102上形成功函数金属层时通过选择合适的帽层材料和金属材料,通过调节帽层和金属材料的厚度或者通过调节热退火工艺的条件调节功函数金属层的功函数,使形成的功函数金属层的功函数在4.9ev~5.2ev的范围内。本领域技术人员,可以根据上述实施例进行相应地修改、替换和变形。
还需要说明的是,在上述实施例中,在形成PMOS之前,在衬底上形成NMOS,但是本发明并不限制于此,还可以是在形成PMOS之后再形成NMOS,也可以同时形成PMOS和NMOS,本领域技术人员可进行相应地修改、替换和变形。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (16)
1.一种晶体管的制造方法,其特征在于,包括:
提供衬底;
在衬底上形成高K介质层;
在高K介质层上形成具有第一功函数的帽层;
在帽层上形成具有第二功函数的金属材料;
通过热退火使所述金属材料向所述帽层扩散,形成功函数金属层;
在功函数金属层上形成金属电极层。
2.如权利要求1所述的晶体管的制造方法,其特征在于,
所述衬底包括NMOS区域,在NMOS区域上形成的所述帽层的材料为氮
化钛,所述金属材料为铝;所述功函数金属层为氮铝化钛。
3.如权利要求2所述的晶体管的制造方法,其特征在于,通过原子层沉积或者物理气相沉积的方法形成所述帽层。
5.如权利要求2所述的晶体管的制造方法,其特征在于,通过化学气相沉积或者物理气相沉积的方法形成所述金属材料。
7.如权利要求2所述的晶体管的制造方法,其特征在于,所述热退火的工艺条件包括:热退火的温度在400~500℃的范围内,热退火的时间在120~300秒的范围内。
8.如权利要求1所述的晶体管的制造方法,其特征在于,所述金属电极层的材料为铝。
9.如权利要求8所述的晶体管的制造方法,其特征在于,通过化学气相沉积或者物理气相沉积的方法形成铝材料的金属电极层。
10.如权利要求1所述的晶体管的制造方法,其特征在于,还包括在形成金属电极层之前,在功函数金属层上形成阻挡层。
11.如权利要求10所述的晶体管的制造方法,其特征在于,所述阻挡层的材料为氮化钽或者氮化钛。
12.如权利要求11所述的晶体管的制造方法,其特征在于,所述阻挡层的材料为氮化钽,通过原子层沉积的方法形成所述阻挡层。
13.如权利要求11所述的晶体管的制造方法,其特征在于,所述阻挡层的材料为氮化钛,通过物理气相沉积的方法形成所述阻挡层。
14.如权利要求10所述的晶体管的制造方法,其特征在于,还包括在形成金属电极层之前,在阻挡层上形成金属浸润层。
15.如权利要求14所述的晶体管的制造方法,其特征在于,所述金属浸润层的材料为钛或者钛铝合金。
16.如权利要求15所述的晶体管的制造方法,其特征在于,通过物理气相沉积的方法形成所述金属浸润层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110338884.8A CN103094114B (zh) | 2011-10-31 | 2011-10-31 | 晶体管的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110338884.8A CN103094114B (zh) | 2011-10-31 | 2011-10-31 | 晶体管的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103094114A true CN103094114A (zh) | 2013-05-08 |
CN103094114B CN103094114B (zh) | 2016-04-20 |
Family
ID=48206541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110338884.8A Active CN103094114B (zh) | 2011-10-31 | 2011-10-31 | 晶体管的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103094114B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104157333A (zh) * | 2013-05-13 | 2014-11-19 | 英飞凌科技德累斯顿有限责任公司 | 电极、电子装置和用于制造光电子装置的方法 |
CN104425384A (zh) * | 2013-09-10 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
CN104701310A (zh) * | 2013-12-04 | 2015-06-10 | 台湾积体电路制造股份有限公司 | 具有轮廓化功函金属栅电极的半导体器件及其制造方法 |
CN107437562A (zh) * | 2016-05-27 | 2017-12-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN111627817A (zh) * | 2019-02-28 | 2020-09-04 | 中芯国际集成电路制造(上海)有限公司 | 晶体管结构及其形成方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6083836A (en) * | 1997-12-23 | 2000-07-04 | Texas Instruments Incorporated | Transistors with substitutionally formed gate structures and method |
US20050054149A1 (en) * | 2003-09-04 | 2005-03-10 | Advanced Micro Devices, Inc. | Method for integrating metals having different work functions to fom cmos gates having a high-k gate dielectric and related structure |
CN1846313A (zh) * | 2003-09-09 | 2006-10-11 | 国际商业机器公司 | 用于高性能器件的金属替换栅极的结构和方法 |
CN101685800A (zh) * | 2008-09-26 | 2010-03-31 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
CN101872742A (zh) * | 2009-04-22 | 2010-10-27 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
CN101924027A (zh) * | 2009-06-12 | 2010-12-22 | 台湾积体电路制造股份有限公司 | 金属栅极晶体管、集成电路以及其制造方法 |
CN102087967A (zh) * | 2009-12-04 | 2011-06-08 | 复旦大学 | 一种有效调制TiNx金属栅功函数的方法 |
CN102110650A (zh) * | 2009-12-29 | 2011-06-29 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
CN102956455A (zh) * | 2011-08-19 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
-
2011
- 2011-10-31 CN CN201110338884.8A patent/CN103094114B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6083836A (en) * | 1997-12-23 | 2000-07-04 | Texas Instruments Incorporated | Transistors with substitutionally formed gate structures and method |
US20050054149A1 (en) * | 2003-09-04 | 2005-03-10 | Advanced Micro Devices, Inc. | Method for integrating metals having different work functions to fom cmos gates having a high-k gate dielectric and related structure |
CN1846313A (zh) * | 2003-09-09 | 2006-10-11 | 国际商业机器公司 | 用于高性能器件的金属替换栅极的结构和方法 |
CN101685800A (zh) * | 2008-09-26 | 2010-03-31 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
CN101872742A (zh) * | 2009-04-22 | 2010-10-27 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
CN101924027A (zh) * | 2009-06-12 | 2010-12-22 | 台湾积体电路制造股份有限公司 | 金属栅极晶体管、集成电路以及其制造方法 |
CN102087967A (zh) * | 2009-12-04 | 2011-06-08 | 复旦大学 | 一种有效调制TiNx金属栅功函数的方法 |
CN102110650A (zh) * | 2009-12-29 | 2011-06-29 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
CN102956455A (zh) * | 2011-08-19 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104157333A (zh) * | 2013-05-13 | 2014-11-19 | 英飞凌科技德累斯顿有限责任公司 | 电极、电子装置和用于制造光电子装置的方法 |
US9419181B2 (en) | 2013-05-13 | 2016-08-16 | Infineon Technologies Dresden Gmbh | Electrode, an electronic device, and a method for manufacturing an optoelectronic device |
CN104157333B (zh) * | 2013-05-13 | 2017-04-12 | 英飞凌科技德累斯顿有限责任公司 | 电极、电子装置和用于制造光电子装置的方法 |
CN104425384A (zh) * | 2013-09-10 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
CN104425384B (zh) * | 2013-09-10 | 2017-08-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
CN104701310A (zh) * | 2013-12-04 | 2015-06-10 | 台湾积体电路制造股份有限公司 | 具有轮廓化功函金属栅电极的半导体器件及其制造方法 |
CN104701310B (zh) * | 2013-12-04 | 2019-10-25 | 台湾积体电路制造股份有限公司 | 具有轮廓化功函金属栅电极的半导体器件及其制造方法 |
CN107437562A (zh) * | 2016-05-27 | 2017-12-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN111627817A (zh) * | 2019-02-28 | 2020-09-04 | 中芯国际集成电路制造(上海)有限公司 | 晶体管结构及其形成方法 |
CN111627817B (zh) * | 2019-02-28 | 2023-10-13 | 中芯国际集成电路制造(上海)有限公司 | 晶体管结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103094114B (zh) | 2016-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102103994B (zh) | 高介电常数介电层和/或金属栅极元件的制造方法 | |
US9768069B2 (en) | Method of manufacturing semiconductor device | |
CN101677087B (zh) | 半导体元件的制法 | |
CN103811326B (zh) | 用于中间隙半导体设备的金属栅极结构及其制造方法 | |
CN106158860B (zh) | 半导体结构及其制造方法 | |
CN104701310A (zh) | 具有轮廓化功函金属栅电极的半导体器件及其制造方法 | |
CN101661904A (zh) | 半导体元件及其制造方法 | |
CN102969347A (zh) | 提供具有多阻挡层的金属栅极器件的技术 | |
TW201633383A (zh) | 具有不同臨界電壓的金屬閘極的半導體製程及半導體結構 | |
US11043591B2 (en) | FeFET transistor | |
US8772100B2 (en) | Structure and method for forming a low gate resistance high-K metal gate transistor device | |
US20110169097A1 (en) | Cmosfet device with controlled threshold voltage and method of fabricating the same | |
CN106409677B (zh) | 半导体器件及其形成方法 | |
CN103094114B (zh) | 晶体管的制造方法 | |
CN106601605A (zh) | 栅极堆叠结构、nmos器件、半导体装置及其制造方法 | |
CN106558482B (zh) | 一种半导体器件及其制造方法 | |
CN105590910A (zh) | 半导体结构及其制作工艺 | |
US8674434B2 (en) | Impact ionization devices | |
TWI804594B (zh) | 半導體結構及其形成方法 | |
CN103094208B (zh) | 晶体管的制造方法 | |
US9059022B2 (en) | Semiconductor structures and methods of forming the same | |
CN103839806B (zh) | 半导体器件及其制造方法 | |
CN103794502A (zh) | 半导体器件及其制造方法 | |
CN103137456B (zh) | Pmos晶体管金属栅极的制造方法 | |
CN105845573A (zh) | 一种FinFET器件及其制造方法、电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |