CN103928326A - 晶体管的形成方法 - Google Patents
晶体管的形成方法 Download PDFInfo
- Publication number
- CN103928326A CN103928326A CN201310009243.7A CN201310009243A CN103928326A CN 103928326 A CN103928326 A CN 103928326A CN 201310009243 A CN201310009243 A CN 201310009243A CN 103928326 A CN103928326 A CN 103928326A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- titanium nitride
- groove
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 239000010410 layer Substances 0.000 claims abstract description 282
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 36
- 239000011229 interlayer Substances 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 229920005591 polysilicon Polymers 0.000 claims abstract description 32
- 239000000463 material Substances 0.000 claims abstract description 23
- 238000005516 engineering process Methods 0.000 claims abstract description 17
- 239000004020 conductor Substances 0.000 claims abstract description 5
- 239000000126 substance Substances 0.000 claims description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 25
- 238000005229 chemical vapour deposition Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 7
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 6
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- 239000011135 tin Substances 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 claims description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 229910052748 manganese Inorganic materials 0.000 claims description 3
- 239000011572 manganese Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 239000011701 zinc Substances 0.000 claims description 3
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 claims description 2
- 229910000423 chromium oxide Inorganic materials 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 29
- 239000001301 oxygen Substances 0.000 abstract description 29
- 229910052760 oxygen Inorganic materials 0.000 abstract description 29
- 238000010521 absorption reaction Methods 0.000 abstract 2
- 239000000969 carrier Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 6
- 125000004430 oxygen atom Chemical group O* 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 1
- -1 this Chemical compound 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种晶体管的形成方法，包括：提供具有伪栅极的半导体衬底，在半导体衬底上形成有层间介质层；去除所述伪栅极，形成第一沟槽；在所述第一沟槽底部形成氧化硅层，作为界面层；形成氧化硅层后，在所述第一沟槽中形成位于所述氧化硅层上的高K栅介质层、位于所述高K栅介质层上的氮化钛层，填充部分深度的第一沟槽；对所述氮化钛层进行吸氧物质掺杂；对所述氮化钛层进行吸氧物质掺杂后，形成多晶硅层，填充第一沟槽；去除所述多晶硅层，形成第二沟槽；在所述第二沟槽中形成导电物质，作为栅极。与现有技术的高K栅介质层技术相比，本发明的等效氧化层厚度降到0.5nm以下，最终稳定并提升了沟道区中载流子的迁移率，抑制漏电流的产生。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种晶体管的形成方法。
背景技术
随着半导体技术的不断发展，MOS晶体管的特征尺寸不断缩小，MOS晶体管的栅介质层的厚度也按等比例缩小的原则变得越来越薄。当所述栅介质层的厚度薄到一定的程度后，其可靠性问题，尤其是与时间相关的击穿、热载流子效应、栅电极中的杂质向衬底的扩散等问题，将严重影响器件的稳定性和可靠性。现在，SiO2层作为栅介质层已经达到其物理厚度极限，利用高K栅介质层替代SiO2栅介质层，可以在保持等效氧化层厚度（EOT，EquivalentOxide Thickness）不变的情况下大大增加栅介质层的物理厚度，从而减小了栅极漏电流。
但是由于高K栅介质层大多是金属离子氧化物，且没有固定的原子配位，其与硅衬底之间键合的稳定程度较SiO2与硅衬底之间键合的稳定程度相比要差得多，造成高K栅介质层与硅衬底之间具有大量的界面缺陷。在现有技术中，一种典型的金属栅结构包括：界面层（interfacial layer，IL）、位于界面层上的高K栅介质层、位于高K栅介质层上的金属栅极。
在这种情况下，等效氧化层厚度（EOT）等于等效界面层厚度加等效高K栅介质层厚度。由于界面层的厚度已经达到物理极限，现有技术通过降低高K栅介质层的厚度来降低等效氧化层厚度。降低高K栅介质层的厚度可以提高沟道区中载流子的迁移率，抑制短沟道效应。但随着半导体工艺技术节点不断降低，尤其是从32nm技术节点进入22nm，甚至更低，现有技术为获得较低的等效氧化层厚度而减小高K栅介质层的物理厚度的空间也越来越小，沟道区中载流子的迁移率逐渐降低，栅极漏电流增加。由此，制造的晶体管的性能也降低了。
更多关于等效氧化层厚度的知识，请参照2010年9月29日公开的公开号为CN101290880B的中国专利文献。
发明内容
本发明解决的问题是，现有技术为获得较低的等效氧化层厚度而减小高K栅介质层的物理厚度的空间也越来越小。由此，制造的晶体管的性能也降低了。
为解决上述问题，本发明提供一种新的晶体管的形成方法，包括：
提供具有伪栅极的半导体衬底，在半导体衬底上形成有层间介质层；
去除所述伪栅极，形成第一沟槽；
在所述第一沟槽底部形成氧化硅层，作为界面层；
形成氧化硅层后，在所述第一沟槽中形成位于所述氧化硅层上的高K栅介质层、位于所述高K栅介质层上的氮化钛层，填充部分深度的第一沟槽；
对所述氮化钛层进行吸氧物质掺杂；
对所述氮化钛层进行吸氧物质掺杂后，形成多晶硅层，填充第一沟槽；
去除所述多晶硅层，形成第二沟槽；
在所述第二沟槽中形成导电物质，作为栅极。
可选地，对所述氮化钛层进行吸氧物质掺杂的方法为物理气相沉积法，其中，在沉积反应腔内的温度范围为0℃～500℃。
可选地，所述氮化钛层中的吸氧物质的质量浓度范围为0.01%～10%。
可选地，所述吸氧物质包括铜、铁、钴、锌、锡或锰中的一种或多种。
可选地，所述形成多晶硅层的方法为化学气相沉积法，其中，在沉积反应腔内温度范围为400℃～600℃。
可选地，所述去除多晶硅层的方法，包括：
在所述层间介质层上形成图形化的掩模层，定义第一沟槽中多晶硅层的位置；
以所述图形化的掩模层为掩模，刻蚀去除第一沟槽中的多晶硅层；
去除图形化的掩模层。
可选地，形成高K栅介质层和氮化钛层的方法，包括：
沉积高K介质层、氮化钛材料层，覆盖所述层间介质层、填充第一沟槽；
去除高出层间介质层的高K介质层、氮化钛材料层，在所述氧化硅层上形成高K栅介质层和位于高K栅介质层上的氮化钛层。
可选地，去除高出层间介质层的高K介质层、氮化钛材料层的方法，包括化学机械抛光或回刻工艺。
可选地，所述高K介质层的材料包括氧化铬或氧化锆。
可选地，在所述半导体衬底上形成层间介质层之前，在所述伪栅极两侧的半导体衬底中形成源极和漏极。
可选地，所述形成源极和漏极的方法，包括：
在所述伪栅极两侧的半导体衬底中形成sigma形凹槽；
在所述sigma形凹槽中形成半导体材料；
在所述半导体材料中进行离子注入形成源极和漏极。
可选地，所述去除伪栅极还包括，去除所述伪栅极下部分深度的半导体衬底，形成第一沟槽的底部处于sigma形凹槽的尖角与半导体衬底表面之间。
可选地，若晶体管为P型晶体管，所述半导体材料为锗硅；若晶体管为N型晶体管，所述半导体材料为碳硅。
可选地，形成所述氧化硅层的方法，包括热氧化生长法或化学气相沉积。
可选地，去除所述伪栅极的方法，包括：
在层间介质层上形成图形化的光刻胶层，定义所述伪栅极的位置；
以所述图形化的光刻胶层为掩模，干法刻蚀去除所述伪栅极，形成第一沟槽；
去除图形化的光刻胶层；
使用湿法腐蚀去除所述干法刻蚀中在第一沟槽侧壁和底部产生的聚合物。
与现有技术相比，本发明具有以下优点：
本发明在半导体衬底上形成伪栅极和覆盖衬底的层间介质层后，去掉伪栅极，形成第一沟槽；之后，在所述第一沟槽中形成占第一沟槽部分深度的氧化硅层、位于氧化硅层上的高K栅介质层和位于高K栅介质层上的氮化钛层；接着，对氮化钛层进行吸氧物质掺杂；紧接着，在第一沟槽的氮化钛层上形成多晶硅层。在形成多晶硅层过程中，多晶硅层用于阻挡外界环境的氧与氮化钛层中的吸氧物质发生氧化反应，并且，在形成多晶硅层的过程中，高K栅介质层中出现快速移动的氧空穴，氧化硅层中的氧原子进入高K栅介质层，并随氧空穴在高K栅介质层中移动。在到达高K栅介质与氮化钛层的界面处，大部分氧原子受到吸氧物质层的“吸引”而进入到氮化钛层，氧原子与吸氧物质反应，通过化学键结合生成稳定物质。而与此同时，氧化硅层中的氧损失，其中的硅又会与衬底重新结合而成为衬底的一部分。氧化硅层中的氧损失，使得氧化硅层的厚度减小，进而使得等效氧化层厚度减。与现有技术的高K栅介质层技术相比，本发明的等效氧化层厚度降到0.5nm以下，最终稳定并提升了沟道区中载流子的迁移率，抑制漏电流的产生。
附图说明
图1是本发明具体实施例的晶体管形成方法的流程示意图；
图2～图8是本发明具体实施例的晶体管形成方法的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
参照图2，并结合参照图1，执行步骤S11，提供具有伪栅极301的半导体衬底300，在半导体衬底300上形成有层间介质层302。
在具体实施例中，半导体衬底300的材料可以包括单晶、多晶或非晶结构的硅或硅锗（SiGe），也可以包括混合的半导体结构，例如碳化硅（SiC）、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅（SOI）或其他材料，在此不再一一列举。
在具体实施例中，所述伪栅极301的材料可以选择多晶硅、无定形碳或氮化硅。形成所述伪栅极301的方法，包括：在半导体衬底300上形成刻蚀阻挡层（未示出），所述刻蚀阻挡层通常选择氧化硅，在后续刻蚀伪栅极层过程中起到刻蚀阻挡作用；沉积形成覆盖刻蚀阻挡层的伪栅极层；图形化所述伪栅极层，形成伪栅极301。其中，图形化所述伪栅极层的方法，可以为：在伪栅极层上形成硬掩模材料；图形化所述硬掩模材料，在待形成的伪栅极位置形成硬掩模层；以硬掩模层为掩模，刻蚀伪栅极层，至刻蚀阻挡层停止，剩余硬掩模层下的伪栅极层为伪栅极301。硬掩模层可以选择去除，也可以保留，在后续工艺中起到掩模作用。此为本领域技术人员所熟知的技术，在此不再赘述。
在具体实施例中，在衬底300上形成层间介质层302的方法，包括：化学气相沉积，形成覆盖半导体衬底300、伪栅极301的介质层；化学机械抛光或回刻工艺或其他可选工艺，去除高出伪栅极301表面的介质层，形成层间介质层302。若在其他实施例中，在伪栅极301上还形成有硬掩模层，则去除高出硬掩模层表面的介质层，形成层间介质层。层间介质层的材料通常选择氧化硅。
在具体实施例中，在形成层间介质层302之前，还要在伪栅极301两侧的半导体衬底300中进行离子注入，形成源极310和漏极311。在本实施例中，形成源极和漏极的方法引入嵌入式锗硅技术，包括：在半导体衬底300两侧的半导体衬底中形成sigma形凹槽；在sigma形凹槽中形成半导体材料；在所述半导体材料中进行离子注入形成源极310和漏极311。在具体实施例中，当晶体管为P型晶体管，半导体材料为锗硅，锗硅为沟道区提供压应力；当晶体管为N型晶体管，半导体材料为碳硅，碳硅为沟道区提供张应力。嵌入式锗硅技术的应用，可以明显提高沟道区中载流子的迁移率，提升晶体管的性能。
参照图2和图3，并结合参照图1，执行步骤S12，去除伪栅极301，形成第一沟槽303。
在具体实施例中，去除伪栅极301的方法，包括：在层间介质层302上形成图形化的光刻胶层，定义伪栅极301的位置；以图形化的光刻胶层为掩模，干法刻蚀去除伪栅极301，形成第一沟槽303，在该过程产生聚合物，该聚合物附着在第一沟槽303底部和侧壁；接着，去除图形化的光刻胶层；使用湿法腐蚀去除干法刻蚀中产生的聚合物。
当本发明引入嵌入式锗硅技术，可选的，执行步骤S12去除伪栅极301中，还可以继续去除伪栅极301下的半导体衬底300，使得第一沟槽303的底部处于sigma形凹槽的尖角与半导体衬底300表面之间，大约地，第一沟槽303底部位于半导体衬底300表面下小于等于100nm处。由于靠近Sigma形凹槽的尖角处的半导体材料能够提供较大的应力，将第一沟槽303的底部处于sigma形凹槽的尖角与半导体衬底300表面之间，相对地将沟道区与栅介质层的界面下移，沟道区下移，沟道区受到较大应力作用，沟道区中载流子的迁移率得到提高，进一步提升晶体管的性能。
参照图4，并结合参照图1，执行步骤S13，在第一沟槽303底部形成氧化硅层304，作为界面层（interfacial layer，IL）。该界面层不仅能在衬底和界面层之间提供较佳品质的界面，还能在高K栅介质层和界面层之间提供较佳品质的界面，从而改善后续高K栅介质层与衬底之间的界面特性，进而提高晶体管的电学性能。
在具体实施例中，在第一沟槽303底部形成氧化硅层304的方法包括热氧化生长法或化学气相沉积。热氧化生长法为公知的技术，不再赘述。若使用化学气相沉积，形成覆盖层间介质层302、填充第一沟槽303的介质层，之后，去除高出层间介质层302的介质层，在第一沟槽303底部和侧壁形成氧化硅层，作为界面层。
参照图5，并结合参照图1，执行步骤S14，形成氧化硅层304后，在第一沟槽303中形成位于氧化硅层304上的高K栅介质层305、位于高K栅介质层305上的氮化钛层306，填充部分深度的第一沟槽303。高K栅介质层305除了覆盖氧化硅层304外，还覆盖第一沟槽303的侧壁。当然的，氮化钛层306也形成在第一沟槽303侧壁的高K栅介质层上。在本步骤，氧化硅层304、高K栅介质层305和氮化钛层306组成的叠层结构，并未填充满第一沟槽303。
在具体实施例中，形成高K栅介质层305、氮化钛层306的方法，包括：沉积高K介质层、氮化钛材料层，覆盖层间介质层302、填充第一沟槽303；去除高出层间介质层302的高K介质层、氮化钛材料层，在氧化硅层304上形成高K栅介质层305和位于高K栅介质层305上的氮化钛层306。其中，在第一沟槽303侧壁上也形成有高K栅介质层和位于高K栅介质层上的氮化钛层。在具体实施例中，去除方法可选择化学机械抛光（CVD）或回刻工艺。
在具体实施例中，高K栅介质层305的材料选择氧化铬或氧化锆。一方面，氮化钛层306可以阻挡氧化硅层304中的氧经高K栅介质层扩散至栅极，也阻止栅极中的元素向高K栅介质层扩散。另一方面，在本发明中，氮化钛层306是“接收”氧化硅层304中氧的“容器”，这会在后续步骤中说明。
继续参照5，并结合参照图1，执行步骤S15，对氮化钛层306进行吸氧物质掺杂。在本实施例中，在同一条件下，吸氧物质与氧结合的能力大于硅与氧结合的能力，这样，在后续步骤中，氧化硅层304中的氧就会被“吸引”至氮化钛层306中而与吸氧物质结合。
在具体实施例中，对氮化钛层306进行吸氧物质掺杂的方法，可以选择物理气相沉积（PVD）法，例如溅射法、离子镀等。首先，在层间介质层302上形成图形化的掩模层，定义氮化钛层306的位置；以图形化的掩模层为掩模，对氮化钛层306进行物理气相沉积，形成吸氧物质掺杂，在该过程中，沉积反应腔内的温度范围为0℃～500℃，可以保证吸氧物质可以对氮化钛层306形成掺杂。最终，在氮化钛层306中的吸氧物质的质量浓度范围为0.01%～10%。由于未进行掺杂的氮化钛层306不具备“吸引”氧而与氧结合的能力，而吸氧物质可以在后续沉积多晶硅过程中的高温条件下与氧结合。氮化钛层306充当了吸氧物质与氧结合的媒介作用。在本实施例中，吸氧物质为金属，包括铜、铁、钴、锌、锡或锰中的一种或多种。
参照图5和图6，并结合参照图1，执行步骤S16，对氮化钛层306进行吸氧物质掺杂后，形成多晶硅层307，填充第一沟槽303。
在具体实施例中，形成多晶硅层307的方法，使用化学气相沉积，其中，在沉积反应腔内提供的温度范围为400℃～600℃。使用化学气相沉积，形成的多晶硅层307不仅填充第一沟槽303，也覆盖层间介质层302。在沉积多晶硅层过程中，多晶硅层307用于阻挡外界环境中的氧与氮化钛层306中的吸氧物质发生氧化反应。在400℃～600℃的较高温度下，氧化硅层304中的氧与硅分离，扩散进入高K栅介质层305。在较高温度下，高K栅介质层中出现快速移动的氧空穴，氧化硅层304中的氧原子进入高K栅介质层，并随氧空穴在高K栅介质层中移动。在到达高K栅介质层305与氮化钛层306的界面处，大部分氧原子受到吸氧物质层的“吸引”而进入到氮化钛层306中，氧原子与吸氧物质反应，通过化学键结合生成稳定物质。而与此同时，氧化硅层304中的氧损失，其中的硅又会与衬底300重新结合而成为衬底300的一部分。氧化硅层304中的氧损失，使得氧化硅层304的厚度减小，进而使得等效氧化层厚度减。与现有技术的高K栅介质层技术相比，本发明的等效氧化层厚度降到0.5nm以下，最终稳定并提升了沟道区中载流子的迁移率，抑制漏电流的产生。
在本实施例中，对沉积多晶硅层温度范围限制在400℃～600℃，一方面是沉积形成多晶硅层的要求。另一方面，在400℃～600℃下，氧化硅层304中的氧易分离，高K栅介质层305中的氧空穴可以形成稳定的移动，氧化硅层304中分离的氧在高K栅介质层305中也形成稳定移动扩散。而且，该温度范围提供了足够的能量促使氧与吸氧物质发生反应，并抑制了氧与氧化硅层304中的硅的结合重生成氧化硅。若温度高于600℃，也不会对氧空穴、氧的移动产生更积极的效果，反而会影响多晶硅层307的沉积形成。
继续参照图6和图7，并结合参照图1，执行步骤S17，去除多晶硅层307，形成第二沟槽308。
在具体实施例中，由于使用化学气相沉积，多晶硅层303也覆盖层间介质层302。所以，去除多晶硅层307的步骤：首先，去除高出层间介质层302的多晶硅层部分，可以使用化学机械抛光或回刻工艺；然后，在层间介质层302上形成图形化的掩模层，可以选择光刻胶，定义第一沟槽中多晶硅层的位置；以图形化的掩模层为掩模，刻蚀去除第一沟槽中的多晶硅层；去除图形化的掩模层。
参照图7和图8，并结合参照图1，执行步骤S18，在形成第二沟槽308后，在第二沟槽308中形成导电物质309，作为栅极。其中，导电物质309的材料可以为金属，包括Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种。除了金属外，还可包括其他可行材料。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (15)
1.一种晶体管的形成方法，其特征在于，包括：
提供具有伪栅极的半导体衬底，在半导体衬底上形成有层间介质层；
去除所述伪栅极，形成第一沟槽；
在所述第一沟槽底部形成氧化硅层，作为界面层；
形成氧化硅层后，在所述第一沟槽中形成位于所述氧化硅层上的高K栅介质层、位于所述高K栅介质层上的氮化钛层，填充部分深度的第一沟槽；
对所述氮化钛层进行吸氧物质掺杂；
对所述氮化钛层进行吸氧物质掺杂后，形成多晶硅层，填充第一沟槽；
去除所述多晶硅层，形成第二沟槽；
在所述第二沟槽中形成导电物质，作为栅极。
2.如权利要求1所述的形成方法，其特征在于，对所述氮化钛层进行吸氧物质掺杂的方法为物理气相沉积法，其中，在沉积反应腔内的温度范围为0℃～500℃。
3.如权利要求1所述的形成方法，其特征在于，所述氮化钛层中的吸氧物质的质量浓度范围为0.01%～10%。
4.如权利要求1所述的形成方法，其特征在于，所述吸氧物质包括铜、铁、钴、锌、锡或锰中的一种或多种。
5.如权利要求1所述的形成方法，其特征在于，所述形成多晶硅层的方法为化学气相沉积法，其中，在沉积反应腔内温度范围为400℃～600℃。
6.如权利要求1所述的形成方法，其特征在于，所述去除多晶硅层的方法，包括：
在所述层间介质层上形成图形化的掩模层，定义第一沟槽中多晶硅层的位置；
以所述图形化的掩模层为掩模，刻蚀去除第一沟槽中的多晶硅层；去除图形化的掩模层。
7.如权利要求1所述的形成方法，其特征在于，形成高K栅介质层和氮化钛层的方法，包括：
沉积高K介质层、氮化钛材料层，覆盖所述层间介质层、填充第一沟槽；
去除高出层间介质层的高K介质层、氮化钛材料层，在所述氧化硅层上形成高K栅介质层和位于高K栅介质层上的氮化钛层。
8.如权利要求7所述的形成方法，其特征在于，去除高出层间介质层的高K介质层、氮化钛材料层的方法，包括化学机械抛光或回刻工艺。
9.如权利要求1所述的形成方法，其特征在于，所述高K介质层的材料包括氧化铬或氧化锆。
10.如权利要求1所述的形成方法，其特征在于，在所述半导体衬底上形成层间介质层之前，在所述伪栅极两侧的半导体衬底中形成源极和漏极。
11.如权利要求10所述的形成方法，其特征在于，所述形成源极和漏极的方法，包括：
在所述伪栅极两侧的半导体衬底中形成sigma形凹槽；
在所述sigma形凹槽中形成半导体材料；
在所述半导体材料中进行离子注入形成源极和漏极。
12.如权利要求11所述的形成方法，其特征在于，去除伪栅极后继续去除所述伪栅极下部分深度的半导体衬底，形成第一沟槽的底部处于sigma形凹槽的尖角与半导体衬底表面之间。
13.如权利要求11所述的形成方法，其特征在于，若晶体管为P型晶体管，所述半导体材料为锗硅；若晶体管为N型晶体管，所述半导体材料为碳硅。
14.如权利要求1所述的形成方法，其特征在于，形成所述氧化硅层的方法，包括热氧化生长法或化学气相沉积。
15.如权利要求1所述的形成方法，其特征在于，去除所述伪栅极的方法，包括：
在层间介质层上形成图形化的光刻胶层，定义所述伪栅极的位置；
以所述图形化的光刻胶层为掩模，干法刻蚀去除所述伪栅极，形成第一沟槽；
去除图形化的光刻胶层；
使用湿法腐蚀去除所述干法刻蚀中在第一沟槽侧壁和底部产生的聚合物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310009243.7A CN103928326B (zh) | 2013-01-10 | 2013-01-10 | 晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310009243.7A CN103928326B (zh) | 2013-01-10 | 2013-01-10 | 晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103928326A true CN103928326A (zh) | 2014-07-16 |
| CN103928326B CN103928326B (zh) | 2017-06-13 |
Family
ID=51146508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310009243.7A Active CN103928326B (zh) | 2013-01-10 | 2013-01-10 | 晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103928326B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105513967A (zh) * | 2014-09-26 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN108630526A (zh) * | 2018-05-03 | 2018-10-09 | 武汉新芯集成电路制造有限公司 | 一种改善层间介质层空洞的方法 |
| CN109585546A (zh) * | 2017-09-29 | 2019-04-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN113675135A (zh) * | 2020-05-14 | 2021-11-19 | 上海功成半导体科技有限公司 | Fd-soi衬底结构、器件结构的制备方法 |
| WO2024045261A1 (zh) * | 2022-09-02 | 2024-03-07 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101552229A (zh) * | 2008-03-31 | 2009-10-07 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| US20100048010A1 (en) * | 2008-08-21 | 2010-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device gate structure including a gettering layer |
| CN102201435A (zh) * | 2011-05-16 | 2011-09-28 | 清华大学 | 半导体结构及其制造方法 |
-
2013
- 2013-01-10 CN CN201310009243.7A patent/CN103928326B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101552229A (zh) * | 2008-03-31 | 2009-10-07 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| US20100048010A1 (en) * | 2008-08-21 | 2010-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device gate structure including a gettering layer |
| CN102201435A (zh) * | 2011-05-16 | 2011-09-28 | 清华大学 | 半导体结构及其制造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105513967A (zh) * | 2014-09-26 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN109585546A (zh) * | 2017-09-29 | 2019-04-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN108630526A (zh) * | 2018-05-03 | 2018-10-09 | 武汉新芯集成电路制造有限公司 | 一种改善层间介质层空洞的方法 |
| CN108630526B (zh) * | 2018-05-03 | 2020-11-06 | 武汉新芯集成电路制造有限公司 | 一种改善层间介质层空洞的方法 |
| CN113675135A (zh) * | 2020-05-14 | 2021-11-19 | 上海功成半导体科技有限公司 | Fd-soi衬底结构、器件结构的制备方法 |
| WO2024045261A1 (zh) * | 2022-09-02 | 2024-03-07 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103928326B (zh) | 2017-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8642471B2 (en) | Semiconductor structure and method for manufacturing the same | |
| TWI390630B (zh) | 半導體元件的製造方法 | |
| CN103311185B (zh) | 制造混合高k/金属栅堆叠件的方法 | |
| CN103137488B (zh) | 半导体器件及其制造方法 | |
| CN103107091A (zh) | 一种半导体结构及其制造方法 | |
| US20120112249A1 (en) | High performance semiconductor device and method of fabricating the same | |
| WO2013159414A1 (zh) | 双金属栅极cmos器件及其制造方法 | |
| US11387149B2 (en) | Semiconductor device and method for forming gate structure thereof | |
| US20130043517A1 (en) | Semiconductor Structure And Method For Manufacturing The Same | |
| US8822334B2 (en) | Semiconductor structure and method for manufacturing the same | |
| US9876083B2 (en) | Semiconductor devices, FinFET devices and methods of forming the same | |
| CN102339752A (zh) | 一种基于栅极替代工艺的制造半导体器件的方法 | |
| CN103928326A (zh) | 晶体管的形成方法 | |
| CN105405764A (zh) | 半导体器件制造方法 | |
| CN103794483B (zh) | 具有金属栅极的半导体器件的制作方法 | |
| US9941152B2 (en) | Mechanism for forming metal gate structure | |
| US20140353771A1 (en) | Semiconductor Dielectric Interface and Gate Stack | |
| CN102683210B (zh) | 一种半导体结构及其制造方法 | |
| WO2012119336A1 (zh) | 一种半导体结构及其制造方法 | |
| CN102544096B (zh) | 金属氧化物半导体器件及其形成方法 | |
| CN106653603B (zh) | 改善半导体结构漏电流的方法 | |
| US20110248360A1 (en) | High-speed transistor structure and method for manufacturing the same | |
| WO2014059687A1 (zh) | 半导体结构及其制造方法 | |
| CN104576381A (zh) | 一种非对称超薄soimos晶体管结构及其制造方法 | |
| CN104465377A (zh) | Pmos晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |