CN105513967A - 晶体管的形成方法 - Google Patents

Abstract

一种晶体管的形成方法，包括：提供衬底，所述衬底表面具有伪栅极层，所述衬底表面具有介质层，所述介质层覆盖所述伪栅极层的侧壁表面，且所述介质层暴露出所述伪栅极层；去除所述伪栅极层，在所述介质层内形成开口，所述开口底部暴露出衬底表面；在所述开口底部的衬底表面形成界面层；在所述开口的侧壁表面和所述开口底部的界面层表面形成栅介质层；在所述栅介质层内掺杂逆反应离子；在所述栅介质层表面形成填充满所述开口的栅极层。所形成的晶体管阈值电压减小、能耗降低。

Description

晶体管的形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种晶体管的形成方法。

背景技术

随着集成电路制造技术的快速发展，促使集成电路中的半导体器件，尤其是MOS(MetalOxideSemiconductor，金属-氧化物-半导体)器件的尺寸不断地缩小，以此满足集成电路发展的微型化和集成化的要求，而晶体管器件是MOS器件中的重要组成部分之一。

对于晶体管器件来说，随着晶体管的尺寸持续缩小，现有技术以氧化硅或氮氧化硅材料形成的栅介质层时，已无法满足晶体管对于性能的要求。尤其是以氧化硅或氮氧化硅作为栅介质层所形成的晶体管容易产漏电流以及杂质扩散等一系列问题，从而影响晶体管的阈值电压，造成晶体管的可靠性和稳定性下降。

为解决以上问题，提出了一种以高K栅介质层和金属栅构成的晶体管，即高K金属栅(HKMG，HighKMetalGate)晶体管。所述高K金属栅晶体管采用高K(介电常数)材料代替常用的氧化硅或氮氧化硅作为栅介质材料，以金属材料或金属化合物材料替代传统的多晶硅栅极材料，形成金属栅。所述高K金属栅晶体管能够在缩小尺寸的情况下，能够减小漏电流，降低工作电压和功耗，以此提高晶体管的性能。

然而，随着半导体工艺节点的不断缩小，难以进一步降低高K金属栅晶体管的阈值电压，使得高K金属栅晶体管的功耗无法进一步降低。

发明内容

本发明解决的问题是降低晶体管的阈值电压，降低晶体管功耗。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供衬底，所述衬底表面具有伪栅极层，所述衬底表面具有介质层，所述介质层覆盖所述伪栅极层的侧壁表面，且所述介质层暴露出所述伪栅极层；去除所述伪栅极层，在所述介质层内形成开口，所述开口底部暴露出衬底表面；在所述开口底部的衬底表面形成界面层；在所述开口的侧壁表面和所述开口底部的界面层表面形成栅介质层；在所述栅介质层内掺杂逆反应离子；在所述栅介质层表面形成填充满所述开口的栅极层。

可选的，所述栅介质层和栅极层的形成工艺包括：在所述介质层表面、开口的侧壁表面和界面层表面形成栅介质膜；在所述栅介质膜表面形成栅极膜，所述栅极膜填充满所述开口；平坦化所述栅极膜和栅介质膜，直至暴露出所述介质层表面为止，形成所述栅介质层和栅极层。

可选的，在所述栅介质层内掺杂逆反应离子的工艺包括：在形成所述栅极膜之前，采用离子注入工艺、等离子体掺杂工艺或原位掺杂工艺在所述栅介质膜内掺杂逆反应离子。

可选的，在所述栅介质层内掺杂逆反应离子的工艺还包括：采用离子注入工艺、等离子体掺杂工艺或原位掺杂工艺在所述栅介质膜内掺杂逆反应离子之前或之后，对所述栅介质层进行热处理。

可选的，所述热处理工艺为激光退火、快速热退火、尖峰退火、形成气体退火或高压退火；所述激光退火工艺的温度大于1000℃；所述快速热退火或尖峰退火的温度为500℃～800℃；形成气体退火的温度大于400℃。

可选的，还包括：在形成所述栅极膜之前，在所述栅介质膜表面形成覆盖膜，在所述覆盖膜表面形成栅极膜；平坦化所述栅极膜、覆盖膜和栅介质膜，直至暴露出所述介质层表面为止，在栅极层和栅介质层之间形成覆盖层。

可选的，在所述覆盖膜内掺杂逆反应离子；在所述覆盖膜内掺杂逆反应离子的工艺为离子注入工艺或原位掺杂工艺。

可选的，还包括：在形成所述覆盖膜之后，在所述覆盖膜表面形成阻挡膜，在所述阻挡膜表面形成栅极膜；平坦化所述栅极膜、阻挡膜、覆盖膜和栅介质膜，直至暴露出所述介质层表面为止，在栅极层和覆盖层之间形成阻挡层。

可选的，在所述阻挡膜内掺杂逆反应离子；在所述覆盖膜内掺杂逆反应离子的工艺为离子注入工艺或原位掺杂工艺。

可选的，所述逆反应离子包括硅离子、钛离子、镧离子、铝离子中的一种或多种。

可选的，所述逆反应离子的掺杂浓度为1E12atom/cm³～1E21atom/cm³。

可选的，所述界面层的材料为氧化硅或氮氧化硅；所述界面层的厚度为5埃～10埃；所述界面层的形成包括热氧化工艺、氮化氧化工艺、化学氧化工艺、化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。

可选的，所述衬底包括第一区域和第二区域，所述第一区域和第二区域的衬底表面均具有伪栅极层。

可选的，还包括：在形成栅极层之前，在第一区域的栅介质层上形成第一功函数层；在形成栅极层之前，在第二区域的栅介质层上形成第二功函数层；在所述第一功函数层和第二功函数层表面形成栅极层。

可选的，还包括：在所述衬底和伪栅极层之间形成伪栅介质层；在去除伪栅极层之后，去除开口底部的伪栅介质层。

可选的，所述伪栅介质层的材料为氧化硅；所述伪栅介质层的形成工艺为热氧化工艺、原位蒸汽生成氧化工艺、化学气相沉积工艺；所述伪栅介质层的厚度为5埃～100埃。

可选的，还包括：在所述伪栅极层的侧壁表面形成侧墙，所述介质层覆盖于所述侧墙表面；所述侧墙的材料为SiN、SiON、SiOCN、SiOBN中的一种或多种组合；所述侧墙的形成工艺包括化学气相沉积工艺或原子层沉积工艺；所述侧墙的厚度为20埃～200埃。

可选的，还包括：在所述介质层与所述伪栅极层和衬底之间形成停止层；所述停止层的材料与介质层的材料不同；所述停止层的材料为SiN、SiON、SiOCN、SiOBN中的一种或多种组合；所述停止层的形成工艺包括化学气相沉积工艺或原子层沉积工艺；所述停止层的厚度为10埃～200埃。

可选的，所述栅介质层的厚度为10埃～50埃；所述栅介质层的材料为高K介质材料。

可选的，所述栅极层的为金属，所述金属为铜、钨或铝；在形成所述栅极层之后，进行热处理工艺，所述热处理工艺包括形成气体退火；所述形成气体退火工艺的温度大于400℃，气体包括氮气、氢气中的一种或两种。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的形成方法中，在去除伪栅极层，并在介质层内形成暴露出衬底表面的开口之后，在开口底部的衬底表面形成界面层，在所述开口的侧壁表面和底部的界面层表面形成栅介质层；在所述栅介质层内掺杂逆反应离子，所述逆反应离子具有与氧离子的键合能较强的化学键，容易与氧离子发生键合，因此，掺杂于所述栅介质层内的逆反应离子能够自界面层内拉取氧离子并发生键合，从而使所述界面层内的氧离子含量降低，以此提高所述界面层的介电常数，使所述界面层的等效氧化层厚度减小。而且，所述逆反应离子与氧离子键合之后形成的化合物介电常数高于界面层材料的介电常数，能够使栅极层到衬底之间的等效氧化层厚度减小。因此，所形成的晶体管阈值电压下降，晶体管的能耗降低。

进一步，所述界面层的材料为氧化硅或氮氧化硅，所述界面层的材料含有氧离子；所述逆反应离子包括硅离子、钛离子、镧离子、铝离子中的一种或多种，由于所述逆反应离子均与氧离子之间存在较大键合能，因此，在栅介质层内掺杂所述逆反应离子之后，所述逆反应离子能够自界面层内拉取氧离子并发生键合。由于所述界面层内的氧离子含量减少，使得所述界面层内的硅离子含量提高，由此提高所述界面层的介电常数，以降低所述界面层的等效氧化层厚度。而且，所述硅离子、钛离子、镧离子或铝离子与氧离子形成的化合物的介电常数高于所述界面层材料的介电常数，因此，所述栅介质层和界面层的等效氧化层厚度能够降低。由此，能够降低晶体管的阈值电压。

进一步，在采用离子注入工艺或原位掺杂工艺在所述栅介质膜内掺杂逆反应离子之后，对所述栅介质层进行热处理。由于所述栅介质膜与所述界面层相接触，所述热处理工艺能够促使所述栅介质膜内的逆反应离子拉取界面层内的氧离子，以此降低所述界面层内的氧离子含量，以降低界面层的等效氧化层厚度。而且，所述热处理工艺还能够修复所述栅介质膜内的缺陷，提高所述栅介质膜的质量。

进一步，在形成所述栅极膜之前，在所述栅介质膜表面形成覆盖膜，且所述覆盖膜内能够掺杂逆反应离子。所述覆盖膜用于形成覆盖层，所述覆盖层用于在后续所形成的栅极层和栅介质层之间进行隔离，使晶体管的性能稳定。由于所述覆盖膜位于栅介质膜表面，在所述覆盖膜内掺杂逆反应离子时，所述覆盖膜内的逆反应离子也能够拉取界面层内氧离子，能够使界面层内的氧离子含量进一步降低，以进一步降低界面层的等效氧化层厚度。

进一步，在形成所述覆盖膜之后，在所述覆盖膜表面形成阻挡膜，且所述阻挡膜内能够掺杂逆反应离子。所述阻挡膜用于在后续工艺中，作为刻蚀阻挡层，以保护覆盖膜或栅介质膜的表面。而掺杂于阻挡层内的逆反应离子也能够用于拉取界面层内的氧离子，以提高界面层的介电常数，降低栅极层和衬底之间的等效氧化层厚度。

附图说明

图1是本发明实施例的高K金属栅晶体管的剖面结构示意图；

图2至图12是本发明实施例的晶体管的形成过程的剖面结构示意图。

具体实施方式

如背景技术所述，需要降低高K金属栅晶体管的阈值电压，以降低半导体器件的功耗。

请参考图1，图1是本发明实施例的高K金属栅晶体管的剖面结构示意图，包括：衬底100；位于衬底100表面的介质层101，所述介质层101内具有暴露出衬底100的开口，所述开口的侧壁表面具有侧墙102；位于所述开口底部表面界面层106；位于所述开口内的界面层106和侧墙102表面的栅介质层103；位于所述栅介质层103表面的栅极层104，所述栅极层104填充满所述开口；位于所述栅极层104和侧墙102两侧衬底100内的源区和漏区105。

其中，所述栅介质层103的材料为高K介质材料，所述栅极层104的材料为金属。所述界面层106的材料为氧化硅，界面层106位于栅介质层103和衬底100之间，能够增强所述栅介质层103与衬底100之间的结合强度，且所述界面层106能够修复所述衬底100表面的缺陷，从而能够减少漏电流，提高晶体管的性能。

经过研究发现，为了减小高K金属栅晶体管的阈值电压，需要减小所述栅极层104到衬底100之间的等效氧化层厚度(EquivalentOxideThickness，简称EOT)，而所述栅极层104到衬底100之间的等效氧化层厚度由所述栅介质层103和所述界面层106的等效氧化层厚度决定。而等效氧化层厚度由材料的介电常数和物理厚度决定，即材料的介电常数越高或物理厚度越小，则等效氧化层厚度越小。

由于所述栅介质层103的材料高K介质材料，所述栅介质层103的材料的介电常数无法继续提高，因此，若需要减小所述栅介质层103的等效氧化层厚度，则仅能够减小所述栅介质层103的物理厚度；然而，若所述栅介质层103的物理厚度过小，则所述栅介质层103的电隔离能力较差，容易在栅极层104与衬底100之间引起隧穿电流，使晶体管的性能变差。因此，所述栅介质层103的等效氧化层厚度无法进一步缩小。

由此可见，为了减小栅极层104到衬底100之间的等效氧化层厚度，需要通过减小界面层106的等效氧化层厚度来实现。一种减小界面层106等效氧化层厚度的方法是减小所述界面层106的物理厚度；由于所述界面层106的材料通常为氧化硅或氮氧化硅，形成工艺通常为热氧化工艺或热氧化氮化工艺，因此，通过控制所述介质层106形成工艺的气体流量、气压或温度等工艺参数，能够减小所述界面层106的形成速率，以此减小所述界面层106的厚度。然而，通过控制形成工艺减小的界面层106厚度有限，因此对减小等效氧化层厚度的效果有限。而且，若所述界面层106的厚度过小，则所述界面层106对衬底100表面的缺陷修复能力会变差，且所形成的界面层106厚度的均匀性变差，依旧会对晶体管的性能造成不良影响。

为了解决上述问题，本发明提出一种晶体管的形成方法。其中，在去除伪栅极层，并在介质层内形成暴露出衬底表面的开口之后，在开口底部的衬底表面形成界面层，在所述开口的侧壁表面和底部的界面层表面形成栅介质层；在所述栅介质层内掺杂逆反应离子，所述逆反应离子具有与氧离子的键合能较强的化学键，容易与氧离子发生键合，因此，掺杂于所述栅介质层内的逆反应离子能够自界面层内拉取氧离子并发生键合，从而使所述界面层内的氧离子含量降低，以此提高所述界面层的介电常数，使所述界面层的等效氧化层厚度减小。而且，所述逆反应离子与氧离子键合之后形成的化合物介电常数高于界面层材料的介电常数，能够使栅极层到衬底之间的等效氧化层厚度减小。因此，所形成的晶体管阈值电压下降，晶体管的能耗降低。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2至图12是本发明实施例的晶体管的形成过程的剖面结构示意图。

请参考图2，提供衬底200，所述衬底200表面形成伪栅极层201。

在本实施例中，所述衬底200包括第一区域221和第二区域222，所述第一区域221和第二区域222的衬底200表面均具有伪栅极层201；所述第一区域221和第二区域222之间的衬底200内具有浅沟槽隔离结构(未图示)，所述浅沟槽隔离结构的材料为氧化硅、氮氧化硅或低K介质材料。

在本实施例中，所述衬底200的第一区域221用于形成PMOS晶体管，所述衬底200的第二区域222用于形成NMOS晶体管。在另一实施例中，所述衬底200的第一区域221用于形成核心器件，所述衬底200的第二区域222用于形成外围器件，例如输入输出(I/O)器件。

在本实施例中，所述衬底200为平面基底；所述衬底200硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。

在另一实施例中，所述衬底包括基底、以及位于基底表面的鳍部；此外，所述衬底还包括：位于基底表面的隔离层，所述隔离层覆盖部分鳍部的侧壁，且所述隔离层的表面低于所述鳍部的顶部表面。后续形成的伪栅极层横跨于所述鳍部，而且，所述伪栅极层还覆盖部分所述鳍部顶部和侧壁表面，则后续以栅极替代所述伪栅极层之后，所述栅极也能够横跨于所述鳍部表面、且覆盖部分所述鳍部顶部和侧壁表面。

在一实施例中，所述基底和鳍部能够由半导体衬底刻蚀形成；所述半导体衬底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底；通过刻蚀部分所述半导体衬底，能够在所述半导体衬底内形成若干沟槽，相邻沟槽之间的半导体衬底形成鳍部，而且位于鳍部底部的半导体衬底形成基底。

在其它实施例中，所述鳍部还能够通过外延工艺形成于基底表面；所述基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底；所述鳍部的材料为硅、硅锗、锗或碳化硅。

所述伪栅极层201为后续形成的栅极层占据空间和位置。本实施例中，所述伪栅极层201的形成工艺包括：在衬底200表面形成伪栅极膜；在所述伪栅极膜表面形成掩膜层，所述掩膜层覆盖了需要形成伪栅极层201的对应区域；以所述掩膜层为掩膜，刻蚀所述伪栅极膜直至暴露出衬底200表面为止，形成伪栅极层201；在形成所述伪栅极层201之后，去除所述掩膜层；或者，能够在后续形成侧墙、源区和漏区之后，去除所述掩膜层。

所述掩膜层的材料为氮化硅、氮氧化硅、掺碳的氮氧化硅、掺硼的氮氧化硅中的一种或多种；所述掩膜层的厚度为10埃～200埃；所述掩膜层的形成工艺包括：在所述伪栅极膜表面形成掩膜材料膜；在所述掩膜材料膜表面形成图形化层，所述图形化层覆盖需要形成伪栅极层201的对应区域；以所述图形化层为掩膜，刻蚀所述掩膜材料膜，直至暴露出伪栅极膜表面为止，形成掩膜层203。

其中，所述掩膜材料膜的形成工艺为原子层沉积工艺或化学气相沉积工艺；所述图形化层能够为图形化的光刻胶层，也能够为采用多重图形掩膜工艺形成的掩膜，例如自对准双重图形(Self-AlignedDoublePatterning，简称SADP)掩膜。

所述伪栅极膜的形成工艺为化学气相沉积工艺或物理气相沉积工艺。所述伪栅极层201的材料为无定形硅(amorphouspoly)或多晶硅(crystalpoly)；由于后续需要去除所述伪栅极层201，而所述无定形硅或多晶硅易于被刻蚀、保型性良好、且易于被去除的材料，因此以所述无定形硅或多晶硅为材料形成伪栅极层201，能够使所述伪栅极膜201的形貌良好、结构稳定、易于被去除。

在一实施例中，所述伪栅极层201内还具有掺杂离子，所述掺杂离子为P型离子或N型离子；在所述伪栅极层201内掺杂离子的工艺为离子注入工艺或气体扩散工艺；而且，在所述伪栅极层201内掺杂离子之后，还能够采用热处理工艺激活所述掺杂离子，例如热退火工艺。在所述伪栅极层201内掺杂离子能够提高所述伪栅极层201的刻蚀选择性，以便后续更易去除所述伪栅极层，不易产生刻蚀残留物。

所述伪栅极层201的厚度为500埃～1500埃；所述伪栅极层201的厚度决定了后续所形成的栅极层的厚度。在本实施例中，后续需要在栅介质层和栅极层之间形成覆盖层、阻挡层和功函数层，因此，所述伪栅极层的厚度为后续所需形成的覆盖层、阻挡层、功函数层和栅极层的厚度和，即所述伪栅极膜201的厚度需要大于所需形成的栅极层厚度，以便为后续所形成覆盖层、阻挡层、功函数层预留空间。

在本实施例中，所述伪栅极层201和衬底200之间还具有伪栅介质层202。所述伪栅介质层202的材料为氧化硅；所述伪栅介质层202的厚度为5埃～100埃。所述伪栅介质层202与所述伪栅极层201的材料不同，所述伪栅介质层202与伪栅极层201之间具有较高的刻蚀选择性，因此，所述伪栅介质层202能够在刻蚀伪栅极膜以形成伪栅极层时、以及后续去除伪栅极层时，用于保护衬底200表面免受损伤。

所述伪栅介质层202的形成工艺包括：在形成所述伪栅极膜之前，在衬底200表面形成伪栅介质膜，所述伪栅极膜形成于所述伪栅介质膜表面；在刻蚀所述伪栅极膜并暴露出所述伪栅介质膜之后，采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述伪栅介质膜，并暴露出衬底200表面，形成伪栅介质层202。其中，所述伪栅介质膜的形成工艺为热氧化工艺、ISSG(原位蒸汽生成，In-SituSteamGeneration)氧化工艺或化学气相沉积工艺。

在其它实施例中，还能够不刻蚀所述伪栅介质膜，所述伪栅介质膜能够在后续形成源区和漏区时，保护衬底200表面。

在本实施例中，所述伪栅极层201和伪栅介质层202的侧壁表面还形成有侧墙203，所述侧墙203用于定义源区或漏区到所述伪栅极层201的距离。所述侧墙203的材料为SiN、SiON、SiOCN、SiOBN中的一种或多种组合；所述侧墙203的厚度为20埃～200埃；所述侧墙203的形成工艺包括在衬底200表面形成侧墙层；回刻蚀所述侧墙层直至暴露出衬底200表面和伪栅极层201或掩膜层表面为止，形成侧墙203。其中，侧墙层的形成工艺为原子层沉积(ALD)工艺或化学气相沉积工艺。

在形成所述侧墙203之后，在所述侧墙203和伪栅极层201两侧的衬底200内形成源区和漏区。所述源区和漏区的形成工艺为离子注入工艺，所注入的离子为P型离子或N型离子。在本实施例中，所述第一区域221用于形成PMOS晶体管，则形成于第一区域221衬底200内的源区和漏区内掺杂由P型离子；所述第二区域222用于形成NMOS晶体管，则形成于第二区域222衬底200内的源区和漏区内掺杂由N型离子。

在另一实施例中，还能够在所述侧墙203和伪栅极层201两侧的衬底200内形成应力层，所述应力层的材料为硅锗或碳化硅；在第一区域221的衬底200内，所述应力层的材料为硅锗时，在应力层内掺杂P型离子，以作为源区和漏区；在第二区域222的衬底200内，所述应力层的材料为碳化硅时，在应力层内掺杂N型离子，以作为源区和漏区。

请参考图3，在所述衬底200表面形成介质层204，所述介质层204覆盖所述伪栅极层201的侧壁表面，且所述介质层204暴露出所述伪栅极层201。

所述介质层204用于保留所述伪栅极层201的结构和位置，并且，所述介质层204用于在后续形成的栅极层之间进行电隔离。所述介质层204的形成工艺包括：在衬底200和伪栅极层201表面形成介质膜；平坦化所述介质膜直至暴露出伪栅极层201表面为止，形成介质层204。在本实施例中，所述伪栅极层201的侧壁表面还具有侧墙203，所述介质膜还形成于所述侧墙203的表面，所形成的介质层204覆盖于所述侧墙表面。

所述介质层204的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料或超低K介质材料；形成所述介质膜的工艺为化学气相沉积工艺或物理气相沉积工艺；所形成的介质膜的厚度大于或等于所述伪栅极层201的厚度。在本实施例中，为了使所述介质膜的材料能够充分填充于相邻伪栅极层201之间的沟槽内，形成所述介质膜的工艺为流体化学气相沉积工艺(FCVD)，所形成的介质层204的材料为氧化硅。在其它实施例中，形成所述介质膜的工艺还能够为高密度等离子体沉积工艺(HDP)或高深宽比沉积工艺(HARP)。

所述流体化学气相沉积工艺包括：在衬底200、侧墙203和伪栅极层201表面涂布前驱体，所述前驱体能够为含硅材料，例如硅烷或正硅酸乙酯(TEOS)，且所述前驱体为液态，因此所述前驱体具有流动性，容易进入相邻伪栅极层201之间的沟槽内；采用含氧气体对所述前驱体进行处理，使所述前驱体氧化形成固态的氧化硅材料，形成所述介质膜。

在一实施例中，在所述介质层204与所述伪栅极层201和衬底200之间还能够形成停止层(未图示)，所述停止层的材料与所述介质层204的材料不同，所述停止层用于在后续形成栅极层之后，在源区和漏区表面形成导电结构时，作为刻蚀工艺的停止层。

所述停止层的材料为SiN、SiON、SiOCN、SiOBN中的一种或多种组合；所述停止层的厚度为10埃～200埃；所述停止层的形成工艺包括原子层沉积工艺或化学气相沉积工艺；当对所述介质膜进行平坦化之后，继续对伪栅极层201表面的停止层进行平坦化，直至暴露出所述伪栅极层201表面为止。

请参考图4，去除所述伪栅极层201(如图3所示)，在所述介质层204内形成开口205，所述开口205底部暴露出衬底200表面。

所述开口205用于形成栅极。去除所述伪栅极层201的工艺为湿法刻蚀工艺或干刻蚀工艺，所述干法刻蚀工艺为各向同性的干法刻蚀或各向异性的干法刻蚀，所述湿法刻蚀为各向同性的湿法刻蚀。

本实施例中，所述伪栅极层201的材料为多晶硅，所述干法刻蚀的刻蚀气体包括氯气和溴化氢气体中的一种或两种混合；所述湿法刻蚀的刻蚀液包括硝酸溶液和氢氟酸溶液中的一种或两种混合。

本实施例中，所述伪栅极层201和衬底200之间还形成有伪栅介质层202(如图3所示)，所述伪栅介质层202能够在去除所述伪栅极层201的过程中，保护所述衬底200表面免受损伤；并且，在去除所述伪栅极层之后，能够去除所述伪栅介质层202，由于所述伪栅介质层202与衬底200之间的刻蚀选择比较大，在去除所述伪栅介质层202时，对所述衬底200表面的所述较小。在一实施例中，去除所述伪栅介质层202的工艺为湿法刻蚀工艺，所述湿法刻蚀的刻蚀液为氢氟酸溶液，所述湿法刻蚀工艺对衬底200表面的损伤较小。

请参考图5，在所述开口205底部的衬底200表面形成界面层206。

由于后续形成的栅介质层的材料为高K介质材料，而所述衬底200表面的材料为半导体材料，由于所述高K介质材料与半导体材料之间存在较大的晶格差异，为了增强所述栅介质层与衬底200之间的结合强度，需要在所述栅介质层与衬底200之间形成界面层206作为过度，以增强栅介质层与衬底200之间的结合能力。

所述界面层206的材料为氧化硅或氮氧化硅；所述界面层206的厚度为5埃～10埃；所述界面层206的形成包括热氧化工艺、氮化氧化工艺、化学氧化工艺、化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。在本实施例中，所述衬底200表面的材料为硅，所述界面层206的材料为氧化硅，形成所述界面层206工艺为热氧化工艺。

由于所述界面层206与后续形成的栅介质层的等效氧化层厚度决定了后续形成的栅极层到衬底200之间的等效氧化厚度，继而决定了所形成的晶体管的阈值电压，因此，需要减小所述界面层206或栅介质层的等效氧化层厚度以减小所述晶体管的阈值电压，以此减小晶体管的功耗。然而，由于所述栅介质层的材料为高K介质材料，所述栅介质层的介电常数无法进一步提高；而且，所述栅介质层用于隔离后续形成的栅极层与衬底200，所述栅介质层的物理厚度无法进一步减小；因此，所述栅介质层的等效氧化层厚度无法减小。

由此可见，需要通过减小所述界面层206的等效氧化层厚度来减小栅极层到衬底200之间的等效氧化厚度。然而，由于所述界面层206的物理厚度取决于所述界面层206的形成工艺，即使通过调整界面层206形成工艺的各项参数(例如形成工艺的气压、温度、气体的流量比例等)来减小形成速率，对于界面层206物理厚度的减小依旧有限，所述界面层206物理厚度的减小到3埃～5埃之后，则无法进一步减小，使得栅极层到衬底200之间的等效氧化层厚度难以降低到1.5纳米以下，则所形成的晶体管无法满足更小的半导体工艺节点的需求。

为了进一步减小所述界面层206的等效氧化层厚度，后续通过在界面层206表面的栅介质层、覆盖层或停止层内的逆反应离子来拉取所述界面层206内的氧离子，以此提高所述界面层206的介电常数，来减小界面层206的等效氧化层厚度。而且，通过减小界面层206的介电常数来减小等效氧化层厚度，使得界面层206的物理厚度无需被严格控制，则形成所述界面层206的工艺更易进行、工艺更为简单。

请参考图6，在所述介质层204表面、开口205的侧壁表面和界面层206表面形成栅介质膜207；在所述栅介质膜207内掺杂逆反应离子。

所述栅介质膜207用于形成栅介质层，在本实施例中，所形成的晶体管为高K金属栅结构晶体管，所述栅介质膜207的材料为高K介质材料，所述高K介质材料包括LaO、AlO、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO₃(简称BST)、Al₂O₃、Si₃N₄、SiON中的一种或多种。所述栅介质膜207的厚度为10埃～50埃；所述栅介质膜207的材料为高K介质材料；所述栅介质膜207的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。

由于所述栅介质膜207直接与所述界面层206相接触，在所述栅介质膜207内材料逆反应离子，能够使所述逆反应离子直接从所述界面层206内拉取氧离子，使得界面层206内的氧离子含量降低，则所述界面层206的介电常数提高，能够使界面层206的等效氧化层厚度降低，以此降低晶体管的阈值电压。

所述逆反应离子包括硅离子、钛离子、镧离子、铝离子中的一种或多种；所掺杂的逆反应离子与氧离子之间具有较强的键合能，在所述栅介质膜207内掺杂所述逆反应离子之后，由于所述栅介质膜207与所述界面层206相接触，使得所述逆反应离子易于从所述界面层206内拉取氧离子并进行键合，而界面层206内的氧离子含量降低，从而能够提高所述界面层206的介电常数，以此降低所述界面层206的等效氧化层厚度。而所述逆反应离子与氧离子结合之后所形成的化合物的介电常数高于所述界面206的介电常数，因此，即使逆反应离子与氧离子形成化合物，还是能够使栅极层到衬底200之间的等效氧化层厚度降低。

在所述栅介质膜207内，所述逆反应离子的掺杂浓度为1E12atom/cm³～1E21atom/cm³。所述掺杂高浓度决定了所述逆反应离子自界面层206内拉取氧离子的能力强弱，所述掺杂浓度越高，则拉取的氧离子越多，则界面层206的介电常数提高越多。因此，通过调控所述掺杂浓度，能够使界面层206的等效氧化层厚度达到所需的数值。而且，所述逆反应离子不能直接掺杂入所述界面层206内，否则会直接引起所述界面层206材料的晶格变化，或者使得界面层206材料的介电常数发生较大改变，则无法对晶体管的阈值电压进行精确调控

在所述栅介质膜207内掺杂逆反应离子的工艺为离子注入工艺、等离子体掺杂或原位掺杂工艺。当采用离子注入工艺时，在形成所述栅介质膜207之后，以离子注入工艺在所述栅介质膜207内掺杂逆反应离子；而且，为了避免所掺杂的逆反应离子进入界面层206内，所述离子注入工艺的能量小于2KeV。当采用等离子体掺杂工艺时，等离子体源功率小于1000瓦，偏置功率小于400瓦；而且，所述等离子体掺杂工艺能够以远程等离子体(remoteplasma)工艺或微波(micro-wave)等离子体工艺进行，使所掺杂的离子所带有的能量较低，则所掺杂的离子不易进入界面层206内。当采用原位掺杂工艺时，在形成所述栅介质膜207的工艺过程中，在工艺气体中加入掺杂气体，以在栅介质膜207内原位掺杂逆反应离子。

在采用离子注入工艺在栅介质膜207内掺杂逆反应离子时，能够在离子注入工艺之前或之后，对所述栅介质膜207进行热处理；在采用原位掺杂工艺在栅介质膜207内掺杂逆反应离子时，能够在形成栅介质膜207并掺杂逆反应离子之后，对所述栅介质膜207进行热处理。所述热处理工艺用于驱动所述逆反应离子与界面层206内的氧离子发生键合。而在栅介质膜207内掺杂逆反应离子之前进行热处理工艺，所述热处理工艺用于消除所述栅介质膜207内的缺陷，使得所述逆反应离子在栅介质膜207内的分布更均匀，对于拉取界面层206内的氧离子更有利。

所述热处理工艺为激光退火、快速热退火、尖峰退火、形成气体退火(forminggasannealing)或高压退火；所述激光退火工艺的温度大于1000℃；所述快速热退火或尖峰退火的温度为500℃～800℃；形成气体退火的温度大于400℃。

在一实施例中，在所述栅介质膜207内掺杂逆反应离子之后进行热处理；当热处理工艺为激光退火时，退火温度为1000℃～1300℃；当热处理工艺为尖峰退火时，退火温度为800℃～1000℃；当热处理工艺为快速热退火时，退火温度为500℃～800℃，退火气体为氮气。在进行所述热处理之后，所述栅介质膜207和界面层206的等效氧化层厚度减小了0.5纳米～0.7纳米。

请参考图7，在所述栅介质膜207表面形成覆盖膜208。

所述覆盖膜208用于形成栅极层与栅介质层之间的覆盖层，所述覆盖层用于使栅极层与栅介质层之间相互隔离，避免栅极层和栅介质层的材料相互扩散，并且，所述覆盖层还能够用于在栅极层和栅介质层之间进行电隔离，使所形成的晶体管性能稳定。

所述覆盖膜208的厚度为5埃～20埃；所述覆盖膜208的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述覆盖膜208的材料包括La₂O₃、AL₂O₃、Ga₂O₃、In₂O₃、MoO、Pt、Ru、TaCNO、Ir、TaC、MoN、WN、Ti_xN_1-x(0<x<1)中的一种或多种。

在本实施例中，在所述覆盖膜208内掺杂逆反应离子。在所述覆盖膜208内掺杂所述逆反应离子，能够进一步促使所述逆反应离子自界面层206内拉取氧离子，从而进一步提高界面层206的介电常数，使界面层206的等效氧化层厚度降低。

在所述覆盖膜208内掺杂的逆反应离子包括硅离子、钛离子、镧离子、铝离子中的一种或多种，所掺杂的逆反应离子与氧离子之间具有较强的键合能；在所述覆盖膜208内，所述逆反应离子的掺杂浓度为1E12atom/cm³～1E21atom/cm³。

在所述覆盖膜208内掺杂逆反应离子的工艺为离子注入工艺、等离子体掺杂或原位掺杂工艺。当采用离子注入工艺时，在形成所述覆盖膜208之后，以离子注入工艺在所述覆盖膜208内掺杂逆反应离子，所述离子注入工艺的能量小于2KeV。当采用等离子体掺杂工艺时，等离子体源功率小于1000瓦，偏置功率小于400瓦；而且，所述等离子体掺杂工艺能够以远程等离子体工艺或微波等离子体工艺进行。当采用原位掺杂工艺时，在形成所述覆盖膜208的工艺过程中，在工艺气体中加入掺杂气体，即含硅气体、含钛气体、含镧气体、含铝气体中的一种或多种，以在覆盖膜208内原位掺杂逆反应离子。

在另一实施例中，所述覆盖膜内也能够不掺杂所述逆反应离子。

在其它实施例中，还能够在所述覆盖膜内掺杂所述逆反应离子，而不在栅介质膜内掺杂所述逆反应离子，并且在所述覆盖膜内掺杂所述逆反应离子之后，对所述覆盖膜、栅极膜和界面层进行热处理工艺。

请参考图8，在所述覆盖膜208表面形成阻挡膜209。

所述阻挡膜209用于在后续形成栅极层和功函数层的工艺中，作为阻挡层，以保护覆盖膜208表面免受损伤。在本实施例中，第一区域221用于形成PMOS晶体管，第二区域222用于形成NMOS晶体管，而且，在第一区域221的PMOS晶体管内，需要在覆盖层和栅极层之间第一功函数层，在第二区域222的NMOS晶体管内，需要在覆盖层和栅极层之间第二功函数层；由于所述第一功函数层用于调节PMOS晶体管的功函数，第二功函数层用于调节NMOS晶体管的功函数，因此所述第一功函数层和第二功函数层的材料不同，因此后续需要分别在第一区域221和第二区域222的开口205内形成第一功函数层和第二功函数层，则所述阻挡膜能够在形成所述第一功函数层和第二功函数层的过程中，保护所述覆盖膜表面免受损伤，以保证后续形成的覆盖层形貌良好。

所述阻挡膜209的厚度为5埃～20埃；所述阻挡膜209的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述阻挡膜209的材料包括TaN、Ta、TaAl中的一种或多种，所述阻挡膜209与后续形成的第一功函数层或第二功函数层的材料不同，使所述阻挡膜209与第一功函数层和第二功函数层之间具有较高的刻蚀选择性，使所述阻挡膜209能够在后续工艺中保护所述覆盖膜208。

在本实施例中，在所述阻挡膜209内掺杂逆反应离子。在所述阻挡膜209内掺杂所述逆反应离子，能够进一步促使所述逆反应离子自界面层206内拉取氧离子，从而进一步提高界面层206的介电常数，使界面层206的等效氧化层厚度降低。

在所述阻挡膜209内掺杂的逆反应离子包括硅离子、钛离子、镧离子、铝离子中的一种或多种，所掺杂的逆反应离子与氧离子之间具有较强的键合能；在所述阻挡膜209内，所述逆反应离子的掺杂浓度为1E12atom/cm³～1E21atom/cm³。

在所述阻挡膜209内掺杂逆反应离子的工艺为离子注入工艺、等离子体掺杂或原位掺杂工艺。当采用离子注入工艺时，在形成所述阻挡膜209之后，以离子注入工艺在所述阻挡膜209内掺杂逆反应离子，所述离子注入工艺的能量小于2KeV。当采用等离子体掺杂工艺时，等离子体源功率小于1000瓦，偏置功率小于400瓦；而且，所述等离子体掺杂工艺能够以远程等离子体工艺或微波等离子体工艺进行。当采用原位掺杂工艺时，在形成所述阻挡膜209的工艺过程中，在工艺气体中加入掺杂气体，即含硅气体、含钛气体、含镧气体、含铝气体中的一种或多种，以在阻挡膜209内原位掺杂逆反应离子。

在另一实施例中，所述阻挡膜209内也能够不掺杂所述逆反应离子。

请参考图9，在第一区域221的阻挡膜209表面形成第一功函数层210。

在本实施例中，所述第一区域221用于形成PMOS晶体管，则所述第一功函数层210为P型功函数层。所述第一功函数层210的形成工艺包括：在阻挡膜209表面形成第一功函数膜；在第一功函数膜表面形成图形化层，所述图形化层覆盖暴露出第二区域222的第一功函数膜；以所述图形化层为掩膜，刻蚀所述第一功函数膜，直至暴露出所述阻挡膜209表面为止，在第一区域221形成第一功函数层210。

其中，所述第一功函数膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述图形化层为图形化的光刻胶层；在刻蚀所述第一功函数膜的过程中，所述阻挡膜209作为刻蚀停止层。所述第一功函数层210的厚度为10埃～100埃；所述第一功函数层210的材料包括Ti_xN_1-x(0<x<1)、TaC、MoN、TaN中的一种或多种。

请参考图10，在第二区域222的阻挡膜209表面形成第二功函数层211。

在本实施例中，所述第二区域222用于形成NMOS晶体管，则所述第二功函数层211为N功函数层。所述第二功函数层211的形成工艺包括：在阻挡膜209和第一功函数层210表面形成第二功函数膜；在第二功函数膜表面形成图形化层，所述图形化层覆盖暴露出第一区域221的第二功函数膜；以所述图形化层为掩膜，刻蚀所述第二功函数膜，直至暴露出所述第一功函数层210表面为止，在第二区域222形成第二功函数层211。

其中，所述第二功函数膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述图形化层为图形化的光刻胶层。所述第二功函数层211的厚度为10埃～100埃；所述第二功函数层211的材料包括Ti_xAl_1-x(0<x<1)、Ti、Al、TaAl中的一种或多种。

请参考图11，在所述第一功函数层210和第二功函数层211表面形成填充满所述开口205(如图10所示)的栅极膜212。

位于所述开口205内的栅极膜212用于形成栅极层，所述栅极层作为所形成的晶体管的栅极。由于本实施例中所形成的晶体管为高K金属栅晶体管，所述栅极膜212的材料为金属，所述金属为钨、铝、铜、钛、银、金、铅或镍，所述栅极膜212的形成工艺为物理气相沉积工艺、化学气相沉积工艺、原子层沉积工艺、电镀工艺或化学镀工艺。

随着半导体器件尺寸的缩小，用于形成栅极层的开口205的尺寸也相应缩小，所述开口205的深宽比相应变化大。为了避免在形成所述栅极膜212的过程中，所述开口205顶部过早闭合，而使形成于开口205内的栅极膜212内部形成空洞，形成所述栅极膜212的工艺需要具有良好的覆盖能力，而且，需要使栅极膜212的材料易于进入开口205的底部。

请参考图12，平坦化所述栅极膜212、第一功函数层210、第二功函数层211、阻挡膜209、覆盖膜208和栅介质膜207，直至暴露出所述介质层204表面为止，在所述开口205(如图10所示)的侧壁表面和所述开口205底部的界面层206表面形成栅介质层207a，在栅介质层207a表面形成覆盖层208a，在覆盖层208a表面形成阻挡层209a，在阻挡层209a表面形成第一功函数层210a和第二功函数层211a，在第一功函数层210a和第二功函数层211a表面形成栅极层212a。

本实施例中，所述平坦化工艺为化学机械抛光工艺，用于去除介质层207表面的部分栅极膜212、第一功函数层210、第二功函数层211、阻挡膜209、覆盖膜208和栅介质膜207。

在本实施例中，还能够在形成所述栅极层212a之后，进行热处理工艺，所述热处理工艺能够进一步驱动栅介质层207a、覆盖层208a或阻挡层209a内的逆反应离子自界面层206内拉取氧离子并发生键合，使得所掺杂的逆反应离子得到充分利用，从而使界面层206内的氧离子含量降低，界面层206的介电常数提高，所述界面层206的等效氧化层厚度减小。

所述热处理工艺包括形成气体退火，所述形成气体退火工艺的温度大于400℃，退火气体包括氮气、氢气中的一种或两种。所述热处理工艺还能够为其它退火工艺。

在一实施例中，在栅介质层207a内掺杂的逆反应离子为硅离子，在采用平坦化工艺形成栅极层212a之后，进行所述形成气体退火工艺，退火气体为氮气，退火温度为410℃；经过所述形成气体退火工艺之后，在第一区域221以及第二区域222内，所述栅极层212a和衬底200之间的等效氧化层厚度均减小了0.5纳米～0.7纳米。

在其它实施例中，在采用平坦化工艺形成栅极层212a之后，也能够不进行所述热处理工艺。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种晶体管的形成方法，其特征在于，包括：

提供衬底，所述衬底表面具有伪栅极层，所述衬底表面具有介质层，所述介质层覆盖所述伪栅极层的侧壁表面，且所述介质层暴露出所述伪栅极层；

去除所述伪栅极层，在所述介质层内形成开口，所述开口底部暴露出衬底表面；

在所述开口底部的衬底表面形成界面层；

在所述开口的侧壁表面和所述开口底部的界面层表面形成栅介质层；

在所述栅介质层内掺杂逆反应离子；

在所述栅介质层表面形成填充满所述开口的栅极层。

2.如权利要求1所述的晶体管的形成方法，其特征在于，所述栅介质层和栅极层的形成工艺包括：在所述介质层表面、开口的侧壁表面和界面层表面形成栅介质膜；在所述栅介质膜表面形成栅极膜，所述栅极膜填充满所述开口；平坦化所述栅极膜和栅介质膜，直至暴露出所述介质层表面为止，形成所述栅介质层和栅极层。

3.如权利要求2所述的晶体管的形成方法，其特征在于，在所述栅介质层内掺杂逆反应离子的工艺包括：在形成所述栅极膜之前，采用离子注入工艺、等离子体掺杂工艺或原位掺杂工艺在所述栅介质膜内掺杂逆反应离子。

4.如权利要求3所述的晶体管的形成方法，其特征在于，在所述栅介质层内掺杂逆反应离子的工艺还包括：采用离子注入工艺、等离子体掺杂工艺或原位掺杂工艺在所述栅介质膜内掺杂逆反应离子之前或之后，对所述栅介质层进行热处理。

5.如权利要求4所述的晶体管的形成方法，其特征在于，所述热处理工艺为激光退火、快速热退火、尖峰退火、形成气体退火或高压退火；所述激光退火工艺的温度大于1000℃；所述快速热退火或尖峰退火的温度为500℃～800℃；形成气体退火的温度大于400℃。

6.如权利要求2所述的晶体管的形成方法，其特征在于，还包括：在形成所述栅极膜之前，在所述栅介质膜表面形成覆盖膜，在所述覆盖膜表面形成栅极膜；平坦化所述栅极膜、覆盖膜和栅介质膜，直至暴露出所述介质层表面为止，在栅极层和栅介质层之间形成覆盖层。

7.如权利要求6所述的晶体管的形成方法，其特征在于，在所述覆盖膜内掺杂逆反应离子；在所述覆盖膜内掺杂逆反应离子的工艺为离子注入工艺或原位掺杂工艺。

8.如权利要求6所述的晶体管的形成方法，其特征在于，还包括：在形成所述覆盖膜之后，在所述覆盖膜表面形成阻挡膜，在所述阻挡膜表面形成栅极膜；平坦化所述栅极膜、阻挡膜、覆盖膜和栅介质膜，直至暴露出所述介质层表面为止，在栅极层和覆盖层之间形成阻挡层。

9.如权利要求8所述的晶体管的形成方法，其特征在于，在所述阻挡膜内掺杂逆反应离子；在所述覆盖膜内掺杂逆反应离子的工艺为离子注入工艺或原位掺杂工艺。

10.如权利要求1、7或9所述的晶体管的形成方法，其特征在于，所述逆反应离子包括硅离子、钛离子、镧离子、铝离子中的一种或多种。

11.如权利要求1、7或9所述的晶体管的形成方法，其特征在于，所述逆反应离子的掺杂浓度为1E12atom/cm³～1E21atom/cm³。

12.如权利要求1所述的晶体管的形成方法，其特征在于，所述界面层的材料为氧化硅或氮氧化硅；所述界面层的厚度为5埃～10埃；所述界面层的形成包括热氧化工艺、氮化氧化工艺、化学氧化工艺、化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。

13.如权利要求1所述的晶体管的形成方法，其特征在于，所述衬底包括第一区域和第二区域，所述第一区域和第二区域的衬底表面均具有伪栅极层。

14.如权利要求13所述的晶体管的形成方法，其特征在于，还包括：在形成栅极层之前，在第一区域的栅介质层上形成第一功函数层；在形成栅极层之前，在第二区域的栅介质层上形成第二功函数层；在所述第一功函数层和第二功函数层表面形成栅极层。

15.如权利要求1所述的晶体管的形成方法，其特征在于，还包括：在所述衬底和伪栅极层之间形成伪栅介质层；在去除伪栅极层之后，去除开口底部的伪栅介质层。

16.如权利要求15所述的晶体管的形成方法，其特征在于，所述伪栅介质层的材料为氧化硅；所述伪栅介质层的形成工艺为热氧化工艺、原位蒸汽生成氧化工艺、化学气相沉积工艺；所述伪栅介质层的厚度为5埃～100埃。

17.如权利要求1所述的晶体管的形成方法，其特征在于，还包括：在所述伪栅极层的侧壁表面形成侧墙，所述介质层覆盖于所述侧墙表面；所述侧墙的材料为SiN、SiON、SiOCN、SiOBN中的一种或多种组合；所述侧墙的形成工艺包括化学气相沉积工艺或原子层沉积工艺；所述侧墙的厚度为20埃～200埃。

18.如权利要求1所述的晶体管的形成方法，其特征在于，还包括：在所述介质层与所述伪栅极层和衬底之间形成停止层；所述停止层的材料与介质层的材料不同；所述停止层的材料为SiN、SiON、SiOCN、SiOBN中的一种或多种组合；所述停止层的形成工艺包括化学气相沉积工艺或原子层沉积工艺；所述停止层的厚度为10埃～200埃。

19.如权利要求1所述的晶体管的形成方法，其特征在于，所述栅介质层的厚度为10埃～50埃；所述栅介质层的材料为高K介质材料。

20.如权利要求1所述的晶体管的形成方法，其特征在于，所述栅极层的为金属，所述金属为铜、钨或铝；在形成所述栅极层之后，进行热处理工艺，所述热处理工艺包括形成气体退火；所述形成气体退火工艺的温度大于400℃，气体包括氮气、氢气中的一种或两种。