CN102486998A

CN102486998A - 形成栅极的方法

Info

Publication number: CN102486998A
Application number: CN2010105690062A
Authority: CN
Inventors: 洪中山; 李凡
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-12-01
Filing date: 2010-12-01
Publication date: 2012-06-06
Anticipated expiration: 2030-12-01
Also published as: CN102486998B

Abstract

一种形成栅极的方法，包括：提供半导体衬底，在所述半导体衬底上形成有介质层，在所述介质层中形成有伪栅极结构，所述伪栅极结构包括伪栅极和位于所述半导体衬底与伪栅极之间的栅介质层，所述伪栅极结构周围具有侧墙；去除部分所述伪栅极和侧墙，在所述伪栅极和所述侧墙上形成第一沟槽，所述第一沟槽的顶部宽度大于底部宽度；去除剩余的伪栅极，形成栅极沟槽；在所述栅极沟槽内填充栅极材料，形成栅极。本发明由于形成的栅极沟槽顶部宽度大于底部宽度，有利于栅极材料的填充，改善栅极材料的填充性能，避免或者至少减少在栅极中形成空隙。而且，在形成顶部宽度大于底部宽度的第一沟槽时，不会损害半导体衬底。

Description

形成栅极的方法

技术领域

本发明涉及半导体制造领域，尤其涉及形成栅极的方法。

背景技术

现有技术中，形成栅的工艺可分为前栅(gate first)工艺和后栅(gate last)工艺。前栅工艺是指先沉积栅介质层，在栅介质层上形成栅电极，然后进行源漏注入，之后进行退火工艺以激活源漏中的离子。前栅工艺其工艺步骤简单，但在进行退火时，栅电极不可避免地要承受高温，导致MOS管的阈值电压Vt漂移，影响管子性能。后栅工艺是指在退火工艺后，即在高温步骤后，刻蚀掉多晶硅伪栅，形成伪栅沟槽，再用合适的金属填充伪栅沟槽以形成栅电极，这样可以使栅电极避开高温，避免MOS管的阈值电压Vt漂移，影响管子性能。

后栅工艺可以大大加宽栅电极的材料的选择范围，但是工艺变得更加复杂。在形成金属栅电极时，随着半导体器件尺寸越来越小，特别是在32nm及以下工艺中，由于伪栅沟槽宽度变小，使得金属材料的填充效率难以达到百分之百，即在伪栅沟槽中填入的金属中间会存在着一定的间隙，间隙不仅会增大栅电极的寄生电阻，而且还会造成MOS管可靠性降低等问题。

2010年2月24日公开的公开号为“CN101656205A”的中国专利申请公开的“集成电路金属栅极结构及其制造方法”公开了一种形成金属栅极的方法，包括：提供半导体衬底；在所述半导体衬底上形成伪栅极结构，其中，所述伪栅极结构包括多晶硅；除去所述伪栅极结构，以提供具有顶部和底部的沟槽，其中所述顶部和所述底部具有第一宽度；增加所述沟槽的顶部宽度，以提供第二宽度；以及，在包括所述第二宽度的所述沟槽中形成栅极，其中所述形成栅极的步骤包括将第一金属沉积到所述沟槽中。该专利文献中公开的形成金属栅极的方法，在去除伪栅极结构后，增加沟槽顶部的宽度，以利于之后向沟槽内填充金属，改善金属的填充性。然而，该专利文献中利用氩(Ar)溅射工艺增加沟槽顶部宽度，这样容易对衬底造成破坏。

发明内容

本发明解决的问题是现有技术的形成金属栅极的方法容易损伤衬底。

为解决上述问题，本发明提供一种形成栅极的方法，包括：

提供半导体衬底，在所述半导体衬底上形成有介质层，在所述介质层中形成有伪栅极结构，所述伪栅极结构包括伪栅极和位于所述半导体衬底与伪栅极之间的栅介质层，所述伪栅极结构周围具有侧墙；

去除部分所述伪栅极和侧墙，在所述伪栅极和所述侧墙上形成第一沟槽，所述第一沟槽的顶部宽度大于底部宽度；

去除剩余的伪栅极，形成栅极沟槽；

在所述栅极沟槽内填充栅极材料，形成栅极。

可选的，所述去除剩余的伪栅极，形成栅极沟槽包括：

去除剩余的伪栅极，形成暴露出所述栅介质层的栅极沟槽。

可选的，所述去除剩余的伪栅极，形成栅极沟槽包括：

去除剩余的伪栅极，之后去除栅介质层，形成暴露出所述衬底的第二沟槽；

在所述第二沟槽内形成高k介质层，所述k值大于4.5，覆盖所述第二沟槽的侧壁和底部，形成栅极沟槽。

可选的，所述第一沟槽的高度为所述伪栅极高度的1/4～4/5；所述第一沟槽的宽度为所述伪栅极宽度的21/20～3/2。

可选的，所述去除部分所述伪栅极和侧墙的方法为干法刻蚀。

可选的，所述干法刻蚀使用的气体包括：氩气，氯化硼气体和氯气。

可选的，所述去除部分所述伪栅极和侧墙的方法为溅射。

可选的，所述溅射方法中使用的气体包括：氩气，氯化硼气体。

可选的，所述去除剩余的伪栅极的方法为干法刻蚀，且对所述伪栅极和所述侧墙的刻蚀选择比大于20。

可选的，所述干法刻蚀使用的气体包括：溴化氢气体、氦气和氯气。

可选的，用湿法刻蚀去除栅介质层。

可选的，所述伪栅极的材料选自硅、锗、锗硅、氮化硅、氧化硅中的一种或者他们的组合。

可选的，所述栅极材料选自铪、锆、钛、铝、铊、钯、铂、钴、镍、钨、银、铜、金、导电的金属氮化物、导电的金属碳化物、导电的金属硅化物其中之一或者他们的组合。

与现有技术相比，本发明具有以下优点：

本发明形成栅极的方法，在半导体衬底上形成伪栅极结构后，首先去除部分伪栅极和伪栅极周围的侧墙，在伪栅极和侧墙上形成第一沟槽，第一沟槽的顶部宽度大于底部宽度，然后再去除剩余的伪栅极，形成栅极沟槽，该栅极沟槽的顶部宽度自然而然大于底部宽度，之后在栅极沟槽内填充栅极材料形成栅极。在形成顶部宽度大于底部宽度的第一沟槽时，由于没有完全去除伪栅极，剩余的伪栅极起到保护半导体衬底的作用，从而不会损害半导体衬底。而且，由于形成的栅极沟槽顶部宽度大于底部宽度，有利于栅极材料的填充，改善栅极材料的填充性能，避免或者至少减少在栅极中形成空隙。

在本发明的具体实施例中，去除剩余的伪栅极后还去除栅介质层，形成第二沟槽，之后在第二沟槽内先形成一层高k介质层，覆盖第二沟槽的底部和侧壁形成栅极沟槽，该栅极沟槽的顶部宽度自然而然大于底部宽度，然后填充栅极材料形成栅极。这样本发明具体实施例在栅极周围形成了高k介质层，可以解决由于随着半导体器件的缩小，相应的栅介质层的厚度相应的变薄，容易引起泄漏电流的问题。

附图说明

图1是本发明具体实施方式的形成栅极的方法的流程图；

图2a～图2f为本发明第一实施例的形成栅极的方法的剖面结构示意图；

图3a～图3e为本发明第二实施例的形成栅极的方法的剖面结构示意图。

具体实施方式

本发明具体实施方式的形成栅极的方法首先去除部分的伪栅极和侧墙，在伪栅极和侧墙上形成顶部宽度大于底部宽度的第一沟槽，之后再去除伪栅极，形成顶部宽度大于底部宽度的栅极沟槽。本发明在形成顶部宽度大于底部宽度的第一沟槽时，由于没有完全去除伪栅极，剩余的伪栅极起到保护半导体衬底的作用，从而不会损害半导体衬底，因此可以解决现有技术中在去除伪栅极、形成栅极沟槽后，再对栅极沟槽周围的介质层进行轰击增大栅极沟槽顶部宽度时，会损伤半导体衬底的问题。

为了使本领域的技术人员可以更好的理解本发明，下面结合附图详细说明本发明的具体实施方式。

图1是本发明具体实施方式的形成栅极的方法的流程图，参考图1，本发明具体实施方式的形成栅极的方法包括：

步骤S11，提供半导体衬底，在所述半导体衬底上形成有介质层，在所述介质层中形成有伪栅极结构，所述伪栅极结构包括伪栅极和位于所述半导体衬底与伪栅极之间的栅介质层，所述伪栅极结构周围具有侧墙；

步骤S12，去除部分所述伪栅极和侧墙，在所述伪栅极和所述侧墙上形成第一沟槽，所述第一沟槽的顶部宽度大于底部宽度；

步骤S13，去除剩余的伪栅极，形成栅极沟槽；

步骤S14，在所述栅极沟槽内填充栅极材料，形成栅极。

图2a～图2f为本发明第一实施例的形成栅极的方法的剖面结构示意图，为了使本领域技术人员可以更好的理解本发明具体实施方式的形成栅极的方法，下面结合具体实施例并结合参考图1和图2a～图2f详细说明本发明具体实施方式的形成栅极的方法。

结合参考图1和图2c，执行步骤S11，提供半导体衬底20，在所述半导体衬底20上形成有介质层23，在所述介质层21中形成有伪栅极结构，所述伪栅极结构包括伪栅极22和位于所述半导体衬底20与伪栅极22之间的栅介质层21，所述伪栅极结构周围具有侧墙24。具体为：

参考图2a，提供半导体衬底20，在所述半导体衬底上依次形成栅介质层21′和薄膜层22′。半导体衬底20的材料可以为单晶或非晶结构的硅或硅锗；也可以是绝缘体上硅(SOI)；或者还可以包括其它的材料，例如砷化镓等III-V族化合物。在所述半导体衬底20中形成有器件结构(图中未示)，例如隔离沟槽结构等。栅介质层21′的材料可以为氧化硅等本领域技术人员公知的材料，该具体实施例中选用氧化硅。薄膜层22′的材料选自硅、锗、锗硅、氮化硅、氧化硅中的一种或者他们的组合，本发明具体实施例中选用多晶硅。

参考图2b，利用光刻、刻蚀工艺图形化栅介质层和薄膜层，形成伪栅极结构，所述伪栅极结构包括伪栅极22和栅介质层21，图形化后的栅介质层对应栅介质层21，图形化后的薄膜层对应伪栅极22。相应的伪栅极22的材料选自硅、锗、锗硅、氮化硅、氧化硅中的一种或者他们的组合。本发明具体实施例中为多晶硅栅极。

参考图2c，形成伪栅极结构后，对半导体衬底20进行源漏注入，在半导体衬底20中形成源区和漏区(图中未示)，并且在伪栅极22的周围形成侧墙24。之后形成介质层23，覆盖所述伪栅极结构以及半导体衬底20的表面，介质层23的材料可以为氧化硅等本领域技术人员公知的材料，本发明具体实施例中选用氧化硅。形成介质层23后对介质层23平坦化，使介质层23的表面与伪栅极22的表面相平。

结合参考图1和图2d，执行步骤12，去除部分所述伪栅极22和侧墙24，在所述伪栅极22和所述侧墙24上形成第一沟槽25，所述第一沟槽25的顶部宽度大于底部宽度。其中，相对于所述半导体衬底20而言，第一沟槽25的底部靠近半导体衬底20，顶部远离半导体衬底20。第一沟槽25的高度H为伪栅极高度h的1/4～4/5，所述第一沟槽25的顶部宽度D为所述伪栅极宽度d的21/20～3/2。在本发明具体实施例中，第一沟槽25的形状为锥形，当然在其他实施例中，第一沟槽25的形状不限于锥形，也可以为其他形状，只要满足第一沟槽25的顶部宽度大于底部宽度，且第一沟槽25的高度H为伪栅极高度h的1/4～4/5，所述第一沟槽25的顶部宽度D为所述伪栅极宽度d的21/20～3/2即可。

在本发明具体实施例中，去除部分所述伪栅极22和侧墙24的方法为干法刻蚀。干法刻蚀使用的气体包括：氩(Ar)气，氯化硼(BCl₃)气体和氯(Cl₂)气。氩气的流量为500～2000sccm，氯化硼气体的流量为50～200sccm，氯气的流量为50～150sccm。干法刻蚀过程中的射频功率为1000w～3000w，在该射频功率范围内将刻蚀气体等离化。刻蚀腔内的气体压力为10～50mTorr(豪托)。氩和氯化硼是大分子气体，在偏置功率作用下，氩和氯化硼具有高能量，因此当氩、氯化硼以及氯等离子体轰击侧墙24，侧墙24的上部在等离子体物理轰击的作用下部分被去除，形成斜面；伪栅极22与氩、氯化硼以及氯等离子体的作用不仅有氩、氯化硼等离子体的物理轰击作用，而且有氯等离体与多晶硅伪栅极22发生化学反应，在干法刻蚀过程中，对伪栅极22的刻蚀速率大于对侧墙24的刻蚀速率，从而可以形成顶部宽度大于底部宽度的第一沟槽25。具体实例中，可以根据实际情况，通过调整工艺参数确定第一沟槽25的高度，顶部的宽度。

需要说明的是，在干法刻蚀形成第一沟槽时，为了不损伤介质层23，需要在介质层23的表面形成掩膜层，例如，氮化硅掩膜层，对介质层23进行保护。

在本发明具体实施例中，去除部分所述伪栅极22和侧墙24形成第一沟槽25的另一种方法为溅射。溅射方法中使用的气体包括：氩气，氯化硼气体。此处不对该方法进行赘述。

结合参考图1和图2e，执行步骤S13，去除剩余的伪栅极，形成栅极沟槽26。在第一实施例中，去除剩余的伪栅极，形成暴露出所述栅介质层21的栅极沟槽26。该栅极沟槽26的顶部即为以上所述的第一沟槽的顶部，因此栅极沟槽26的顶部宽度大于底部宽度，且顶部宽度为底部宽度的21/20～3/2，即为所述伪栅极宽度的21/20～3/2。

本发明具体实施例中，去除剩余的伪栅极的方法为干法刻蚀，且对所述伪栅极和所述侧墙24的刻蚀选择比大于20。这样可以保证去除剩余的伪栅极时，侧墙24损失很少。干法刻蚀使用的气体包括：溴化氢气体、氦气和氯气。溴化氢气体的流量为100～300sccm，氦气的流量为200～350sccm，氯气的流量为30～100sccm，刻蚀中的射频功率为300～500W，刻蚀腔内的气压为20～60mT。

结合参考图1和图2f，执行步骤S14，在所述栅极沟槽26内填充栅极材料，形成栅极27。所述栅极27的材料选自铪、锆、钛、铝、铊、钯、铂、钴、镍、钨、银、铜、金、导电的金属氮化物、导电的金属碳化物、导电的金属硅化物其中之一或者他们的组合。形成栅极27的具体方法为：利用气相沉积，例如物理气相沉积(PVD)、化学气相沉积(CVD)填充栅极材料于所述栅极沟槽内，且填满栅极沟槽，之后，利用平坦化工艺，例如化学机械研磨平坦化栅极材料，最终形成栅极27。在本发明具体实施例中，选用金属铝作为栅极材料。利用物理气相沉积方法填充金属铝于所述栅极沟槽内，并且在沉积金属铝时，在介质层23的表面上也沉积有金属铝，之后利用平坦化工艺去除介质层23表面上的金属铝，形成栅极27，栅极27的表面和介质层23的表面相平。

本发明第一实施例的形成栅极的方法，在半导体衬底上形成伪栅极结构后，首先去除部分伪栅极和伪栅极周围的侧墙，在伪栅极和侧墙上形成第一沟槽，第一沟槽的顶部宽度大于底部宽度，然后再去除剩余的伪栅极，形成暴露出栅介质层的栅极沟槽，该栅极沟槽的顶部宽度自然而然大于底部宽度，之后在栅极沟槽内填充栅极材料形成栅极。在形成顶部宽度大于底部宽度的第一沟槽时，由于没有完全去除伪栅极，剩余的伪栅极起到保护半导体衬底的作用，从而不会损害半导体衬底。而且，由于形成的栅极沟槽顶部宽度大于底部宽度，有利于栅极材料的填充，改善栅极材料的填充性能，避免或者至少减少在栅极中形成空隙。

图3a～图3e为本发明第二实施例的形成栅极的方法的剖面结构示意图，下面结合第二实施例并结合参考图1和图3a～图3e详细说明本发明具体实施方式的形成栅极的方法。

结合参考图1和图3a，执行步骤S11，提供半导体衬底40，在所述半导体衬底40上形成有介质层43，在所述介质层43中形成有伪栅极结构，所述伪栅极结构包括伪栅极42和位于所述半导体衬底40与伪栅极42之间的栅介质层41，所述伪栅极结构周围具有侧墙44。

其中，第二实施例中步骤S11与第一实施例中的步骤S11相同，在此不做详述，可以参考以上对步骤S11的详细说明。

结合参考图1和图3b，执行步骤12，去除部分所述伪栅极42和侧墙44，在所述伪栅极42和所述侧墙44上形成第一沟槽45，所述第一沟槽45的顶部宽度大于底部宽度。其中，第二实施例中步骤S12与第一实施例中的步骤S12相同，在此不做详述，可以参考以上对步骤S12的详细说明。

结合参考图1和图3c、图3d，执行步骤S13，去除剩余的伪栅极42，形成栅极沟槽47。在第二实施例中，去除剩余的伪栅极、形成栅极沟槽47包括：参考图3c，去除剩余的伪栅极，之后去除栅介质层，形成暴露出所述衬底40的第二沟槽46；参考图3d，在所述第二沟槽内形成高k介质层48，所述k值大于4.5，覆盖所述第二沟槽的侧壁和底部，形成栅极沟槽47。栅极沟槽47的顶部宽度大于底部宽度，且顶部的宽度为底部宽度的21/20～3/2，即为所述伪栅极宽度的21/20～3/2。

本发明具体实施例中，去除剩余的伪栅极的方法为干法刻蚀，且对所述伪栅极和所述侧墙的刻蚀选择比大于20。这样可以保证去除剩余的伪栅极时，侧墙损失很少。去除剩余的伪栅极的干法刻蚀使用的气体包括：溴化氢气体、氦气和氯气。溴化氢气体的流量为100～300sccm，氦气的流量为200～350sccm，氯气的流量为30～100sccm，刻蚀中的射频功率为300～500W，刻蚀腔内的气压为20～60mT。在去除剩余的伪栅极后，利用湿法刻蚀去除栅介质层暴露出衬底，本发明具体实施例中，栅介质层的材料为二氧化硅，湿法刻蚀中使用的溶液为氢氟酸(HF)溶液。

在本发明实施例中，利用气相沉积方法，例如物理气相沉积(PVD)、化学气相沉积(CVD)，形成高k介质层48，覆盖所述第二沟槽的侧壁和底部、以及介质层43的表面；在具体实例中，根据高k介质层的材料的选择相应的沉积方法。在本发明中，所述高k介质层的材料选自氧化铪(HfO₂)、硅氧化铪(HfSiO)、氮氧化铪(HfON)、氮氧化铪硅(HfSiON)，氧化镧(La₂O₃)、氧化锆(ZrO₂)、硅氧化锆(ZrSiO)、氧化钛(TiO₂)、氧化钇(Y₂O₃)。在本发明具体实施例中，选用硅氧化铪作为高k介质层的材料，用化学气相沉积方法形成硅氧化铪高k介质层，该高k介质层覆盖所述第二沟槽的侧壁和底部、以及介质层43、侧墙44的表面，之后用化学机械平坦化工艺去除介质层43、侧墙44表面的高k介质层。

结合参考图1和图3e，执行步骤S14，在所述栅极沟槽内填充栅极材料，形成栅极49。本发明中，形成高k介质层后，利用气相沉积，例如物理气相沉积(PVD)、化学气相沉积(CVD)填充栅极材料于所述栅极沟槽内，且填满栅极沟槽，形成栅极49。本发明具体实施例中，用物理气相沉积沉积金属铝于所述栅极沟槽内，并且在沉积金属铝时，在介质层43的表面、侧墙44表面上也沉积有金属铝；然后，利用平坦化工艺去除介质层43表面、侧墙44表面上的金属铝，形成栅极49，栅极49的表面和介质层43的表面相平。

在本发明的第二具体实施例中，在栅极49的底部和侧壁形成有高k介质层48，这样可以防止随着半导体器件的缩小，相应的栅介质层的厚度也在相应的变薄，容易引起泄漏电流的问题。

本发明的第二实施例的形成栅极的方法，在半导体衬底上形成伪栅极结构后，首先去除部分伪栅极和伪栅极周围的侧墙，在伪栅极和侧墙上形成第一沟槽，第一沟槽的顶部宽度大于底部宽度，然后再去除剩余的伪栅极以及栅介质层，形成第二沟槽，之后在第二沟槽内先形成高k介质层，覆盖第二沟槽的底部和侧壁，该栅极沟槽的顶部宽度自然而然大于底部宽度，然后填充栅极材料形成栅极。在形成顶部宽度大于底部宽度的第一沟槽时，由于没有完全去除伪栅极，剩余的伪栅极起到保护半导体衬底的作用，从而不会损害半导体衬底。而且，由于形成的栅极沟槽顶部宽度大于底部宽度，有利于栅极材料的填充，改善栅极材料的填充性能，避免或者至少减少在栅极中形成空隙。另外，由于随着半导体器件的缩小，相应的栅介质层的厚度也在相应的变薄，这样容易引起泄漏电流的问题，本发明在栅极周围形成了高k介质层，可以很好的解决泄漏电流的问题。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种形成栅极的方法，其特征在于，包括：

去除剩余的伪栅极，形成栅极沟槽；

在所述栅极沟槽内填充栅极材料，形成栅极。

2.如权利要求1所述的形成栅极的方法，其特征在于，所述去除剩余的伪栅极，形成栅极沟槽包括：

去除剩余的伪栅极，形成暴露出所述栅介质层的栅极沟槽。

3.如权利要求1所述的形成栅极的方法，其特征在于，所述去除剩余的伪栅极，形成栅极沟槽包括：

4.如权利要求1所述的形成栅极的方法，其特征在于，所述第一沟槽的高度为所述伪栅极高度的1/4～4/5；所述第一沟槽的顶部宽度为所述伪栅极宽度的21/20～3/2。

5.如权利要求1所述的形成栅极的方法，其特征在于，所述去除部分所述伪栅极和侧墙的方法为干法刻蚀。

6.如权利要求5所述的形成栅极的方法，其特征在于，所述干法刻蚀使用的气体包括：氩气，氯化硼气体和氯气。

7.如权利要求1所述的形成栅极的方法，其特征在于，所述去除部分所述伪栅极和侧墙的方法为溅射。

8.如权利要求7所述的形成栅极的方法，其特征在于，所述溅射方法中使用的气体包括：氩气，氯化硼气体。

9.如权利要求2或3所述的形成栅极的方法，其特征在于，所述去除剩余的伪栅极的方法为干法刻蚀，且对所述伪栅极和所述侧墙的刻蚀选择比大于20。

10.如权利要求9所述的形成栅极的方法，其特征在于，所述干法刻蚀使用的气体包括：溴化氢气体、氦气和氯气。

11.如权利要求3所述的形成栅极的方法，其特征在于，用湿法刻蚀去除所述栅介质层。

12.如权利要求1所述的形成栅极的方法，其特征在于，所述伪栅极的材料选自硅、锗、锗硅、氮化硅、氧化硅中的一种或者他们的组合。

13.如权利要求1所述的形成栅极的方法，其特征在于，所述栅极材料选自铪、锆、钛、铝、铊、钯、铂、钴、镍、钨、银、铜、金、导电的金属氮化物、导电的金属碳化物、导电的金属硅化物其中之一或者他们的组合。