CN103515212A - 防止金属硅化物桥接的半导体器件的制造方法 - Google Patents
防止金属硅化物桥接的半导体器件的制造方法 Download PDFInfo
- Publication number
- CN103515212A CN103515212A CN201210206518.1A CN201210206518A CN103515212A CN 103515212 A CN103515212 A CN 103515212A CN 201210206518 A CN201210206518 A CN 201210206518A CN 103515212 A CN103515212 A CN 103515212A
- Authority
- CN
- China
- Prior art keywords
- side wall
- semiconductor device
- metal silicide
- bridge joint
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 239000002184 metal Substances 0.000 title claims abstract description 38
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000007769 metal material Substances 0.000 claims abstract description 28
- 238000001465 metallisation Methods 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 239000000376 reactant Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 244000208734 Pisonia aculeata Species 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- YUCFVHQCAFKDQG-UHFFFAOYSA-N fluoromethane Chemical compound F[CH] YUCFVHQCAFKDQG-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010406 interfacial reaction Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种防止金属硅化物桥接的半导体器件的制造方法，通过在所述硬掩膜层中形成沟槽，并在沟槽侧壁依次形成第一侧墙和第二侧墙，去除硬掩膜层后，对所述第一侧墙进行回拉工艺(Pullback)，从而形成上宽下窄的栅极结构，从而在后续进行金属化工艺的过程中，沉积的金属材料层无法停留在栅极结构的部分侧壁上，在所述栅极层上和所述半导体衬底上形成间隔开的金属材料层，从而有效避免金属材料层在所述栅极层中的扩散，导致栅极结构和半导体衬底中的源漏区导通的问题，防止金属硅化物桥接问题，降低半导体器件的失效问题的发生，进而提高半导体器件的良率。
Description
技术领域
本发明涉及集成电路制造方法，尤其涉及一种防止金属硅化物桥接的半导体器件的制造方法。
背景技术
随着半导体器件的集成度越来越高，半导体器件工作需要的电压和电流不断降低，晶体管开关的速度也随之加快，随之对半导体工艺各方面要求大幅提高。现有技术工艺已经将晶体管以及其他种类的半导体器件组成部分做到了几个分子和原子的厚度，组成半导体的材料已经达到了物理电气特性的极限。
业界提出了比二氧化硅具有更高的介电常数和更好的场效应特性的材料-高介电常数材料(High-K Material)，用以更好的分隔栅极和晶体管其他部分，大幅减少漏电量。同时，为了与高介电常数材料兼容，采用金属材料代替原有多晶硅作为栅导电层材料，从而形成了新的栅极结构。金属材料的栅极结构在高温退火工艺过程中，其功函数(Work Function)会发生大幅变化、导致栅极耗尽和RC延迟等问题影响半导体器件性能。为解决上述金属材料的栅极结构的问题，形成了栅极最后工艺(Gate-Last Process)，即先形成多晶硅材料的虚设栅极，进行源/漏注入及高温退火工艺后，再去除虚设栅极多晶硅层，并沉积金属材料，最终形成金属栅极。
金属氧化物半导体(CMOS)器件包括核心器件层和互连层，在核心器件层中形成栅极、源极和漏极等结构，通过互连层中的金属通孔和金属互连线将栅极、源极和漏极等结构电性引出。随着器件尺寸的不断减小，金属互连线与栅极、源极和漏极的接触面积不断缩小，其接触处的寄生电阻对器件的影响随之增加。为了减小寄生电阻，硅化金属工艺(Silicide)应运而生，由于金属硅化物具有高熔点、稳定性及低电阻率，进而提高了整个元件的驱动电流及操作速度，所以在集成电路工艺上的应用愈来愈普遍。
一般而言，金属硅化物以金属材料层经由热处理的方式沉积于半导体衬底及栅极上。通常金属材料层可以蒸镀(evaporation)或溅射(sputtering)的方式来沉积，而这些金属材料层经由炉管或快速热退火处理，并在纯度极高的气体(如氮气或氩气)中，便由金属与硅化界面反应而形成金属硅化物，以改善半导体器件的电连特性。
然而，当金属材料层沉积于栅极上时，随着栅极侧墙的宽度不断减薄，金属材料层在栅极侧墙中沿着水平方向的扩散效应愈发明显，极易造成栅极与源漏区的连通，形成金属硅化物桥接(Silicide Bridge)问题，进而引起半导体器件的失效问题。
发明内容
本发明的目的是提供一种防止金属硅化物桥接的半导体器件的制造方法，以提高半导体器件的良率。
本发明提供一种防止金属硅化物桥接的半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成硬掩膜层，所述掩膜层中具有沟槽；
在所述硬掩膜层及沟槽表面覆盖第一侧墙薄膜；
刻蚀所述第一侧墙薄膜，以在所述沟槽的侧壁上形成第一侧墙；
在所述硬掩膜层第一侧墙及沟槽表面覆盖所述第二侧墙薄膜；
刻蚀所述第二侧墙薄膜，以在所述沟槽的侧壁上形成第二侧墙，所述第二侧墙覆盖于所述第一侧墙上；
在所述沟槽中填充栅极层；
去除所述硬掩膜层；
对所述第一侧墙进行回拉工艺；
在所述半导体衬底及栅极层表面沉积金属材料层，以进行金属化工艺。
进一步的，所述第一侧墙的材质为氮化硅、氧化硅、氮氧化硅，碳氧化硅、氮化硅或无定形碳中的一种或其组合。
进一步的，所述第二侧墙的材质为氮化硅、氧化硅、氮氧化硅，碳氧化硅、氮化硅或无定形碳中的一种或其组合。
进一步的，所述硬掩膜层的材质为无定形碳、氮化硅、氧化硅或氮氧化硅。
进一步的，所述第一侧墙薄膜的材质为氮化硅，所述第二侧墙薄膜的材质为氧化硅，所述硬掩膜的材质为无定形碳。
进一步的，在刻蚀所述第一侧墙薄膜的步骤中，刻蚀反应物包括CH3F和O2，环境压力为10mTorr～50mTorr,能量为300W～800W，偏压为200V～500V，所述CH3F的流量为50sccm～300sccm，所述O2的流量为50sccm～200sccm。
进一步的，在刻蚀所述第二侧墙薄膜的步骤中，刻蚀物质包括CHF3和He，环境压力为1mTorr～10mTorr,能量为200W～600W，偏压为20V～200V，所述CHF3的流量为10sccm～100sccm，所述He的流量为50sccm～200sccm。
进一步的，在去除所述掩膜层的步骤中，刻蚀物质包括O2，环境压力为20mTorr～50mTorr,能量为100W～500W，所述O2的流量为300sccm～1000sccm。
进一步的，在对所述第一侧墙进行回拉工艺的步骤中，采用湿法刻蚀所述第一侧墙，刻蚀物质包括浓度为85％的热磷酸。
进一步的，在对所述第一侧墙进行回拉工艺的步骤中，对所述第一侧墙的刻蚀厚度大于10埃。
进一步的，在去除所述硬掩膜层和对所述第一侧墙进行回拉工艺的步骤之间，还包括对所述栅极层两侧的半导体衬底进行源漏区注入。
进一步的，在对所述第一侧墙进行回拉工艺和进行金属化工艺的步骤之间，还包括对所述栅极层两侧的半导体衬底进行源漏区注入。
综上所述，本发明通过在所述硬掩膜层中形成沟槽，并在沟槽侧壁依次形成第一侧墙和第二侧墙，去除硬掩膜层后，对所述第一侧墙进行回拉工艺(Pullback)，从而形成上宽下窄的栅极结构，从而在后续进行金属化工艺的过程中，沉积的金属材料层无法停留在栅极结构的部分侧壁上，在所述栅极层上和所述半导体衬底上形成间隔开的金属材料层，从而有效避免金属材料层在所述栅极层中的扩散，导致栅极结构和半导体衬底中的源漏区导通的问题，防止金属硅化物桥接问题，降低半导体器件的失效问题的发生，进而提高半导体器件的良率。
附图说明
图1为本发明一实施例中防止金属硅化物桥接的半导体器件的制造方法的简要流程示意图。
图2～图10为本发明一实施例中防止金属硅化物桥接的半导体器件的制造过程的简要结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
图1为本发明一实施例中防止金属硅化物桥接的半导体器件的制造方法的简要流程示意图。如图1所示，本发明提供一种防止金属硅化物桥接的半导体器件的制造方法，包括以下步骤：
步骤S01：提供半导体衬底，在所述半导体衬底上形成硬掩膜层，所述掩膜层中具有沟槽；
步骤S02：在所述硬掩膜层及沟槽表面覆盖第一侧墙薄膜；
步骤S03：刻蚀所述第一侧墙薄膜，以在所述沟槽的侧壁上形成第一侧墙；
步骤S04：在所述硬掩膜层第一侧墙及沟槽表面覆盖所述第二侧墙薄膜；
步骤S05：刻蚀所述第二侧墙薄膜，以在所述沟槽的侧壁上形成第二侧墙，所述第二侧墙覆盖于所述第一侧墙上；
步骤S06：在所述沟槽中填充栅极层；
步骤S07：去除所述硬掩膜层；
步骤S08：对所述第一侧墙进行回拉工艺；
步骤S09：在所述半导体衬底及栅极层表面沉积金属材料层，以进行金属化工艺。
图2～图10为本发明一实施例中防止金属硅化物桥接的制造过程的简要结构示意图。以下结合图2～图10详细说明本发明防止金属硅化物桥接的制造过程。
如图2所示，在步骤S01中，提供半导体衬底100，在所述半导体衬底100上形成硬掩膜层102，所述硬掩膜层102中具有沟槽200；具体形成过程包括：在半导体衬底100上沉积硬掩膜层102，接着在所述硬掩膜层102上涂覆光刻胶(图中未标示)，并对光刻胶进行曝光和显影，以图案化所述光刻胶，然后利用图案化的所述光刻胶为掩膜，刻蚀所述硬掩膜层102，以在所述硬掩膜层102中形成沟槽200，所述硬掩膜层102的厚度可以根据后续形成栅极层的厚度确定，所述沟槽200的形状根据后续栅极层及第一侧墙、第二侧墙的形状进行定义。在本实施例中，所述半导体衬底100的材质可以为单质硅、硅锗化合物或绝缘体上硅(SOI)等，其他半导体材料亦可作为半导体衬底100的材料。所述硬掩膜层102的材质可以为无定形碳、氮化硅、氧化硅或氮氧化硅，在较佳的实施例中，所述硬掩膜102的材质为无定形碳，可以采用化学气相沉积(CVD)的方法形成。
如图3所示，在步骤S02中，在所述硬掩膜层102及沟槽200表面覆盖第一侧墙薄膜104a；所述第一侧墙薄膜104a的材质可以为氮化硅、氧化硅、氮氧化硅，碳氧化硅、氮化硅或无定形碳中的一种或其组合，所述第一侧墙薄膜104a的材质为氮化硅，所述第一侧墙薄膜104a可以采用采用化学气相沉积(CVD)的方法形成。所述第一侧墙薄膜104a的厚度为100埃～200埃。
如图4所示，在步骤S03中，刻蚀所述第一侧墙薄膜104a，以在所述沟槽200的侧壁上形成第一侧墙104a；所述刻蚀反应物包括CH3F(一氟甲烷)和O2，环境压力压力10mTorr～50mTorr(毫托)，能量为300W～800W，偏压为200V～500V，所述CH3F的流量为50sccm～300sccm，所述O2的流量为50sccm～200sccm，上述刻蚀条件及刻蚀物质能够以最佳的刻蚀效果和刻蚀速率刻蚀所述第一侧墙薄膜104a，是通过创造性的实验获得的，并非本领域普通技术人员所熟知的技术手段。由于干法刻蚀的特性，刻蚀使剩余的第一侧墙薄膜104a停留于所述沟槽200的侧壁上，形成如图4所示的第一侧墙104，所述第一侧墙104可以覆盖整个沟槽的侧壁或暴露出部分侧壁，由于刻蚀的特性，所述第一侧墙104的宽度可以由下至上逐渐缩小。
如图5所示，在步骤S04中，在所述硬掩膜层102、第一侧墙104及沟槽200表面覆盖所述第二侧墙薄膜106a；所述第二侧墙薄膜106a的材质可以为氮化硅、氧化硅、氮氧化硅，碳氧化硅、氮化硅或无定形碳中的一种或其组合，在较佳的实施例中，所述第二侧墙薄膜106a的材质为氧化硅，所述第二侧墙薄膜106a可以采用采用化学气相沉积(CVD)的方法形成。所述第二侧墙薄膜106a的厚度为100埃～200埃。
在较佳的实施例中，所述第一侧墙104的材质为氮化硅，所述第二侧墙106的材质为氧化硅，所述硬掩膜102的材质为无定形碳，能够在后续步骤中选择性刻蚀时，能够选择不同的物质，产生较佳的刻蚀选择比。
如图6所示，在步骤S05中，刻蚀所述第二侧墙薄膜106a，以在所述沟槽200的侧壁上形成第二侧墙106，所述第二侧墙106覆盖于所述第一侧墙104上；刻蚀物质包括CHF3(三氟甲烷)和He，反应环境压力为1mTorr～10mTorr，能量为200W～600W，偏压为20V～200V，所述CHF3的流量为10sccm～100sccm，所述He的流量为50sccm～200sccm，上述刻蚀条件及刻蚀物质能够以最佳的刻蚀效果和刻蚀速率刻蚀所述第一侧墙薄膜104a，是通过创造性的实验获得的，并非本领域普通技术人员所熟知的技术手段。由于干法刻蚀的特性，刻蚀使剩余的第二侧墙薄膜106a停留于所述沟槽200的侧壁上，并覆盖所述第一侧墙104，形成如图7所示的第一侧墙106。
如图7所示，在步骤S06中，在所述沟槽200中填充栅极层108；所述栅极层108的材质为多晶硅，其形成的具体过程为，沉积多晶硅材质的栅极层薄膜(图中未标示)，所述栅极层薄膜填充所述沟槽200，利用化学机械研磨去除位于沟槽以外的栅极层薄膜，以形成栅极层108。
如图8所示，在步骤S07中，去除所述硬掩膜层102；硬掩膜层102的去除方法，刻蚀物质包括O2，环境压力为20mTorr～50mTorr,能量为100W～500W，O2的流量为300sccm～1000sccm。
如图9所示，在步骤S08中，对所述第一侧墙104进行回拉工艺可以采用湿法刻蚀，刻蚀物质包括浓度为85％的热磷酸；在此步骤中，对所述第一侧墙104的刻蚀厚度大于10埃。至此，所述第一侧墙104、第二侧墙106以及栅极层108共同形成如图9所示的上宽下窄的结构，该形状的结构能够在后续沉积金属材料层的过程中，使金属材料层形成不连续的沉积，同时回拉工艺能够较好对选择性刻蚀第一侧墙106的厚度。
如图10所示，在步骤S09中，在所述半导体衬底100及栅极层108表面沉积金属材料层110，以进行金属化工艺。所述第一侧墙104、第二侧墙106以及栅极层108共同形成栅极结构呈上宽下窄的栅极结构，故在沉积金属材料层的过程中，沉积的金属材料层无法停留在栅极结构的部分侧壁上，从而在所述栅极层上和所述半导体衬底上形成间隔开的金属材料层，从而有效避免金属材料层在栅极中的扩散导致栅极结构和半导体衬底中的源漏区导通的问题，防止金属硅化物桥接问题，降低半导体器件的失效问题的发生，进而提高半导体器件的良率。
在本实施例中，还包括对所述栅极层两侧的半导体衬底进行源漏区注入的步骤，该步骤可以在步骤S07和步骤S08之间，即进行回拉工艺之前，也可以在步骤S08和步骤S09之间，即进行回拉工艺之后。
综上所述，本发明通过在所述硬掩膜层中形成沟槽，并在沟槽侧壁依次形成第一侧墙和第二侧墙，去除硬掩膜层后，对所述第一侧墙进行回拉工艺(Pullback)，从而形成上宽下窄的栅极结构，从而在后续进行金属化工艺的过程中，沉积的金属材料层无法停留在栅极结构的部分侧壁上，在所述栅极层上和所述半导体衬底上形成间隔开的金属材料层，从而有效避免金属材料层在所述栅极层中的扩散，导致栅极结构和半导体衬底中的源漏区导通的问题，防止金属硅化物桥接问题，降低半导体器件的失效问题的发生，进而提高半导体器件的良率。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
Claims (12)
1.一种防止金属硅化物桥接的半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成硬掩膜层，所述掩膜层中具有沟槽；
在所述硬掩膜层及沟槽表面覆盖第一侧墙薄膜；
刻蚀所述第一侧墙薄膜，以在所述沟槽的侧壁上形成第一侧墙；
在所述硬掩膜层第一侧墙及沟槽表面覆盖所述第二侧墙薄膜；
刻蚀所述第二侧墙薄膜，以在所述沟槽的侧壁上形成第二侧墙，所述第二侧墙覆盖于所述第一侧墙上；
在所述沟槽中填充栅极层；
去除所述硬掩膜层；
对所述第一侧墙进行回拉工艺；
在所述半导体衬底及栅极层表面沉积金属材料层，以进行金属化工艺。
2.如权利要求1所述的防止金属硅化物桥接的半导体器件的制造方法，其特征在于，所述第一侧墙的材质为氮化硅、氧化硅、氮氧化硅，碳氧化硅、氮化硅或无定形碳中的一种或其组合。
3.如权利要求1所述的防止金属硅化物桥接的半导体器件的制造方法，其特征在于，所述第二侧墙的材质为氮化硅、氧化硅、氮氧化硅，碳氧化硅、氮化硅或无定形碳中的一种或其组合。
4.如权利要求1所述的防止金属硅化物桥接的半导体器件的制造方法，其特征在于，所述硬掩膜层的材质为无定形碳、氮化硅、氧化硅或氮氧化硅。
5.如权利要求1所述的防止金属硅化物桥接的半导体器件的制造方法，其特征在于，所述第一侧墙薄膜的材质为氮化硅，所述第二侧墙薄膜的材质为氧化硅，所述硬掩膜的材质为无定形碳。
6.如权利要求1所述的防止金属硅化物桥接的半导体器件的制造方法，其特征在于，在刻蚀所述第一侧墙薄膜的步骤中，刻蚀反应物包括CH3F和O2，环境压力为10mTorr～50mTorr,能量为300W～800W，偏压为200V～500V，所述CH3F的流量为50sccm～300sccm，所述O2的流量为50sccm～200sccm。
7.如权利要求1所述的防止金属硅化物桥接的半导体器件的制造方法，其特征在于，在刻蚀所述第二侧墙薄膜的步骤中，刻蚀物质包括CHF3和He，环境压力为1mTorr～10mTorr,能量为200W～600W，偏压为20V～200V，所述CHF3的流量为10sccm～100sccm，所述He的流量为50sccm～200sccm。
8.如权利要求1所述的防止金属硅化物桥接的半导体器件的制造方法，其特征在于，在去除所述掩膜层的步骤中，刻蚀物质包括O2，环境压力为20mTorr～50mTorr，能量为100W～500W，所述O2的流量为300sccm～1000sccm。
9.如权利要求1所述的防止金属硅化物桥接的半导体器件的制造方法，其特征在于，在对所述第一侧墙进行回拉工艺的步骤中，采用湿法刻蚀所述第一侧墙，刻蚀物质包括浓度为85％的热磷酸。
10.如权利要求1所述的防止金属硅化物桥接的半导体器件的制造方法，其特征在于，在对所述第一侧墙进行回拉工艺的步骤中，对所述第一侧墙的刻蚀厚度大于10埃。
11.如权利要求1至10中任意一项所述的防止金属硅化物桥接的半导体器件的制造方法，其特征在于，在去除所述硬掩膜层和对所述第一侧墙进行回拉工艺的步骤之间，还包括对所述栅极层两侧的半导体衬底进行源漏区注入。
12.如权利要求1至10中任意一项所述的防止金属硅化物桥接的半导体器件的制造方法，其特征在于，在对所述第一侧墙进行回拉工艺和进行金属化工艺的步骤之间，还包括对所述栅极层两侧的半导体衬底进行源漏区注入。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210206518.1A CN103515212B (zh) | 2012-06-20 | 2012-06-20 | 防止金属硅化物桥接的半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210206518.1A CN103515212B (zh) | 2012-06-20 | 2012-06-20 | 防止金属硅化物桥接的半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103515212A true CN103515212A (zh) | 2014-01-15 |
| CN103515212B CN103515212B (zh) | 2017-03-22 |
Family
ID=49897745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210206518.1A Active CN103515212B (zh) | 2012-06-20 | 2012-06-20 | 防止金属硅化物桥接的半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103515212B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090233409A1 (en) * | 2008-03-17 | 2009-09-17 | Sony Corporation | Method for production of semiconductor device |
| CN101593687A (zh) * | 2008-05-30 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 多晶硅栅极、侧墙、半导体器件及其形成方法 |
| CN102486998A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 形成栅极的方法 |
-
2012
- 2012-06-20 CN CN201210206518.1A patent/CN103515212B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090233409A1 (en) * | 2008-03-17 | 2009-09-17 | Sony Corporation | Method for production of semiconductor device |
| CN101593687A (zh) * | 2008-05-30 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 多晶硅栅极、侧墙、半导体器件及其形成方法 |
| CN102486998A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 形成栅极的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103515212B (zh) | 2017-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9099494B2 (en) | Contact structure of semiconductor device | |
| US9306037B2 (en) | Dummy gate electrode of semiconductor device | |
| TWI759277B (zh) | 半導體元件、鰭式場效電晶體元件及其形成方法 | |
| TW201913758A (zh) | 半導體元件及其製作方法 | |
| WO2013003986A1 (zh) | 一种晶体管及其制作方法和包括该晶体管的半导体芯片 | |
| CN109390235B (zh) | 半导体结构及其形成方法 | |
| CN107039335B (zh) | 半导体结构的形成方法 | |
| TW201903858A (zh) | 半導體裝置的製造方法 | |
| TW201916122A (zh) | 半導體元件的製造方法 | |
| CN109860275A (zh) | 半导体器件及其制造方法 | |
| CN108574005B (zh) | 半导体器件及其形成方法 | |
| CN104733307A (zh) | 半导体器件的形成方法 | |
| CN104900520B (zh) | 半导体器件的形成方法 | |
| CN106558608B (zh) | 半导体器件及其形成方法 | |
| TWI646589B (zh) | 基底上的鰭式場效電晶體及其製造方法 | |
| CN109148296B (zh) | 半导体结构及其形成方法 | |
| CN109872953B (zh) | 半导体器件及其形成方法 | |
| TW202117812A (zh) | 半導體裝置的形成方法 | |
| CN103094213B (zh) | Cmos器件金属栅极的制造方法 | |
| CN109103102B (zh) | 半导体结构及其形成方法 | |
| CN108574009B (zh) | 鳍式场效应管及其形成方法 | |
| TWI735954B (zh) | 半導體元件及其形成方法 | |
| TW202221878A (zh) | 半導體裝置 | |
| CN107706110B (zh) | FinFET器件的制造方法 | |
| CN103515212A (zh) | 防止金属硅化物桥接的半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |