CN115881827B - 基于整片晶圆的氧化镍/氧化镓异质结二极管及制备方法 - Google Patents
基于整片晶圆的氧化镍/氧化镓异质结二极管及制备方法 Download PDFInfo
- Publication number
- CN115881827B CN115881827B CN202211508803.9A CN202211508803A CN115881827B CN 115881827 B CN115881827 B CN 115881827B CN 202211508803 A CN202211508803 A CN 202211508803A CN 115881827 B CN115881827 B CN 115881827B
- Authority
- CN
- China
- Prior art keywords
- layer
- thickness
- doped
- gallium oxide
- nickel oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种氧化镍/氧化镓异质结二极管及制备方法,包括位于底部的阴极电极和位于顶部的阳极电极,以及位于阴极电极和阳极电极之间的半导体层,所述半导体层由底部至顶部包括n型高掺Ga2O3衬底层、n型低掺Ga2O3外延层以及p型NiO高掺层,其特征在于:所述半导体层的圆形外壁具有70~85°的正斜面,所述n型低掺Ga2O3外延层厚度为20μm以上。
Description
技术领域
本发明涉及半导体器件技术领域,具体涉及基于整片晶圆制造的,具有大尺寸的整个圆片二极管。
背景技术
超宽禁带半导体氧化镓(Ga2O3)由于其4.8eV的超高带隙,8MV/cm的高临界击穿电场,300cm2/V·s的高电子迁移率,产生超过3400的功率巴利加优值,是碳化硅的8倍以上,氮化镓的4倍以上。与此同时beta型氧化镓可实现大尺寸衬底,低成本生产,可控外延掺杂。此外,由于Ga2O3材料超宽带隙,使制备的器件漂移层可掺杂更高浓度,获得比SiC、GaN器件更低的导通电阻,这大大提高器件的性能和效率。由此可见,氧化镓在超高压功率电子器件领域拥有广阔的前景,尤其是在超高压输电、工业控制、新能源电动汽车、武器装备和航空航天等民用和军用领域具有重要应用。
然而,由于缺乏p型Ga2O3,阻碍了Ga2O3双极型功率器件的进一步发展。相比于Ga2O3单极性器件,双极性器件具有低反向漏电流,电导调制效应和更高的耐压等优点。为了实现氧化镓器件的双极性设计,当前,氧化镓二极管尝试采用各种异质氧化物半导体实现异质pn结,如氧化镍/氧化镓,氧化亚锡/氧化镓,氧化亚铜/氧化镓等异质pn结二极管。其中,氧化镍/氧化镓异质结构,可以更加充分地利用氧化镓的击穿极限。为了进一步提高氧化镍/氧化镓异质结二极管的反向击穿电压和降低导通电阻,目前氧化镍/氧化镓异质二极管使用结终端扩展和斜角场板的复合终端结构实现了PFOM为5.18GW/cm2和BV为2.14kV的性能、以及通过场板、Mg离子注入的复合终端优化,展现出的最高击穿电压8.23KV,最大品质因数13GW/cm2。此为目前国际上目前所能做出来的最高击穿电压及品质因素的二极管。
然而,若需要继续提高二极管的最大电流,需增大芯片面积,致使所需终端占用面积增大,会降低器件的品质因数。此外,氧化镍/氧化镓异质结二极管的反向击穿电压的提高是本领域一直以来所追求的,高耐压与大电流的二极管可应用于高压配电装置、电网运输装备、新能源汽车电流交直转化装置等领域。
发明内容
本发明的第一目的在于提供高耐压、大电流、低阻抗且终端占用面积小的整个圆片的氧化镍/氧化镓异质结二极管。
为达到上述目的,本发明是这样设置的:基于整个圆片的氧化镍/氧化镓异质结二极管,包括位于底部的阴极电极和位于顶部的阳极电极,以及位于阴极电极和阳极电极之间的半导体层,所述半导体层由底部至顶部包括n型高掺Ga2O3衬底层、n型低掺Ga2O3外延层以及p型NiO高掺层,其特征在于:所述半导体层的圆形外壁具有70~85°的正斜角,所述n型低掺Ga2O3外延层厚度为20μm以上。
为进一步提高击穿电压至10kV以上,所述半导体层的正斜角为78°。
为进一步减少外界干扰和制造斜角过程造成的表面损伤,所述半导体层的正斜面外附着有钝化层。所述钝化层为SiO2,所述钝化层厚度为0.3μm以下。
为进一步提高导热能力和降低导通电阻,所述n型高掺Ga2O3衬底层的电子浓度为1×1019cm-3以上,厚度为100nm-600μm。
为进一步提高击穿电压至10kV以上,所述n型低掺Ga2O3外延层的电子浓度为1.5×1016cm-3,厚度为20μm。
为进一步降低电阻,所述p型NiO高掺层的电子浓度为3.6×1019cm-3以上,厚度为100nm。
优选的,所述阴极电极的欧姆接触层材质为Ti/Au,厚度20nm-100nm的Ti或100nm-400nm的Au。
优选的,所述阳极电极的欧姆接触层材质为Ni/Au,厚度20nm-100nm的Ni或100nm-400nm的Au。
本发明的第二目的在于提供基于整个圆片的氧化镍/氧化镓异质结二极管的制备方法,包括以下步骤:
步骤1:外延生长低掺杂n型Ga2O3层;
步骤2:将清洗后n- Ga2O3外延片的衬底层进行减薄处理,将n-Ga2O3外延层旋涂光刻胶,软烘,作为保护层;再将n-Ga2O3外延层用石蜡粘在减薄机的托盘上,进行研磨减薄,减薄300um,再直接用抛光机对n-Ga2O3衬底层抛光;
步骤(3):溅射高掺层p-NiO;
步骤(4):制作阳极并清洗;在高掺NiO层上进行光刻,以形成阳极区域,通过电子束蒸发E-Beam系统在阳极区域淀积厚度为60nm/120nm的Ni/Au,将淀积完金属后的样片放入丙酮溶液进行剥离,形成阳极电极;
步骤(5):制作阴极;在高掺n型Ga2O3衬底背面蒸发金属Ti/Au,其中Ti的厚度为20nm-100nm,Au厚度为100nm-400nm;
步骤(6):等离子体刻蚀斜面,对低掺杂n型Ga2O3外延层进行光刻,光刻后再放入等离子体刻蚀机设备中,在BCl3和Ar2的气体环境下,刻蚀角度调整为78°;
步骤(7):用PECVD设备在斜面生长厚度小于300nm的SiO2。
有益效果:
本发明的基于晶圆的,具有大尺寸的整圆片氧化镍/氧化镓异质结二极管,使用斜角终端造型技术,通过改变正斜角角度,使最大表面电场从异质结处转移走,电场重新分布,抑制了表面击穿,使PN异质结能够承受平行平面结击穿。尤其地:采用结构参数为外延层厚度20μm、正斜角角度为70~85°、基于SiO2钝化层的氧化镍/氧化镓异质结二极管,可获得击穿电压10kV,品质因数可超过16GW/cm2的优异性能。采用1英寸的晶圆半导体,可获得比电阻低于6.80mΩ·cm2,正向偏压为7V时最大电流密度高于600A/cm2的效果。
第二,提高器件额定电流,需增大芯片面积,而本发明的斜角终端能减小终端占用面积,随芯片面积增大,导通电阻变小。
第三,使用SiO2作为钝化层,可大程度减小表面峰值电场,提高器件稳定性。
第四,本发明由于将Ga2O3衬底层进行了减薄,使得器件总厚度较薄,可缓解高功率应用的散热问题。
第五,本发明由于金半接触都采用高掺半导体层,形成了良好的欧姆接触,可利用电导调制效应,降低器件的导通电阻和功耗。
因此,本发明的氧化镍/氧化镓异质结二极管尤其适合应用于高压配电装置、电网运输装备、新能源汽车电流交直转化装置等需求大电流高耐压的领域。
附图说明
图1(a)为实施例中正斜角终端氧化镓异质结二极管的剖视图;
图1(b)为实施例中正斜角终端氧化镓异质结二极管的三维立体图(无钝化层);
图2(a)为实施例中斜角78°时,10.58kV反向偏压下的二维电场分布图,局部放大图A和B显示的是研究的两个关键点;
图2(b)示出剖线L1、L2的提取的电场分布曲线;
图2(c)示出剖线L3在不同斜角下的电场分布曲线;
图3(a)为实施例中采用SiO2作为钝化层材料的二维电场分布图;
图3(b)示出剖线L3采用SiO2作为钝化层材料的电场分布曲线;
图3(c)示出剖线L3采用SiN作为钝化层材料的电场分布曲线;
图3(d)示出剖线L3采用Al2O3作为钝化层材料的电场分布曲线;
图3(e)示出剖线L3采用HfO2作为钝化层材料的电场分布曲线;
图3(f)示出B点电场随钝化层厚度变化曲线;
图4为实施例中击穿电压和比导通电阻随漂移层厚度变化线性图;
图5(a)为实施例中不同斜角下的J–V特性和提取的Ron·sp线性图;
图5(b)为实施例中J–V特性的半log对数图,插图为2.4V—2.75V区间的理想因子曲线;
图5(c)为导通电场和正向偏压为7V时的最大电流密度随阳极半径变化曲线;
图6(a)-6(i)为实施例中制造正斜角终端氧化镍/氧化镓异质结二极管的工艺过程的每一步骤的示意图。
实施方式
下面详细描述本申请的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本申请,而不能理解为对本申请的限制。相反,本申请的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。:
实施例1:参照图1(a)和1(b),本实施例基于整个圆片的氧化镍/氧化镓异质结二极管,自下而上包括阴极欧姆接触金属Ti/Au层1,n型高掺Ga2O3衬底层2,n型低掺Ga2O3外延层3,p型NiO高掺层4和阳极欧姆接触金属Ni/Au层5。在本实施例中,所述半导体层(即n型高掺Ga2O3衬底层2,n型低掺Ga2O3外延层3和p型NiO高掺层4)的圆形外壁设置有正斜角,所述正斜角具有斜面6,以及在斜面附着的钝化层7。
其中,本实施例中的氧化镍/氧化镓异质结二极管为圆片形,所述的“正斜角”是指设置在所述半导体层外的锥度,且靠近阴极的部分为小直径端,靠近阳极的部分为大直径端。所述正斜角的角度θ为70°-85°,可选择但不限于70°、75°、80°或者85°,本实施例中将所述正斜角的角度θ设为78°。
在本实施例中,所述阴极欧姆接触Ti/Au金属层1的厚度为20nm-100nm/100nm-400nm。意为,当采用Ti时,厚度为20nm-100nm,可选择但不限于20nm、40nm、70nm、100nm,当采用Au时,厚度为100nm-400nm,可选择但不限于100nm、200nm、300nm或400nm。
所述n型高掺Ga2O3衬底层2的电子浓度为1×1019cm-3以上,厚度Tsub为100nm-600μm,可选择但不限于100nm、500nm、800nm、100μm、300μm或600μm。
所述n型低掺Ga2O3外延层3的电子浓度为1.5×1016cm-3,厚度Tepi为20μm及以上。
所述p型NiO高掺层4的电子浓度为3.6×1019cm-3以上,厚度Tnio为100nm。
所述阳极欧姆接触金属Ni/Au层5的厚度为20nm-100nm/100nm-400nm。意为,当采用Ni时,厚度为20nm-100nm,可选择但不限于20nm、40nm、70nm、100nm,当采用Au时,厚度为100nm-400nm,可选择但不限于100nm、200nm、300nm或400nm。
另外,本实施例的所述钝化层7的材料选择介电常数较小的SiO2,厚度To小于0.3um。
本实施例的基于整个圆片的氧化镍/氧化镓异质结二极管,对圆片边缘实施斜角终端技术,相比于垂直圆片表面切割,斜角边缘可通过降低边缘电场来提高击穿电压。
本实施例采用TCAD工具对该氧化镍/氧化镓异质结二极管进行了研究。
第一步,为了验证正斜角终端对表面电场的降低作用,并确定最佳正斜角。实验中分别提取了不同斜角下的电场分布和表面电场分布曲线,如图2所示。
图2(a)为半导体层正斜角为78°的二极管在10.58kV反向偏压下的电场分布图。图中L1、L2、L3分别为距离PN结、衬底层、斜面0.001μm处的外延层上的切线,点A位于异质结的表面处、点B位于外延层(漂移层)与衬底的表面处。NiO层的峰值电场始终低于其5MV/cm的临界击穿电场,因此主要考虑发生在外延层(漂移层)的击穿。从图2(b)中可看出,正斜角为90°时,最大电场位于结处A点,随正斜角角度减小,最大表面电场会从点A处发生转移。当角度减小到70°时,最大表面电场转移到点B处。此时,点B处最大电场超过氧化镓的临界电场(8MV/cm),使表面击穿转移至点B。通过对比不同斜角下的电场分布,发现斜角为78°时,点A侧和点B侧的电场降到最低值6MV/cm ,此时的正斜角为最佳角度。考虑到实际器件存在表面缺陷,击穿可能会发生在表面。然而,当减小斜角至78°时,表面电场降低到最大体内电场的6MV·cm-1/8MV·cm-1=75%,可能将击穿从表面转移到体内,从而提升击穿电压。图2(c)的两条切线分别描述了斜角为78°、外延层厚度为20μm,施加的反向电压为10.58kV时,切线L1和切线L2的电场随位置的变化情况。对于切线L1,电场值从漂移层体内的8MV/cm,降低至表面边缘的2MV/cm;对于切线L2,电场值从漂移层体内的2.5MV/cm,增加至表面边缘的6MV/cm。可见,正斜角终端的引入,使表面电场重新分布,从而抑制器件边缘的电场集中,大大提高了器件的耐高压性。
第二步,设置优选的正斜角角度78°、外延层厚度为20μm、钝化层厚度均为0.1μm、施加10.58kV反向电压进一步研究各种常用介质钝化对终端电场分布的影响。图3(a)为采用氧化硅为钝化层材料的外延层二维电场分布图。图3(b)中钝化层材质为氧化硅,沿剖线L3的电场分布曲线如图3(b)所示,电场最大的位置处为B点,为6.4MV/cm,A点的电场为5.1MV/cm,均低于氧化镓的临界击穿电场。图3(c)中钝化层材质为氮化硅,沿剖线L3的电场分布曲线如图3(c)所示,电场最大的位置处为A点,为6.9MV/cm,低于氧化镓的临界击穿电场。图3(d)中钝化层材质为氧化铝,沿剖线L3的电场分布曲线如图3(d)所示,电场最大的位置处为A点,为7.6MV/cm,低于氧化镓的临界击穿电场。图3(e)中钝化层材质为氧化铪,沿剖线L3的电场分布曲线如图3(e)所示,电场最大的位置处为A点,为11.2MV/cm,B点电场也达到了8.1MV/cm,均高于氧化镓的临界击穿电场。
综上,从二氧化硅到氧化铪,随着钝化材料的相对介电常数增加,A点电场从5.1MV/cm急剧增加到11.2MV/cm,B点电场也由6.4MV/cm变化到8.1MV/cm,超过氧化镓的临界击穿电场。
此外,通过对比不同厚度的钝化材料对B点电场的影响,如图3(f)示出了随钝化层厚度的增加,斜角终端B点的电场总体上是升高的。可见钝化层越薄,对斜角终端电场的影响越小。因此,选择较小相对介电常数的二氧化硅钝化材料和更薄的钝化厚度,可以避免正斜角终端出现较大的峰值电场。同时据已有研究,二氧化硅也能对氧化镓表面产生很好的钝化作用。
第三步,基于78°优选的正斜角角度和二氧化硅钝化层,研究外延层(即漂移层)厚度对击穿电压和比导通电阻随的影响,如图4所示。随漂移层厚度的增加,击穿电压趋于饱和,而比导通电阻却不断增加。二者通过公式FOM=BV2/Ron·sp归一化,获得FOM随漂移层的曲线,当外延层(漂移层)厚度为20um,获得了功率品质16.5GW/cm2。其中,公式FOM=BV2/Ron·sp,BV为击穿电压,Ron·sp为比导通电阻,FOM为器件的功率品质因数。
进一步,为研究器件的正向性能,提取了阳极半径为100μm的二极管的正向线性J–V特性曲线,如图5(a)。器件斜角为90°、78°、70°时,Ron·sp分别为6.63mΩ·cm2、6.80mΩ·cm2、6.94mΩ·cm2。导通电压(Von)均被确定为2.75V。较大导通电压的原因是p-NiO/n-Ga2O3二极管的Von主要由相应的n型和p型材料中的费米能级的能量差决定。图5(b)可见,整流比超过1010,在2.4V—2.75V区间,理想因子(η)为1—2之间,表明NiO/Ga2O3存在界面复合电流。
本实施例的二级管是基于晶圆的整个圆片制造的,1英寸是器件的最大直径,在国内,氧化镓晶圆可达到2-4英寸。为设计基于晶圆的整个圆片的大电流二极管,研究了二极管的半径对器件比导通电阻的影响。图5(c)显示,随着二极管阳极半径的增大,比导通电阻减小并趋于平稳,电流密度增大并趋于平稳。由此,可推导出基于一英寸的整圆片晶圆二极管对应比导通电阻低于6.8mΩ·cm2、偏压为7V时电流密度高于600A/cm2。
实例:
二极管直径/英寸 | 1 |
正斜角角度/° | 78 |
钝化层材料 | SiO2 |
钝化层厚度To/um | <0.3 |
外延层厚度Tepi/um | 20 |
反向击穿电压/kV | 10 |
导通电阻mΩ·cm2 | 6.8 |
品质因素FOM/GW·cm-2 | 16.5 |
电流密度A/cm2 | 600 |
本实施例还提供一种制造实例的正斜角终端氧化镍/氧化镓异质结二极管的工艺过程及制造方法,参见图6(a)-6(i)。包括以下步骤:
步骤(1):外延生长低掺杂n型Ga2O3层,如图6(a);
步骤(2):将清洗后n-Ga2O3外延片的衬底层进行减薄处理,如图6(b);
将n-Ga2O3外延层旋涂光刻胶,软烘,作为保护层。再将n-Ga2O3外延层用石蜡粘在减薄机的托盘上,进行研磨减薄,减薄300um,再直接用抛光机对n-Ga2O3衬底层抛光;
步骤(3):溅射高掺层p-NiO,如图6(c);
步骤(4):制作阳极并清洗,如图6(d);
在高掺NiO层上进行光刻,以形成阳极区域,通过电子束蒸发E-Beam系统在阳极区域淀积厚度为60nm/120nm的Ni/Au,将淀积完金属后的样片放入丙酮溶液进行剥离,形成阳极电极。
步骤(5):在高掺n型Ga2O3衬底背面蒸发金属Ti/Au,其中Ti的厚度为 20nm-100nm,Au厚度为100nm-400nm,如图6(e),6(f)。
步骤(6):等离子体刻蚀斜面,如图6(g)。
对低掺杂n型Ga2O3外延层进行光刻,光刻后再放入等离子体刻蚀机设备中,在BCl3和Ar2的气体环境下,刻蚀角度调整为78°。
步骤(7):用PECVD设备在斜面生长厚度小于300nm的SiO2,如图6(h)。
最后说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,但本领域技术人员应当理解,可以在形式上和细节上对其进行各种各样的改变,而不偏离本发明权利要求书所限定的范围。
Claims (8)
1.一种氧化镍/氧化镓异质结二极管,所述二极管是基于整片晶圆制造的整个圆片二极管,包括位于底部的阴极电极和位于顶部的阳极电极,以及位于阴极电极和阳极电极之间的半导体层,所述半导体层由底部至顶部包括n型高掺Ga2O3衬底层、n型低掺Ga2O3外延层以及p型NiO高掺层,其特征在于:所述半导体层的圆形外壁具有70~85°的正斜面,靠近阴极电极的部分为小直径端,靠近阳极电极的部分为大直径端,所述n型低掺Ga2O3外延层厚度为20μm以上;所述半导体层的正斜面外附着有钝化层;所述钝化层为SiO2,所述钝化层厚度为0.3μm以下。
2.如权利要求1所述的氧化镍/氧化镓异质结二极管,其特征在于:所述半导体层的正斜面的角度为78°。
3.如权利要求1所述的氧化镍/氧化镓异质结二极管,其特征在于:所述n型高掺Ga2O3衬底层的电子浓度为1×1019cm-3以上,厚度为100nm-600μm。
4.如权利要求1所述的氧化镍/氧化镓异质结二极管,其特征在于:所述n型低掺Ga2O3外延层的电子浓度为1.5×1016cm-3,厚度为20μm。
5.如权利要求1所述的氧化镍/氧化镓异质结二极管,其特征在于:所述p型NiO高掺层的电子浓度为3.6×1019cm-3以上,厚度为100nm。
6.如权利要求1所述的氧化镍/氧化镓异质结二极管,其特征在于:所述阴极电极的欧姆接触层材质为Ti/Au,厚度20nm-100nm的Ti或100nm-400nm的Au。
7.如权利要求1所述的氧化镍/氧化镓异质结二极管,其特征在于:所述阳极电极的欧姆接触层材质为Ni/Au,厚度20nm-100nm的Ni或100nm-400nm的Au。
8.一种如权利要求1所述的氧化镍/氧化镓异质结二极管的制备方法,包括以下步骤:
步骤1:外延生长低掺杂n型Ga2O3层;
步骤2:将清洗后n- Ga2O3外延片的衬底层进行减薄处理,将n-Ga2O3外延层旋涂光刻胶,软烘,作为保护层;再将n-Ga2O3外延层用石蜡粘在减薄机的托盘上,进行研磨减薄,减薄300um,再直接用抛光机对n-Ga2O3衬底层抛光;
步骤(3):溅射高掺层p-NiO;
步骤(4):制作阳极并清洗;在高掺NiO层上进行光刻,以形成阳极区域,通过电子束蒸发E-Beam系统在阳极区域淀积厚度为60nm/120nm的Ni/Au,将淀积完金属后的样片放入丙酮溶液进行剥离,形成阳极电极;
步骤(5):制作阴极;在高掺n型Ga2O3衬底背面蒸发金属Ti/Au,其中Ti的厚度为 20nm-100nm,Au厚度为100nm-400nm;
步骤(6):等离子体刻蚀斜面,对低掺杂n型Ga2O3外延层进行光刻,光刻后再放入等离子体刻蚀机设备中,在BCl3和Ar2的气体环境下,刻蚀角度调整为78°;
步骤(7):用PECVD设备在斜面生长厚度小于300nm的SiO2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211508803.9A CN115881827B (zh) | 2022-11-28 | 2022-11-28 | 基于整片晶圆的氧化镍/氧化镓异质结二极管及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211508803.9A CN115881827B (zh) | 2022-11-28 | 2022-11-28 | 基于整片晶圆的氧化镍/氧化镓异质结二极管及制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115881827A CN115881827A (zh) | 2023-03-31 |
CN115881827B true CN115881827B (zh) | 2023-07-07 |
Family
ID=85764507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211508803.9A Active CN115881827B (zh) | 2022-11-28 | 2022-11-28 | 基于整片晶圆的氧化镍/氧化镓异质结二极管及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115881827B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5745285A (en) * | 1980-08-29 | 1982-03-15 | Mitsubishi Electric Corp | High withstand voltage diode |
JPH09237904A (ja) * | 1996-02-29 | 1997-09-09 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2004303927A (ja) * | 2003-03-31 | 2004-10-28 | Sanken Electric Co Ltd | 半導体素子 |
CN202473934U (zh) * | 2011-10-21 | 2012-10-03 | 四川太晶微电子有限公司 | 整流二极管管芯结构 |
CN110085681A (zh) * | 2019-05-20 | 2019-08-02 | 中山大学 | 一种氧化镓基异质pn结二极管及其制备方法 |
CN114744028A (zh) * | 2022-04-06 | 2022-07-12 | 南京大学 | 一种低成本、可控倾角斜台面氧化镍/氧化镓异质结功率二极管的制备方法 |
CN114927576A (zh) * | 2022-05-18 | 2022-08-19 | 重庆邮电大学 | 一种低漏电耐高温氧化镓异质结二极管及制备方法 |
CN115083921A (zh) * | 2022-05-24 | 2022-09-20 | 中国电子科技集团公司第十三研究所 | 氧化镓肖特基二极管制备方法及氧化镓肖特基二极管 |
-
2022
- 2022-11-28 CN CN202211508803.9A patent/CN115881827B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5745285A (en) * | 1980-08-29 | 1982-03-15 | Mitsubishi Electric Corp | High withstand voltage diode |
JPH09237904A (ja) * | 1996-02-29 | 1997-09-09 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2004303927A (ja) * | 2003-03-31 | 2004-10-28 | Sanken Electric Co Ltd | 半導体素子 |
CN202473934U (zh) * | 2011-10-21 | 2012-10-03 | 四川太晶微电子有限公司 | 整流二极管管芯结构 |
CN110085681A (zh) * | 2019-05-20 | 2019-08-02 | 中山大学 | 一种氧化镓基异质pn结二极管及其制备方法 |
CN114744028A (zh) * | 2022-04-06 | 2022-07-12 | 南京大学 | 一种低成本、可控倾角斜台面氧化镍/氧化镓异质结功率二极管的制备方法 |
CN114927576A (zh) * | 2022-05-18 | 2022-08-19 | 重庆邮电大学 | 一种低漏电耐高温氧化镓异质结二极管及制备方法 |
CN115083921A (zh) * | 2022-05-24 | 2022-09-20 | 中国电子科技集团公司第十三研究所 | 氧化镓肖特基二极管制备方法及氧化镓肖特基二极管 |
Also Published As
Publication number | Publication date |
---|---|
CN115881827A (zh) | 2023-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11222985B2 (en) | Power semiconductor device | |
CN107978642B (zh) | 一种GaN基异质结二极管及其制备方法 | |
CN108281491B (zh) | 一种具有台阶结构的碳化硅功率器件及其制备方法 | |
CN110112207B (zh) | 一种氧化镓基混合PiN肖特基二极管及其制备方法 | |
CN110783413B (zh) | 横向结构氧化镓的制备方法及横向结构氧化镓 | |
CN110085681A (zh) | 一种氧化镓基异质pn结二极管及其制备方法 | |
CN108711578A (zh) | 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管 | |
CN111192926B (zh) | 氧化镓肖特基二极管及其制备方法 | |
CN112018176A (zh) | 一种半导体器件及其制造方法 | |
CN108682625A (zh) | 基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管 | |
US20240178280A1 (en) | Scalable mps device based on sic | |
CN212725323U (zh) | 一种碳化硅mps器件 | |
CN108649075A (zh) | 基于场板和P型AlGaN帽层的RESURF GaN基肖特基势垒二极管 | |
CN108598182A (zh) | 一种部分本征GaN帽层RESURF GaN基肖特基势垒二极管 | |
CN115775730B (zh) | 一种准垂直结构GaN肖特基二极管及其制备方法 | |
CN110364574B (zh) | 基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件 | |
CN115881827B (zh) | 基于整片晶圆的氧化镍/氧化镓异质结二极管及制备方法 | |
CN117457710A (zh) | 基于p型Ga2O3的肖特基二极管及制备方法 | |
CN116230750A (zh) | 一种垂直阶梯场板高压GaN基二极管及其制作方法 | |
CN115863446A (zh) | 一种GaN基异质结二极管及其制备方法 | |
CN106952966B (zh) | 氮化镓肖特基二极管及其制作方法 | |
CN210349845U (zh) | 一种碳化硅结势垒肖特基二极管 | |
CN107275382A (zh) | 一种基于台面多区复合jte终端结构的器件及其制作方法 | |
CN108767019A (zh) | 一种部分P型AlGaN帽层RESURF GaN基肖特基势垒二极管 | |
CN108711553A (zh) | 部分本征GaN帽层RESURF GaN基肖特基势垒二极管的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |